场效应管的制造方法与流程

本发明涉及半导体芯片制造技术，尤其涉及一种场效应管的制造方法。

背景技术：

金属氧化物半导体型场效应管(Metal Oxide Semiconductor Field Effect Transistor，简称MOSFET)是电压控制的一种放大器件，是组成数字集成电路的基本单元。随着MOSFET加工技术的发展，器件的栅氧化层越来越薄，对静电放电(ESD)现象的伤害变得更加敏感。

目前，为提高MOSFET的可靠性，一般是在栅极多晶硅制作时，同时在栅极和源极之间制作数组背对背的齐纳二极管，它的击穿电压高于栅极工作电压。当MOSFET器件工作时，总有部分二极管处于反偏状态，不会影响栅极上的电位。当栅极和源极因静电产生瞬间高压时，防护二极管就会发生击穿，形成导电通道泄放静电电流，把栅极电位箝位在比较低的电压，避免栅氧化层的击穿。

但是，场效应管中的齐纳二极管与栅极多晶硅一起制作时，齐纳二极管的参数难以单独调节，性能较差，可靠性较低。

技术实现要素：

本发明提供一种场效应管的制造方法，用于解决现有的场效应管中齐纳二极管与栅极多晶硅一起制作时，二极管的参数难以单独调节，性能较差，可靠性较低的问题。

本发明实施例提供一种场效应管的制造方法，包括：在生长有栅氧化层的外延基片表面形成第一多晶硅区，所述第一多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段，第一多晶硅段与栅极区对应设置，第二多晶硅段与源极区对应设置；

在形成有所述第一多晶硅区的外延基片上形成阱区；

在所述第一多晶硅区的表面淀积二氧化硅；

在所述二氧化硅表面形成第二多晶硅区，所述第二多晶硅区与二极管区对应设置；

对所述外延基片进行高温驱入；

在所述第一多晶硅区表面进行光刻和源区离子注入；

在所述第二多晶硅区表面进行光刻和离子注入，形成场效应管的齐纳二极管；

在所述第一多晶硅区表面和所述第二多晶硅区表面淀积介质层，并进行回流；

在所述介质层表面进行接触孔光刻、刻蚀、金属淀积、金属反刻形成所述场效应管的源极和删极。如上所述的场效应管的制造方法，在生长有栅氧化层的外延基片表面形成第一多晶硅区，包括：

在所述栅氧化层的表面形成第一多晶硅层；

对所述第一多晶硅层进行掺杂、光刻和刻蚀，形成第一多晶硅区。

如上所述的场效应管的制造方法，所述在所述二氧化硅表面形成第二多晶硅区，包括：

在所述二氧化硅表面形成第二多晶硅层；

对所述第二多晶硅层和所述二氧化硅进行光刻和刻蚀，形成第二多晶硅区。

如上所述的场效应管的制造方法，所述在所述第二多晶硅区表面进行光刻和离子注入，形成场效应管的齐纳二极管，包括：

在所述第二多晶硅区表面进行P区光刻和离子注入，形成齐纳二极管的P极；

在所述第二多晶硅区表面进行N区光刻和离子注入，形成齐纳二极管的N极。

如上所述的场效应管的制造方法，所述场效应管为N型场效应管，所述在形成有所述第一多晶硅区的外延基片上形成阱区，包括：

在形成有所述第一多晶硅区的外延基片上注入P型离子；

对所述第一多晶硅区进行光刻和P+离子注入，形成阱区。

如上所述的场效应管的制造方法，所述源区离子为N型离子，所述源区 离子注入能量为80千电子伏特～120千电子伏特。

如上所述的场效应管的制造方法，所述在所述第二多晶硅区表面进行P区光刻和离子注入，包括：

在所述第二多晶硅区表面进行P区光刻，注入浓度在1E13个/平方厘米至1E14个/平方厘米之间的P型离子。

如上所述的场效应管的制造方法，所述在所述第二多晶硅区表面进行N区光刻和离子注入，包括：

在所述第二多晶硅区表面进行N区光刻，注入浓度在1E14个/平方厘米至1E15个/平方厘米之间的N型离子。

如上所述的场效应管的制造方法，所述P型离子注入能量为80千电子伏特～120千电子伏特。

本发明提供的场效应管的制造方法，先后在外延基片上进行两次多晶硅生长，并将两次生长的多晶硅区用二氧化硅隔离开，其中，第一多晶硅区与栅极和源极对应，第二多晶硅区与齐纳二极管区对应，通过将第一多晶硅区和第二多晶硅区分开制作，并单独调整各自的离子注入参数，将齐纳二极管的多晶硅与栅极多晶硅分开制作，使齐纳二极管的参数可以单独调整，从而可以提高齐纳二极管的性能，和可靠性，使MOSFET的综合性能达到最优。

附图说明

图1为本发明实施例提供的场效应管的制造方法的流程图；

图2为本发明实施例提供的N型MOSFET的制造方法中生成栅氧化层的结构示意图；

图3为本发明实施例提供的N型MOSFET的制造方法中形成第一多晶硅层的结构示意图；

图4为本发明实施例提供的N型MOSFET的制造方法中形成第一多晶硅区的结构示意图；

图5为本发明实施例提供的N型MOSFET的制造方法中形成P型阱区的结构示意图；

图6本为发明实施例提供的N型MOSFET的制造方法中形成P+型阱区 的结构示意图；

图7为本发明实施例提供的N型MOSFET的制造方法中淀积二氧化硅的结构示意图；

图8为本发明实施例提供的N型MOSFET的制造方法中形成第二多晶硅层的结构示意图；

图9为本发明实施例提供的N型MOSFET的制造方法中形成第二多晶硅区的结构示意图；

图10为本发明实施例提供的N型MOSFET的制造方法中高温驱入后各层的结构示意图；

图11为本发明实施例提供的N型MOSFET的制造方法中进行源极区离子注入的结构示意图；

图12为本发明实施例提供的N型MOSFET的制造方法中形成齐纳二极管P极的结构示意图；

图13为本发明实施例提供的N型MOSFET的制造方法中形成齐纳二极管N极的结构示意图；

图14为本发明实施例提供的N型MOSFET的制造方法中形成介质层的结构示意图；

图15为本发明实施例提供的N型MOSFET的制造方法中形成的MOSFET的结构示意图。

附图标记：

1-栅氧化层； 2-外延基片； 21-外延层；

22-衬底 3-第一多晶硅区； 31-第一多晶硅段；

32-第二多晶硅段； 4-阱区； 5-二氧化硅；

6-第二多晶硅区； 61-第二多晶硅层； 7-介质层；

7-介质层； 8-接触孔； 9-栅极；

10-源极 11-漏极。

具体实施方式

图1为本发明实施例提供的场效应管的制造方法的流程图。如图1所示，本实施例提供的场效应管的制造方法可以包括：

S100，在生长有栅氧化层1的外延基片2表面形成第一多晶硅区3，所述第一多晶硅区3包括间隔设置的第一多晶硅段31和第二多晶硅段32，第一多晶硅段31与栅极区对应设置，第二多晶硅段32与源极区对应设置。

其中，对于N型MOSFET，本实施例中的栅氧化层生长在N型外延基片上；对于P型MOSFET，本实施例中的栅氧化层生长在P型外延基片上。为方便说明，本实施例统一以N型MOSFET为例进行说明。

图2为本发明实施例提供的N型MOSFET的制造方法中生成栅氧化层的结构示意图。如图2所示，栅氧化层1生长在N型外延基片2上，具体的，外延基片2包括外延层21和衬底22。栅氧化层1的材料可以为二氧化硅，可采用现有技术中常用的技术手段来实现，栅氧化层1的形成温度可以为900℃至1100℃，其厚度可以为0.05微米至0.2微米。

具体的，上述S100，具体包括：

在所述栅氧化层的表面形成第一多晶硅层；

对所述第一多晶硅层进行掺杂、光刻和刻蚀，形成第一多晶硅区。

图3为本发明实施例提供的N型MOSFET的制造方法中形成第一多晶硅层的结构示意图，图4为本发明实施例提供的N型MOSFET的制造方法中形成第一多晶硅区的结构示意图。如图3、4所示，首先在在栅氧化层1的表面淀积第一多晶硅层,具体的，可采用气相沉淀法先在栅氧化层1的表面形成整体的第一多晶硅层，第一多晶硅层的形成温度可以为500℃至700℃，厚度为0.3微米至0.8微米。然后对第一多晶硅层进行掺杂、光刻和刻蚀，形成第一多晶硅区，其中，将第一多晶硅层进行掺杂处理，是为了将第一多晶硅层由高阻状态变为低阻状态，使其可以导电，然后再对掺杂后的第一多晶硅层进行光刻和刻蚀，形成第一多晶硅区3，该第一多晶硅区3包括间隔设置的第一多晶硅段31和第二多晶硅段32，且第一多晶硅区3上有光阻掩膜PR。

S101，在形成有所述第一多晶硅区3的外延基片2上形成阱区4。

具体的，S101包括：

在形成有所述第一多晶硅区的外延基片上注入P型离子，形成P型阱区；

对所述第一多晶硅区进行光刻和P+离子注入，形成P+型阱区。

图5为本发明实施例提供的N型MOSFET的制造方法中形成P型阱区的结构示意图。图6本为发明实施例提供的N型MOSFET的制造方法中形成 P+型阱区的结构示意图。如图5、6所示首先向形成有所述第一多晶硅区3的外延基片2上注入P区离子如图5所示，然后在第一多晶硅区3上涂上光阻(PR)，经过曝光后形成图形，从而对第一多晶硅区3进行保护，而向第一多晶硅区3之外的外延基片上再注入P+型离子如图6所示，以形成阱区4。

S102，在所述第一多晶硅区3的表面淀积二氧化硅5。

图7为本发明实施例提供的N型MOSFET的制造方法中淀积二氧化硅的结构示意图。

S103，在所述二氧化硅5表面形成第二多晶硅区6，所述第二多晶硅区与二极管区对应设置。

具体的，S103具体包括：

在所述二氧化硅表面形成第二多晶硅层61；

对所述第二多晶硅层61和所述二氧化硅5进行光刻和刻蚀，形成第二多晶硅区6。

其中，图8为本发明实施例提供的N型MOSFET的制造方法中形成第二多晶硅层的结构示意图。图9为本发明实施例提供的N型MOSFET的制造方法中形成第二多晶硅区的结构示意图。

如图8、9所示，首先在二氧化硅表面淀积第二多晶硅层61，然后对第二多晶硅层和二氧化硅进行光刻和刻蚀，形成第二多晶硅区6。从图9可以看出，二氧化硅层可以将第一多晶硅区和第二多晶硅区隔离，从而使得齐纳二极管的多晶硅区与栅极多晶硅区隔离，由于第二多晶硅区与第一多晶硅区分别制作，从而第二多晶硅区的参数可以根据MOSFET的击穿特性单独调制，从而可以提高齐纳二极管的可靠性。

S104，对所述外延基片进行高温驱入。

图10为本发明实施例提供的N型MOSFET的制造方法中高温驱入后各层的结构示意图。

S105，在所述第一多晶硅区3表面进行光刻和源区离子注入。

其中，源区离子为N型离子，比如为砷离子或者磷离子，所述源区离子注入能量为80千电子伏特～120千电子伏特，注入浓度可以为1E15个/平方厘米。图11为本发明实施例提供的N型MOSFET的制造方法中进行源极区离子注入的结构示意图。

S106，在所述第二多晶硅区6表面进行光刻和离子注入，形成场效应管的齐纳二极管。

具体的，上述S106，包括：

在所述第二多晶硅区表面进行P区光刻和离子注入，形成齐纳二极管的P极；

在所述第二多晶硅区表面进行N区光刻和离子注入，形成齐纳二极管的N极。

其中，图12为本发明实施例提供的N型MOSFET的制造方法中形成齐纳二极管P极的结构示意图。图13为本发明实施例提供的N型MOSFET的制造方法中形成齐纳二极管N极的结构示意图。如图12所示，首先在所述第二多晶硅区表面进行P区光刻，然后进行P型离子注入，注入浓度在1E13个/平方厘米至1E14个/平方厘米之间，注入能量为80千电子伏特～120千电子伏特。然后，再在所述第二多晶硅区表面进行N区光刻，注入浓度在1E14个/平方厘米至1E15个/平方厘米之间的N型离子，注入能量为80千电子伏特～120千电子伏特。

S107，在所述第一多晶硅区表面3和所述第二多晶硅区6表面淀积介质层7，并进行回流。

图14为本发明实施例提供的N型MOSFET的制造方法中形成介质层的结构示意图。

具体的，可在栅氧化层1的表面、第一多晶硅区表面3和第二多晶硅区6表面整个形成介质层7。介质层7是绝缘的。然后通过回流工艺，使介质层平坦化，并且对源区、二极管区等注入的杂质进行激活。

S108，在所述介质层表面进行接触孔光刻、刻蚀、金属淀积、金属反刻形成所述场效应管的源极和删极。

图15为本发明实施例提供的N型MOSFET的制造方法中形成的MOSFET的结构示意图。

具体的，在对介质层进行了回流后，对第一多晶硅段31表面的介质层7、以及栅氧化层1进行刻蚀，以形成接触孔。具体可在介质层7的表面涂覆一层光刻胶，然后采用曝光显影技术将第一多晶硅段31表面的介质层7和栅氧化层1去除，且将第二多晶硅段32与第二多晶硅区间的介质层7和栅氧化层 1去除，使得去除介质层7和栅氧化层1的部分形成接触孔8。

之后，可采用物理气相沉积法在外延基片的表面沉积金属，金属层可以是由金属铝、硅以及金属铜的合金，并通过光刻技术形成金属电极栅极9和金属电极源极10。

另外，本领域技术人员可以理解的，还可以在衬底的表面形成MOSFET的金属电极漏极11，背面金属电极可以为钛镍银复合层。

本实施例提供的MOSFET的制造方法，先后在外延基片上进行两次多晶硅生长，并将两次生长的多晶硅区用二氧化硅隔离开，其中，第一多晶硅区与栅极和源极对应，第二多晶硅区与齐纳二极管区对应，通过将第一多晶硅区和第二多晶硅区分开制作，并单独调整各自的离子注入参数，将齐纳二极管的多晶硅与栅极多晶硅分开制作，使齐纳二极管的参数可以单独调整，从而可以提高齐纳二极管的性能，和可靠性，使MOSFET的综合性能达到最优。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。