鳍式场效应管的形成方法
【技术领域】
[0001]本发明涉及半导体制作领域技术，特别涉及一种鳍式场效应管的形成方法。
【背景技术】
[0002]随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短M0SFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加M0SFET场效应管的开关速度等好处。
[0003]然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(Pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE:short_channeleffects)更容易发生。
[0004]因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面M0SFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面M0SFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
[0005]然而，现有技术形成的鳍式场效应管的电学性能有待提高。
【发明内容】
[0006]本发明解决的问题是提供一种鳍式场效应管的形成方法，在提高掺杂区的浓度均匀性的同时，避免鳍部以及掺杂区受到损伤，提高鳍式场效应管的电学性能和可靠性。
[0007]为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括:提供衬底，所述衬底表面形成有若干分立的鳍部；在所述鳍部侧壁和顶部表面形成隔离层，且刻蚀工艺对隔离层的刻蚀速率与对鳍部的刻蚀速率不同；在所述隔离层表面形成杂质层，所述杂质层中具有与鳍部材料相同的原子，且所述杂质层中还具有N型离子或P型离子；对所述衬底进行退火处理，使杂质层中的N型离子或P型离子通过隔离层扩散进入鳍部中，在鳍部内形成掺杂区，且杂质层转化为本征层；以所述隔离层为刻蚀停止层，刻蚀去除所述本征层；刻蚀去除所述隔离层，直至暴露出鳍部顶部和侧壁表面。
[0008]可选的，所述本征层的材料为硅、锗化硅或碳化硅。
[0009]可选的，所述隔离层的材料为氧化硅。
[0010]可选的，所述隔离层的厚度为5埃至10埃。
[0011]可选的，采用原子层沉积或氧化工艺形成所述隔离层。
[0012]可选的，采用含臭氧的去离子水对所述鳍部进行浸泡处理，将所述鳍部表面氧化形成所述隔离层。
[0013]可选的，所述含臭氧的去离子水中，臭氧浓度为20ppm至lOOppm。
[0014]可选的，所述原子层沉积工艺的工艺参数为:反应气体包括硅源气体和氧源气体，反应气体还包括载流气体，其中，硅源气体为SiH4、SiH2Cl2、SiHCl3或Si2Cl6，氧源气体为02或03，载流气体为N2或Ar,娃源气体流量为lOOsccm至5000sccm,氧源气体流量为lOOsccm至2000sccm，载流气体流量为lOOsccm至5000sccm，反应腔室温度为50度至450度，反应腔室压强为1托至200托。
[0015]可选的，所述氧化工艺为远程等离子体氧化或解耦等离子体氧化。
[0016]可选的,所述杂质层的厚度为50埃至300埃。
[0017]可选的，所述N型离子为P、As或Sb，所述P型离子为B、Ga或In。
[0018]可选的，所述杂质层的材料为掺P型离子的硅或掺P型离子的锗化硅。
[0019]可选的，所述杂质层的材料为掺硼的娃时，杂质层中硼原子浓度为lE21atom/cm3至 5E25atom/cm3。
[0020]可选的，所述杂质层的材料为掺N型离子的硅或掺N型离子的碳化硅。
[0021]可选的，采用低压化学气相沉积工艺形成所述杂质层。
[0022]可选的，所述低压化学气相沉积工艺的沉积反应腔室温度为400度至800度，沉积反应腔室压强为5托至100托。
[0023]可选的，采用四甲基氢氧化铵或氨水刻蚀去除所述本征层。
[0024]可选的，在形成所述杂质层的过程中或在形成所述杂质层后，进行所述退火处理。
[0025]可选的，所述退火处理的工艺为尖峰退火、毫秒退火或固相外延再生长退火中的一种或几种。
[0026]可选的，所述固相外延再生长退火的工艺参数为:退火温度为400度至650度，退火压强为1托至760托，退火时长为lmin至或惰性气体氛围下进行。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]本发明实施例中，在鳍部侧壁和顶部表面形成隔离层，且刻蚀工艺对隔离层的刻蚀速率与对鳍部的刻蚀速率不同；在隔离层表面形成杂质层，所述杂质层中具有与鳍部材料相同的原子，且所述杂质层中还具有N型离子或P型离子；对衬底进行退火处理，使杂质层中的N型离子或P型离子通过隔离层扩散进入鳍部中，在鳍部内形成掺杂区，且杂质层转化为本征层，相应的本征层中具有与鳍部材料原子相同的原子，且本征层中的N型离子或P型离子的含量非常少甚至不存在，因此所述本征层的材料性质与鳍部材料性质非常接近，刻蚀工艺对本征层的刻蚀速率与对鳍部的刻蚀速率非常接近。而本发明在本征层和鳍部之间形成有隔离层，且刻蚀工艺对隔离层的刻蚀速率与对鳍部的刻蚀速率不同，因此在刻蚀去除本征层时，所述隔离层起到刻蚀停止层的作用，防止刻蚀去除本征层的刻蚀工艺对鳍部造成刻蚀，保持鳍部尺寸的完整性，并且避免了对鳍部内形成的掺杂区造成刻蚀，保持了掺杂区的完整性，从而提高了鳍式场效应管的电学性能和可靠性。
[0029]同时，本发明实施例采用杂质层中的N型离子或P型离子通过隔离层扩散进入鳍部形成掺杂区的方法，由于N型离子或P型离子通过隔离层后才能扩散进入鳍部内，与现有技术相比，本发明实施例形成的掺杂区可以做的更浅。并且，通过本发明实施例提供的形成掺杂区的方法，避免了离子注入工艺带来的非晶化问题，且与现有技术相比，本发明实施例形成的掺杂区的离子浓度分布更均匀。
[0030]进一步，本发明实施例采用低压化学气相沉积工艺形成杂质层，在低压环境下反应气体的气态分子的平均自由程更大，使得反应腔室内的反应气体浓度快速的达到浓度分布均匀状态，从而提高形成的杂质层中的N型离子或P型离子的浓度均匀性，进而使形成的掺杂区的浓度分布更均匀，进一步提高鳍式场效应管的电学性能。
[0031]更进一步，本发明实施例隔离层的厚度为5埃至10埃，既保证后续起到刻蚀停止层的作用，又避免由于隔离层厚度过厚造成的掺杂区过浅的问题。
【附图说明】
[0032]图1为一实施例提供的鳍式场效应管形成方法的流程示意图；
[0033]图2至图15为本发明实施例提供的鳍式场效应管形成过程的剖面结构示意图。
【具体实施方式】
[0034]由【背景技术】可知，现有技术形成的鳍式场效应管的电学性能有待提高。
[0035]经研究发现，现有技术在鳍式场效应管的源区和漏区时，通常采用离子注入的方法对鳍式场效应管的鳍部进行掺杂；由于鳍部为立体结构，离子注入的角度不同时，源区和漏区离子注入的浓度以及注入深度就会不同，导致出现非共形(un-conformal)掺杂问题，鳍部各区域的掺杂浓度不同，例如，鳍部顶部区域的掺杂浓度比鳍部侧壁区域的掺杂浓度大；所述非共形掺杂问题是导致鳍式场效应管电学性能差的一个重要的原因。
[0036]并且，离子注入工艺还会造成鳍部表面非晶化(amorphizat1n),鳍部表面非晶化也会导致鳍式场效应管电学性能差。
[0037]为解决上述问题，提出一种鳍式场效应管的形成方法，请参考图1，包括以下步骤:步骤S1、提供衬底，所述衬底表面形成有若干分立的鳍部；步骤S2、在所述鳍部顶部表面和侧壁表面形成杂质层，所述杂质层中具有N型离子或P型离子；步骤S3、对所述衬底进行退火处理，使杂质层中的N型离子或P型离子扩散进入鳍部，形成掺杂区；步骤S4、在退火处理完成后，刻蚀去除所述杂质层。
[0038]上述方法避免了离子注入工艺带来的非晶化问题，并且，鳍部顶部区域和侧壁区域的掺杂浓度趋于一致。
[0039]为了提高形成的杂质层的质量，减少杂质层中的孔洞，以使杂质层中的N型离子或P型离子分布均匀，提高形成的掺杂区的浓度分布均匀性，采用含有硅、锗、锗化硅、砷化镓或碳化硅的材料作为杂质层的材料，杂质层中还相应的具有N型离子或P型离子。
[0040]然而，当经历退火处理后，杂质层中的N型离子或P型离子扩散进入鳍部，杂质层中剩余的材料为硅、锗、锗化硅、砷化镓或碳化硅，所述材料性质与鳍部材料性质接近，导致在刻蚀去除所述杂质层时，所述刻蚀工艺对鳍部也具有较大的刻蚀速率，导致鳍部和掺杂区被部分刻蚀去除，造成鳍式场效应管的电学性能和可靠性下降。
[0041]为此，本发明提供一种鳍式场效应管的形成方法，在鳍部侧壁和顶部表面形成隔离层；在隔离层表面形成杂质层，所述杂质层中具有与鳍部材料相同的原子，且所述杂质层中具有N型离子或P型离子；对所述衬底进行退火处理，使杂质层中的N型离子或P型离子扩散进入鳍部中，在鳍部内形成掺杂区，且杂质层转化为本征层；以所述隔离层为刻蚀停止层，刻蚀去除所述本征层；刻蚀去除所述隔离层，直至暴露出鳍部顶部和侧壁表面。本发明实施例通过将杂质层中的N型离子或P型离子扩散进入鳍部的方法，避免了离子注入工艺带来的非晶化以及非共形掺杂问题，并且防止去除本征层的工艺对鳍部造成不良影响，使鳍部具有良好的形貌以及完整的特征尺寸，提高形成的鳍式场效应管的电学性能和可靠性。
[0042]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0043]图2至图15为本发明一实施例提供的半导体结构形成过程剖面结构示意图。
[00