半导体结构及其形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。
【背景技术】
[0002] 随着半导体技术的不断发展，半导体器件的尺寸不断缩小。随着半导体器件的尺 寸缩小，MOS晶体管的接触电阻对于MOS晶体管W及整个半导体芯片的性能影响越来越大。 为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。而MOS晶体管的接触电阻 中，由于源极、漏极的面积较小，与金属插塞之间的接触电阻较大，对MOS晶体管的性能影 响较大，使得半导体器件的运行速度大大下降。
[0003] 自对准娃化物的形成工艺在源极和漏极表面形成金属娃化物可W有效的降低源 极、漏极与金属插塞之间的接触电阻。现有技术中自对准娃化物的形成工艺主要是通过蒸 发或者瓣射工艺在多晶娃表面形成金属层；然后进行退火处理，金属与衬底材料反应生成 金属娃化物；然后去除未反应金属层。
[0004] 随着FinFET技术的出现，晶体管的尺寸进一步缩小，源极、漏极与金属插塞之间 的接触电阻对于FinFE晶体管的性能影响更大，需要进一步降低源极、漏极与金属插塞之 间的接触电阻。
【发明内容】
[0005] 本发明解决的问题是提供一种半导体结构及其形成方法，降低所述半导体结构的 接触电阻。
[0006] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括；提供半导体衬 底；形成覆盖部分半导体衬底表面的栅极结构；在所述栅极结构两侧的半导体衬底内分别 形成源极和漏极；在所述半导体衬底上形成介质层，所述介质层的表面高于栅极结构的顶 部表面；在所述介质层内形成通孔，所述通孔暴露出源极和漏极的表面；在所述通孔底部 的源极和漏极表面形成氧化层；在所述氧化层表面形成金属材料层；进行退火处理，所述 金属材料层与氧化层反应，形成金属氧化物层和位于所述金属氧化物层表面的金属半导体 化合物层。
[0007] 可选的，所述氧化层的厚度为6 A~10 A。
[0008] 可选的，采用湿法氧化工艺形成所述氧化层。
[0009] 可选的，所述湿法氧化工艺采用的氧化溶液为莫氧的水溶液或氨氧化倭与过氧化 氨的混合水溶液。
[0010] 可选的，所述氧化层的材料为氧化娃。
[0011] 可选的，所述金属材料层的材料为Ti、Al、La、化或Ni。
[0012] 可选的，采用蒸锥、瓣射、原子层沉积工艺或化学气相沉积工艺形成所述金属材料 层。
[0013] 可选的，所述金属氧化物层的材料为铁氧化合物、铅氧化合物、铜氧化合物、锋氧 化合物或媒氧化合物。
[0014] 可选的，所述金属材料层还覆盖介质层的表面。
[0015] 可选的，所述退火处理的退火温度为25(TC~80(TC，退火时间为30s~90s。
[0016] 可选的，在形成所述栅极结构之后，对所述半导体衬底和栅极结构表面进行氧化 处理，形成修复层；然后形成所述源极和漏极。
[0017] 可选的，在形成所述通孔之后，去除通孔底部的源极和漏极表面的修复层；再形成 所述氧化层。
[0018] 可选的，采用湿法清洗工艺去除所述修复层。
[0019] 可选的，所述湿法清洗工艺的清洗溶液为氨氣酸溶液。
[0020] 可选的，还包括；去除未反应的金属材料层，然后在所述金属半导体化合物层表面 形成填充满所述通孔的金属层，所述金属层的表面与介质层表面齐平。
[0021] 可选的，所述金属层的材料为W、A1、化或Au。
[0022] 可选的，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域之 间通过浅沟槽隔离结构隔离；所述栅极结构包括覆盖部分第一区域的第一栅极结构和覆盖 部分第二区域的第二栅极结构；所述源极和漏极包括；分别位于第一栅极结构两侧的第一 区域内的第一源极和第一漏极，分别位于第二栅极结构两侧的第二区域内的第二源极和第 二漏极。
[0023] 为了解决上述问题，本发明的技术方案还提供一种采用上述方法形成的半导体结 构，包括：半导体衬底；覆盖部分半导体衬底表面的栅极结构；分别位于所述栅极结构两侧 的半导体衬底内的源极和漏极；位于所述半导体衬底上的介质层，所述介质层的表面高于 栅极结构的顶部表面；位于所述介质层内的通孔，所述通孔暴露出源极和漏极的表面；位 于所述通孔底部的源极和漏极表面的金属氧化物层和位于所述金属氧化物层表面的金属 半导体化合物层。
[0024] 与现有技术相比，本发明的技术方案具有W下优点：
[0025] 本发明的技术方案在半导体衬底上形成栅极结构、W及位于栅极结构两侧的半导 体衬底内的源极和漏极之后，在半导体衬底上形成介质层，所述介质层的表面高于栅极结 构的顶部表面，然后在所述介质层内形成暴露出源极和漏极表面的通孔。在所述通孔底部 表面的源极、漏极表面形成氧化层，所述氧化层与源极、漏极之间具有较高的界面质量，可 W修复源极和漏极表面的缺陷；后续在所述氧化层表面形成金属材料层，并进行退火，使所 述金属材料层与氧化层反应形成金属氧化物层和位于所述金属氧化物层表面的金属半导 体化合物层。由于氧化层与源极、漏极之间具有较高的界面质量，从而使得形成的金属氧化 物层与源极、漏极之间也具有良好的界面质量，并且在退火形成金属氧化物层的过程中，还 可W进一步修复源极、漏极与金属氧化物层界面上的缺陷，从而能够有效缓解源极、漏极的 费米能级钉扎效应，并且所述金属氧化物层还可W降低所述金属半导体化合物层与源极、 漏极之间的应力，从而使得源极、漏极与金属半导体化合物层之间的肖特基势垒降低，电子 隧穿通过金属氧化物层的电阻较低，从而可W降低金属半导体化合物层与源极、漏极之间 的接触电阻，提高晶体管的工作性能。
[0026] 进一步，所述氧化物层的厚度为6A~10A,所述氧化物层的厚度较小，使得最终 形成的金属氧化物层的厚度也较小，避免由于所述金属氧化物层厚度过大而导致金属半导 体化合物层与源极、漏极之间的电阻增大。
[0027] 进一步，采用湿法氧化工艺形成所述氧化层，由于所述湿法氧化工艺的氧化剂浓 度易于控制，从而可W对氧化速率进行较为准确的控制。可W降低所述氧化剂的浓度，使得 氧化速率较低，并且，在所述氧化层的厚度到达一定厚度后，所述氧化层能够阻挡氧化溶液 渗透进入氧化层与源极、漏极交界面，对源极、漏极表面进行进一步的氧化，从而使得所述 氧化层的厚度不会再增加，从而可W较为准确的调整所述氧化层的厚度，形成厚度较低的 氧化层。湿法氧化工艺可W同时修复所述源极、漏极表面的损伤，使形成的氧化层与源极、 漏极的表面之间具有较高的界面质量。
[002引本发明的技术方案提供的上述方法形成的半导体结构中，所述半导体结构的源 极、漏极与金属半导体化合物层之间具有金属氧化物层，所述金属氧化物层的厚度较低，使 得电子隧穿进入金属半导体化合物层内的隧穿电阻较小。并且，所述金属氧化物层与源极、 漏极表面之间具有较低的界面缺陷，可W缓解源极、漏极的费米能级钉扎效应，从而降低源 极、漏极与金属半导体化合物层之间的肖特基势垒，从而降低金属半导体化合物层与源极、 漏极之间的接触电阻，进而提高晶体管的性能。
【附图说明】
[0029] 图1至图10是本发明的实施例的半导体结构的形成过程的结构示意图。
【具体实施方式】
[0030] 如【背景技术】中所述，现有技术形成的晶体管的接触电阻需要进一步降低，由于晶 体管的源漏极与金属插塞之间的接触电阻占晶体管的接触电阻的主要部分，所W，可W通 过进一步降低源漏极与金属插塞之间的接触电阻来降低晶体管的接触电阻。
[0031] 研究发现，直接在源漏极表面形成金属娃化物层时，由于金属娃化物层的电阻较 低，并且与源漏极之间的功函数差较小，从而使得金属娃化物层与源漏极之间具有较低的 肖特基势垒，从而可W降低金属娃化物层与源漏极之间的接触电阻。但是，在实际的器件 中，源漏极表面具有较多的缺陷，例如悬挂键、晶界等，形成的金属娃化物层与源漏极之间 的界面质量较差，具有较高的界面态密度，使得源漏极会存在严重的费米能级钉扎效应，导 致源漏极与金属娃化物层之间接触的肖特基势垒大于两者的功函数差，从而使得金属娃化 物层与源漏极之间依旧具有较高的接触电阻。
[0032] 本实施例中，在源极、漏极W及金属半导体化合物之间形成一层金属氧化物层，可 W改善界面质量，降低源极、漏极与金属半导体化合物层之间的肖特基势垒，从而降低源 极、漏极与金属源漏极化合物层之间接触电阻，从而降低源极、漏极与金属插塞的接触电 阻。
[0033] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0034] 请参考图1，提供半导体衬底100。
[0035] 所述半导体衬底100的材料包括娃、错、错化娃、神化嫁等半