一种半导体器件及其制备方法、电子装置与流程

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术：

集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经促进了三维设计如鳍片场效应晶体管(FinFET)的发展。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

其中，在FinFET器件中需要进行沟道停止离子注入，以控制鳍片底部的的源漏由于部分耗尽造成的穿通，此外，沟道停止离子注入过程中造成的损坏的控制成为主要的问题，其中，穿通离子注入掺杂(punch through imp doping)将扩散至FINFET器件的沟道，其将降低由随机掺杂涨落(Random Doping Fluctuation，RDF)引起的失配性能。

其中NMOS穿通比PMOS要严重，这主要是由于NMOS穿通是用B或BF2，而PMOS是用AS；B离子是比较容易损失(LOSS)的。

固体源漏掺杂的方法可以用于掺杂沟道底部，通过所述方法向上扩散至沟道和离子注入损坏均可以得到很好的控制，但是在所述方法中存在其他的问题，其中，FinFET器件通常包括核心区和输入输出区，核心区需要更多的沟道停止离子注入以减小由于短沟道效应引起的源漏穿通，但是核心区的沟道停止离子注入对于输入输出区来说则离子注入太多。

因此需要对目前所述半导体器件的制备方法进行改进，以消除所述问题，提供半导体器件的性能和良率。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片；

步骤S2：在所述输入输出区上的所述半导体衬底上以及所述鳍片底部的侧壁上形成衬垫层；

步骤S3：在所述核心区的所述半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片顶部的表面上依次形成含硼材料层和覆盖层；

步骤S4：在所述覆盖层上形成隔离材料层至所述衬垫层顶部或以上，以部分覆盖所述鳍片，形成目标高度的鳍片；

步骤S5：去除露出的所述鳍片上的所述含硼材料层和所述覆盖层，以露出所述鳍片；

步骤S6：执行退火步骤，以使所述含硼材料中的硼扩散至沟道停止区域中。

可选地，所述步骤S2包括：

步骤S21：在所述核心区和所述输入输出区的所述半导体衬底上和所述鳍片上形成所述衬垫层，以覆盖所述半导体衬底上和所述鳍片；

步骤S22：在所述输入输出区的所述衬垫层上形成第一保护层，以覆盖所述衬垫层；

步骤S23：去除所述核心区中的所述衬垫层，以露出所述半导体衬底和所述鳍片；

步骤S24：在所述核心区中露出所述半导体衬底上和所述鳍片上形成具有第一高度的第二保护层，以完全覆盖所述核心区中的所述半导体衬底和所述鳍片，同时在所述输入输出区中形成具有第二高度的第二保护层，以部分覆盖所述鳍片表面的所述衬垫层，形成所述目标高度的鳍片；

步骤S25：去除所述输入输出区中露出的所述衬垫层，以在所述鳍片底部的侧壁上形成所述衬垫层。

可选地，所述步骤S24包括：

步骤S241：在所述核心区的所述鳍片上和所述输入输出区的所述衬垫层上形成具有所述第一高度的所述第二保护层，以完全覆盖所述鳍片和所述衬垫层；

步骤S242：在所述核心区的第二保护层上形成掩膜层；

步骤S243：以所述掩膜层为掩膜蚀刻所述输入输出区中的所述第二保护层至第二高度，以露出所述输入输出区中所述鳍片顶部的所述衬垫层。

可选地，所述含硼材料层选用含硼玻璃层。

可选地，所述步骤S4包括：

步骤S41：沉积所述隔离材料层，以覆盖所述鳍片；

步骤S42：回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的所述鳍片。

可选地，所述步骤S1包括：

步骤S11：提供所述半导体衬底，在所述半导体衬底上形成有图案化的掩膜层；

步骤S12：以所述掩膜层为掩膜蚀刻所述半导体衬底，以形成所述鳍片。

可选地，在所述步骤S6之后还进一步包括去除所述鳍片上的所述掩膜层的步骤。

可选地，所述覆盖层选用氮化物层。

本发明还提供了一种基于上述的方法制备得到的半导体器件。

本发明还提供了一种电子装置，包括上述的半导体器件。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中为了降低所述输入输出区中沟道离子注入量，在所述输入输出区的鳍片底部(有效鳍片以下)的侧壁上形成衬垫层，然后在所述核心区和所述输入输出区中鳍片侧壁上形成含硼材料层和覆盖层，沉积隔离材料并回蚀刻至目标高度的鳍片，去除露出的所述硼材料层和覆盖层，最后执行退火步骤，在所述目标高度以下的鳍片底部进行硼离子扩散，使以使所述含硼材料中的硼扩散至沟道停止区域中，在所述输入输出区中所述衬垫层作为硼离子扩散到阻挡层，可以阻挡硼离子的扩散，从而避免了输入输出区中沟道停止离子注入过量，同时还能使核心区进行更多的沟道停止离子注入以减小由于短沟道效应引起的源漏穿通。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1为本发明一具体地实施中所述半导体器件的制备过程示意图；

图2为本发明一具体地实施中所述半导体器件的制备过程示意图；

图3为本发明一具体地实施中所述半导体器件的制备过程示意图；

图4为本发明一具体地实施中所述半导体器件的制备过程示意图；

图5为本发明一具体地实施中所述半导体器件的制备过程示意图；

图6为本发明一具体地实施中所述半导体器件的制备过程示意图；

图7为本发明一具体地实施中所述半导体器件的制备过程示意图；

图8为本发明一具体地实施中所述半导体器件的制备过程示意图；

图9为本发明一具体地实施中所述半导体器件的制备过程示意图；

图10为本发明一具体地实施中所述半导体器件的制备过程示意图；

图11为本发明一具体地实施中所述半导体器件的制备过程示意图；

图12为本发明一具体地实施中所述半导体器件的制备过程示意图；

图13为本发明一具体地实施中所述半导体器件的制备过程示意图；

图14为本发明一具体地实施中所述半导体器件的制备过程示意图；

图15为本发明一具体地实施中所述半导体器件的制备的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

本发明为了解决现有技术中存在的问题，提供了一种新的半导体器件的制备方法，下面结合附图对本发明所述方法作进一步的说明。

其中，图1-13为本发明一具体地实施中所述半导体器件的制备过程示意图。

首先，执行步骤101，提供半导体衬底101。

具体地，如图1所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

在该实施例中半导体衬底101选用硅。

其中所述半导体衬底包括核心区和输入输出区，以在后续的步骤中形成不同的元件。

接着在所述半导体衬底上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。

进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。

接着执行步骤102，在半导体衬底上形成多个鳍片102。

具体地，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。

可选地，如图1所示，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。

接着执行步骤103，在所述输入输出区上的所述半导体衬底表面以及所述鳍片底部的侧壁上形成衬垫层103。

具体地，其中，所述衬垫层103可以选用氧化物层等，并不局限于某一种。

在所述输入输出区上的所述半导体衬底表面以及所述鳍片底部的侧壁上形成衬垫层103的方法可以包括以下步骤：

步骤1031：如图2所示，在所述核心区和所述输入输出区的所述半导体衬底上和所述鳍片(102)上形成所述衬垫层(103)，以覆盖所述半导体衬底上和所述鳍片(102)；

在该步骤中所述衬垫层103的形成方法可以通过加热氧化的方法，例如可以通过原位水蒸气氧化(ISSG)等方法，但是并不局限于所述示例，还可以选用本领域中常用的其他方法

其中，所述垫氧化物层103的厚度并不局限于某一数值范围，可以选用常规的厚度。

步骤1032：在所述输入输出区的所述衬垫层103上形成第一保护层，以覆盖所述衬垫层103，如图3所示；

步骤1033：去除所述核心区中的所述衬垫层103，以露出所述半导体衬底上和所述鳍片102，如图3所示；

步骤1034：在所述核心区中露出所述半导体衬底上和所述鳍片102上形成具有第一高度的第二保护层，以完全覆盖所述核心区中的所述半导体衬底和所述鳍片102，同时在所述输入输出区中形成具有第二高度的第二保护层，以部分覆盖所述鳍片表面的所述衬垫层103，露出部分鳍片以形成所述目标高度的鳍片，如图6所示；

步骤1035：去除所述输入输出区中露出的所述衬垫层103，以露出所述目标高度的鳍片同时所述鳍片底部的侧壁上形成所述衬垫层103，如图7所示。

进一步，所述步骤1034还可以包括：

步骤10341：在所述核心区的所述鳍片上和所述输入输出区的所述衬垫层上形成具有所述第一高度的所述第二保护层，以完全覆盖所述鳍片和所述衬垫层，如图5所示；

步骤10342：在所述核心区的第二保护层上形成掩膜层，如图5所示；

步骤10343：以所述掩膜层为掩膜蚀刻所述输入输出区中的所述第二保护层至第二高度，以露出目标高度的所述鳍片，露出所述输入输出区中所述鳍片顶部的所述衬垫层，如图6所示。

最后去除所述掩膜层和所述第二保护层，如图8所示。

在本发明中在该步骤中仅在所述输入输出区中所述目标鳍片底部的侧壁上形成所述衬垫层，在后续的执行退火步骤使所述含硼材料中的硼扩散至沟道停止区域的过程中，所述输入输出区中所述衬垫层作为硼离子扩散到阻挡层，可以阻挡硼离子的扩散，从而避免了输入输出区中沟道停止离子注入过量，同时还能使核心区进行更多的沟道停止离子注入以减小由于短沟道效应引起的源漏穿通。

接着执行步骤104，在所述核心区的所述半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片表面上依次形成含硼材料层104和覆盖层105。

具体地，如图9-10所示，在该步骤中所述含硼材料层104用于在后续的步骤中执行固体源漏掺杂沟道停止离子注入工艺，即通过退火步骤使所述含硼材料层104中的B扩散，以形成沟道停止离子注入区域。

可选地，所述含硼材料层104可以选用含硼玻璃层，例如硼磷玻璃(BSG)，但并不局限于所述示例。

其中，所述覆盖层105可以选用本领域中常用的材料，例如各种氮化物，以防止在后续实施的工艺对鳍片结构的高度和特征尺寸造成损失。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)形成覆盖层。

在一具体实施方式中，所述覆盖层的材料可以为氮化硅。

接着执行步骤105，在所述覆盖层105上形成隔离材料层106至所述衬垫层或以上，以部分覆盖所述鳍片，形成目标高度的鳍片。

具体地，在所述覆盖层105上形成隔离材料层106至所述衬垫层或以上，以部分覆盖所述鳍片，形成目标高度的鳍片的方法可以包括以下步骤：

首先，沉积隔离材料层106，以覆盖所述鳍片结构并回蚀刻所述隔离材料层106，以露出部分所述鳍片至目标高度。

具体地，如图11所示，沉积隔离材料层106，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。

其中，隔离材料层的材料可以选择氧化物，但是并不局限于所述示例，在该实施例中选用HARP。

然后回蚀刻所述隔离材料层，至所述鳍片的目标高度，如图12所示。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。

其中，所述隔离材料层的沉积方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种。

接着执行步骤106，去除露出的所述鳍片上的所述含硼材料层104和所述覆盖层105，以露出目标高度的所述鳍片。

具体地，如图13所示，在该步骤中去除露出的所述含硼材料层104和所述覆盖层105，而保留所述鳍片底部被所述隔离材料层覆盖的所述含硼材料层104和所述覆盖层105。

在该步骤中可以选用干法蚀刻或者湿法蚀刻，选用和所述鳍片具有较大蚀刻选择比的方法去除所述第一衬里层和所述第二衬里层，以防止对所述鳍片造成损害。

接着执行步骤107，执行退火步骤，以使所述含硼材料105中的硼进行扩散掺杂，以使所述含硼材料中的硼扩散至沟道停止区域中。

具体地，如图13所示，所述退火的温度可以为700℃-1000℃。

在该步骤中通过退火使所述含硼材料104中的硼扩散，以实现沟道停止离子注入，以控制鳍片底部的的源漏由于部分耗尽造成穿通。

最后还进一步包括去除所述鳍片上的所述掩膜层的步骤，以露出所述鳍片，如图14所示。

至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中为了降低所述输入输出区中沟道离子注入量，在所述输入输出区的鳍片底部(有效鳍片以下)的侧壁上形成衬垫层，然后在所述核心区和所述输入输出区中鳍片侧壁上形成含硼材料层和覆盖层，沉积隔离材料并回蚀刻至目标高度的鳍片，去除露出的所述硼材料层和覆盖层，最后执行退火步骤，在所述目标高度以下的鳍片底部进行硼离子扩散，使以使所述含硼材料中的硼扩散至沟道停止区域中，在所述输入输出区中所述衬垫层作为硼离子扩散到阻挡层，可以阻挡硼离子的扩散，从而避免了输入输出区中沟道停止离子注入过量，同时还能使核心区进行更多的沟道停止离子注入以减小由于短沟道效应引起的源漏穿通。

参照图15，其中示出了本发明制备所述半导体器件的工艺流程图，用于简要示出整个制造工艺的流程，包括以下步骤：

步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片；

步骤S2：在所述输入输出区上的所述半导体衬底上以及所述鳍片底部的侧壁上形成衬垫层；

步骤S3：在所述核心区的所述半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片顶部的表面上依次形成含硼材料层和覆盖层；

步骤S4：在所述覆盖层上形成隔离材料层至所述衬垫层顶部或以上，以部分覆盖所述鳍片，形成目标高度的鳍片；

步骤S5：去除露出的所述鳍片上的所述含硼材料层和所述覆盖层，以露出所述鳍片；

步骤S6：执行退火步骤，以使所述含硼材料中的硼扩散至沟道停止区域中。

实施例二

本发明还提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制备。

半导体衬底101，所述半导体衬底包括核心区和输入输出区；

鳍片102，位于所述核心区和输入输出区上；

隔离材料层106，位于所述半导体衬底上并且覆盖部分所述鳍片；

其中，所述鳍片中被所述隔离材料层106覆盖部分的表面依次形成有含硼材料层104和覆盖层105，其中，在所述输入输出区中在所述鳍片和所述含硼材料层104之间还形成有衬垫层层103。

其中，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

其中所述半导体衬底包括核心区和输入输出区，以在后续的步骤中形成不同的元件。

其中，所述鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。

其中，所述衬垫层103包括氮化物层，在所述输入输出区域中，所述衬垫层103作为后续离子掺杂步骤中的离子扩散阻挡层，以防止在输入输出区中所述离子扩散形成过量掺杂。

其中，所述衬垫层103可以通过加热氧化的方法形成，在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬里层。

其中，所述含硼材料层104用于在后续的步骤中执行固体源漏掺杂沟道停止离子注入工艺，即通过退火步骤使所述含硼材料层104中的B扩散，以形成沟道停止离子注入区域。

可选地，所述含硼材料层104可以选用含硼玻璃层，例如硼磷玻璃(BSG)，但并不局限于所述示例。

其中，所述覆盖层105位于含硼材料层104的上方，所述可以选用本领域中常用的材料，例如各种氮化物，以防止在后续实施的工艺对鳍片结构的高度和特征尺寸造成损失。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)形成覆盖层。

所述覆盖层的材料可以为氮化硅。

其中，隔离材料层的材料可以选择氧化物，例如HARP。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。

本发明还提供了一种半导体器件，所述半导体器件中在所述输入输出区中所述目标鳍片底部的侧壁上形成所述衬垫层，在后续的执行退火步骤使所述含硼材料中的硼扩散至沟道停止区域的过程中，所述输入输出区中所述衬垫层作为硼离子扩散到阻挡层，可以阻挡硼离子的扩散，从而避免了输入输出区中沟道停止离子注入过量，同时还能使核心区进行更多的沟道停止离子注入以减小由于短沟道效应引起的源漏穿通。

实施例三

本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。