具有改善的切割性能的图像传感器、其制造装置及制造方法与流程

本技术涉及一种图像传感器、制造装置和制造方法。更具体地，本技术涉及一种能够改善防湿性能的图像传感器，制造装置和制造方法。

相关申请的交叉引用

本申请要求2014年1月27日提交的日本在先专利申请JP2014-012628和2014年12月22日提交的日本在先专利申请JP2014-258939的权益，它们的全部内容通过引用并入本文。

背景技术：

近年来，其中多个电荷耦合器件(CCD)传感器或多个互补金属氧化物半导体(CMOS)传感器以二维形式布置的成像装置已经用在数字摄像机、数字静态相机等中。

在CMOS图像传感器中，具有在存储器中临时保持信号的结构的全局快门结构被用作实施同时电荷累积的方法之一。全局快门结构被构造成使得存储器被布置在像素内，在光接收单元中累积的电荷在所有像素中一起传送到存储器，并且电荷被保持直到以行为单位进行读出操作，使得所有像素具有相同的曝光时间(参见专利文献1和2)。

[引用文献列表]

[专利文献]

[专利文献1]JP 2012-129797 A

[专利文献2]JP 2013-21533 A

技术实现要素：

[技术问题]

另一方面，图像传感器被制造成使得在制造时多个图像传感器形成在基板上并且切割。在切割时，可能会发生膜剥离、裂纹等。此外，当膜剥离、裂纹等发生时，水分侵入到图像传感器中，发生冷凝，并且因此可能发生图像质量劣化。

希望维持并改善在图像传感器制造之时或之后的防湿性能。

本技术有鉴于上述状况而完成，并且希望改善防湿性能。

[解决问题的方案]

各种示例性实施方案包括图像传感器，其包括：基板；叠置在所述基板上的多个层；所述多个层包括光电二极管层，多个光电二极管形成在所述光电二极管层的表面上；所述多个层包括形成有凹槽的至少一个层，使得所述至少一个层的一部分被挖掘；和形成在所述光电二极管层的上方并形成在所述凹槽中的透明树脂层。

额外的示例性实施方案包括图像传感器，其包括：叠置的多个层；所述多个层包括光电二极管层，多个光电二极管形成在所述光电二极管层的表面上；形成在所述光电二极管层上方的透明树脂层；形成在所述透明树脂层中的肋部；和形成在所述肋部的底面和所述透明树脂之间的防湿膜。

进一步的示例性实施方案包括具有图像传感器和支持电路的成像装置，所述图像传感器包括：基板；叠置在所述基板上的多个层；所述多个层包括光电二极管层，多个光电二极管形成在所述光电二极管层的表面上；所述多个层包括形成有凹槽的至少一个层，使得所述至少一个层的一部分被挖掘；和形成在所述光电二极管层的上方并形成在所述凹槽中的透明树脂层。

根据本技术实施方案的第一图像传感器包括其上叠置多个层的基板和凹槽，所述多个层包括其中在表面上形成多个光电二极管的层，所述凹槽形成为使得至少一个或多个层在垂直于所述表面的方向上被挖掘。

透明树脂层可以形成在其中形成有光电二极管的层上方的层上，并且所述透明树脂层可以形成在所述凹槽中。

所述凹槽可以是在将要划线的区域中形成的凹槽的一部分，在划线之前的时间点时，其宽度大于划线时使用的刀片的宽度。所述凹槽可以形成为使得直到其中形成有光电二极管的硅基板的一部分被挖掘。所述凹槽可以形成为使得直到所述多个层中的支撑基板的一部分被挖掘。

钝化膜可以形成在所述凹槽中。所述钝化膜可以形成在微透镜层上，所述微透镜层形成在其中形成有光电二极管的层的上方。

肋部可以形成在所述透明树脂层中。

钝化膜可以形成在所述凹槽和所述肋部中。

所述凹槽可以通过两个步骤形成：形成第一贯通电极的步骤和形成第二贯通电极的步骤。在形成第二贯通电极的步骤中，所述凹槽可以填充有用于形成第二贯通电极的材料。

透明树脂层可以形成在其中形成有光电二极管的层上方的层上，板状透明元件可以叠置在所述透明树脂层上，所述凹槽可以形成为使得至少所述透明元件层被挖掘，和防湿膜可以形成在所述凹槽中。

透明树脂层可以形成在其中形成有光电二极管的层上方的层上，板状透明元件可以叠置在所述透明树脂层上，所述凹槽可以延伸直到所述基板的底面，所述凹槽的侧面可以覆盖有所述透明元件，和所述透明树脂层可以形成在所述透明元件和所述基板的侧面之间。

疏水膜可以形成在所述凹槽中。

根据本技术实施方案的第二图像传感器包括叠置的并且包括其中在表面上形成多个光电二极管的层的多个层、形成在其中形成有光电二极管的层上方的层上的透明树脂层、形成在所述透明树脂层中的肋部和形成在所述肋部的底面和所述透明树脂之间的防湿膜。

板状透明元件可以叠置在所述透明树脂层上，和所述防湿膜可以形成在所述板状透明元件和所述透明树脂之间。

所述防湿膜可以是其中折射率不同的多个膜被叠置的叠置膜。

所述肋部可以由吸收特定光的材料制成。

另一个实施方案包括方法，包括形成在基板上叠置的多个层，所述多个层包括光电二极管层，多个光电二极管形成在所述光电二极管层的表面上；在所述多个层的至少一个层中形成凹槽，所述凹槽形成为使得所述至少一个层被挖掘；和形成在所述光电二极管层的上方并形成在所述凹槽中的透明树脂层。

根据本技术实施方案的额外制造装置制造一种图像传感器，包括其上叠置多个层的基板和凹槽，所述多个层包括其中在表面上形成多个光电二极管的层，所述凹槽形成为使得至少一个或多个层在垂直于所述表面的方向上被挖掘。

根据本技术实施方案的制造方法包括以下步骤：制造其上叠置多个层的基板，所述多个层包括其中在表面上形成多个光电二极管的层，和制造凹槽，所述凹槽形成为使得至少一个或多个层在垂直于所述表面的方向上被挖掘。

在根据本技术实施方案的第一图像传感器中，凹槽形成为使得至少一个或多个层在垂直于其上叠置多个层的基板的方向上被挖掘，所述多个层包括其中在表面上形成多个光电二极管的层。

在根据本技术实施方案的第二图像传感器中，叠置包括其中在表面上形成多个光电二极管的层的多个层，在其中形成有光电二极管的层上方的层上形成透明树脂层，在所述透明树脂层中形成肋部，和在所述肋部的底面和所述透明树脂之间形成防湿膜。

在根据本技术实施方案的制造装置和制造方法中，制造出如下的图像传感器，其中凹槽形成为使得至少一个或多个层在垂直于其上叠置多个层的基板的方向上被挖掘，所述多个层包括其中在表面上形成多个光电二极管的层。

[发明的有益效果]

根据本技术的实施方案中，可以改善图像传感器等的防湿性能。

本技术的效果不限于本文所描述的效果，并且可以包括本公开中记载的效果。

附图说明

图1是示出CMOS图像传感器的示例性构成的框图。

图2是示出单位像素的构成的图。

图3是示出单位像素的构成的图。

图4是示出根据第一实施方案的芯片的构成的图。

图5是示出根据第一实施方案的芯片的构成的图。

图6是示出根据第一实施方案的芯片的构成的图。

图7是示出根据第一实施方案的芯片的构成的图。

图8是示出根据第一实施方案的芯片的构成的图。

图9是示出根据第一实施方案的芯片的构成的图。

图10是示出根据第一实施方案的芯片的构成的图。

图11是示出根据第一实施方案的芯片的构成的图。

图12是示出根据第一实施方案的芯片的构成的图。

图13是示出根据第一实施方案的芯片的构成的图。

图14是示出根据第一实施方案的芯片的构成的图。

图15是用于说明根据第一实施方案的芯片的制造过程的图。

图16是示出根据第二实施方案的芯片的构成的图。

图17是示出根据第二实施方案的芯片的构成的图。

图18是示出根据第二实施方案的芯片的构成的图。

图19是示出根据第二实施方案的芯片的构成的图。

图20是示出根据第二实施方案的芯片的构成的图。

图21是示出根据第二实施方案的芯片的构成的图。

图22是示出根据第二实施方案的芯片的构成的图。

图23是示出根据第二实施方案的芯片的构成的图。

图24是示出根据第二实施方案的芯片的构成的图。

图25是示出根据第二实施方案的芯片的构成的图。

图26是用于说明根据第二实施方案的芯片的制造过程的图。

图27是示出根据第三实施方案的芯片的构成的图。

图28是示出根据第三实施方案的芯片的构成的图。

图29是示出根据第三实施方案的芯片的构成的图。

图30是示出根据第三实施方案的芯片的构成的图。

图31是示出根据第三实施方案的芯片的构成的图。

图32是示出根据第三实施方案的芯片的构成的图。

图33是示出根据第三实施方案的芯片的构成的图。

图34A和图34B是示出根据第三实施方案的芯片的构成的图。

图35是用于说明根据第三实施方案的芯片的制造过程的图。

图36是用于说明根据第三实施方案的芯片的制造过程的图。

图37是示出根据第四实施方案的芯片的构成的图。

图38是示出根据第四实施方案的芯片的构成的图。

图39是用于说明根据第四实施方案的芯片的制造过程的图。

图40是用于说明根据第四实施方案的芯片的制造过程的图。

图41是用于说明根据第四实施方案的芯片的制造过程的图。

图42是用于说明根据第四实施方案的芯片的制造过程的图。

图43是用于说明根据第四实施方案的芯片的制造过程的图。

图44是用于说明根据第四实施方案的芯片的制造过程的图。

图45是示出根据第五实施方案的芯片的构成的图。

图46是示出根据第五实施方案的芯片的构成的图。

图47是示出根据第五实施方案的芯片的构成的图。

图48是用于说明根据第五实施方案的芯片的制造过程的图。

图49是示出根据第五实施方案的芯片的构成的图。

图50是示出根据第五实施方案的芯片的构成的图。

图51是示出根据第五实施方案的芯片的构成的图。

图52是用于说明根据第五实施方案的芯片的制造过程的图。

图53是示出根据第六实施方案的芯片的构成的图。

图54是示出根据第六实施方案的芯片的构成的图。

图55是用于说明根据第六实施方案的芯片的制造过程的图。

图56是示出根据第六实施方案的芯片的构成的图。

图57是示出根据第六实施方案的芯片的构成的图。

图58是用于说明根据第六实施方案的芯片的制造过程的图。

图59是示出根据第六实施方案的芯片的构成的图。

图60是示出根据第六实施方案的芯片的构成的图。

图61是用于说明根据第六实施方案的芯片的制造过程的图。

图62是示出根据第七实施方案的芯片的构成的图。

图63是示出根据第七实施方案的芯片的构成的图。

图64是用于说明根据第七实施方案的芯片的制造过程的图。

图65是示出根据第七实施方案的芯片的构成的图。

图66是示出根据第七实施方案的芯片的构成的图。

图67是用于说明根据第七实施方案的芯片的制造过程的图。

图68是示出根据第七实施方案的芯片的构成的图。

图69是示出根据第七实施方案的芯片的构成的图。

图70是示出根据第七实施方案的芯片的构成的图。

图71是示出根据第七实施方案的芯片的构成的图。

图72是示出根据第七实施方案的芯片的构成的图。

图73是示出根据第七实施方案的芯片的构成的图。

图74是示出根据第七实施方案的芯片的构成的图。

图75是示出根据第七实施方案的芯片的构成的图。

图76是示出根据第七实施方案的芯片的构成的图。

图77是示出根据第七实施方案的芯片的构成的图。

图78是示出根据第七实施方案的芯片的构成的图。

图79是示出根据第七实施方案的芯片的构成的图。

图80是示出根据第七实施方案的芯片的构成的图。

图81是示出根据第七实施方案的芯片的构成的图。

图82是示出根据第七实施方案的芯片的构成的图。

图83是示出根据第七实施方案的芯片的构成的图。

图84是示出根据第七实施方案的芯片的构成的图。

图85是示出根据第七实施方案的芯片的构成的图。

图86是示出根据第七实施方案的芯片的构成的图。

图87是示出根据第七实施方案的芯片的构成的图。

图88是示出根据第七实施方案的芯片的构成的图。

图89是示出根据第七实施方案的芯片的构成的图。

图90是示出根据第七实施方案的芯片的构成的图。

图91是示出根据第七实施方案的芯片的构成的图。

图92是示出根据第七实施方案的芯片的构成的图。

图93是示出根据第七实施方案的芯片的构成的图。

图94是示出根据第七实施方案的芯片的构成的图。

图95是示出根据第七实施方案的芯片的构成的图。

图96是示出根据第七实施方案的芯片的构成的图。

图97是示出根据第七实施方案的芯片的构成的图。

图98是示出根据第七实施方案的芯片的构成的图。

图99是示出根据第七实施方案的芯片的构成的图。

图100是示出根据第七实施方案的芯片的构成的图。

图101是示出根据第七实施方案的芯片的构成的图。

图102是示出根据第七实施方案的芯片的构成的图。

图103是示出根据第七实施方案的芯片的构成的图。

图104是示出根据第七实施方案的芯片的构成的图。

图105是示出根据第八实施方案的芯片的构成的图。

图106是示出根据第八实施方案的芯片的构成的图。

图107是用于说明根据第八实施方案的芯片的制造过程的图。

图108是示出电子设备的构成的图。

具体实施方式

下面，说明用于实施本技术的形态模式(下文中，称为“实施方案”)。将按以下顺序进行说明。

1.固态图像传感器的构成

2.芯片的结构

3.第一实施方案

4.第二实施方案

5.第三实施方案

6.第四实施方案

7.第五实施方案

8.第六实施方案

9.第七实施方案

10.第八实施方案

11.电子设备

<固态图像传感器的构成>

图1是示出根据本技术实施方案的作为固态图像传感器的CMOS(互补金属氧化物半导体)图像传感器的示例性构成的框图。

CMOS图像传感器30包括像素阵列单元41、垂直驱动单元42、列处理单元43、水平驱动单元44和系统控制单元45。像素阵列单元41、垂直驱动单元42、列处理单元43、水平驱动单元44和系统控制部45形成在半导体基板(芯片)(未示出)上。

在像素阵列单元41中，每个都包括产生并累积电荷量对应于入射光量的光电荷的光电转换元件的单位像素以矩阵形式二维地排列。下文中，电荷量根据入射光量的光电荷也被简单地称为“电荷”，单位像素也称为“像素”。

此外，在像素阵列单元41中，在矩阵形式的像素阵列中，像素驱动线46在图1的水平方向(像素行的排列方向)上针对各行形成，并且垂直信号线47在图1的垂直方向(像素列的排列方向)上针对各列形成。像素驱动线46的一端连接到对应于垂直驱动单元42的各行的输出端。

CMOS图像传感器30还包括信号处理单元48和数据存储单元49。信号处理单元48和数据存储单元49可以由形成在不同于CMOS图像传感器30的基板上的诸如数字信号处理器(DSP)等外部信号处理单元或软件来实现，并且可以安装在与CMOS图像传感器30相同的基板上。

垂直驱动单元42是由移位寄存器、地址解码器等构成并且同时或以行为单位驱动像素阵列单元41的各像素的像素驱动单元。尽管没有示出具体的构成，但是垂直驱动单元42被构造成包括读出扫描系统和扫出扫描系统或者一起扫出和一起转送。

读出扫描系统以行为单位顺次选择性地扫描像素阵列单元41的单位像素，以从单位像素读出信号。在行驱动(滚动快门操作)的情况下，为了进行扫出，在比读出扫描先于快门速度的时间，在通过读出扫描系统进行读出扫描的读出行上进行扫出扫描。此外，在全局曝光(全局快门操作)的情况下，在比一起转送先于快门速度的时间，进行一起扫出。

通过扫出，从读出行的单位像素的光电转换元件扫出(复位)不需要的电荷。此外，通过扫出(复位)不需要的电荷来进行所谓的电子快门操作。这里，电子快门操作是指一种丢弃光电转换元件的光电荷并重新开始曝光(开始光电荷累积)的操作。

由读出扫描系统进行的读出操作所读出的信号对应于紧邻先前的读出操作或电子快门操作后的入射的光量。在行驱动的情况下，从紧邻先前的读出操作的读出定时或电子快门操作的扫出定时到当前读出操作的读出定时的期间是单位像素中的光电荷的累积期间(曝光期间)。在全局曝光的情况下，从一起扫出到一起转送的期间是累积期间(曝光期间)。

从由垂直驱动单元42选择性地扫描的像素行的单位像素输出的像素信号通过各垂直信号线47供给到列处理单元43。列处理单元43针对像素阵列单元41的每个像素行对通过垂直信号线47从选择行的单位像素输出的像素信号进行特定的信号处理，并且临时保持已经进行过信号处理的像素信号。

具体地，列处理单元43进行作为信号处理的至少一种噪声降低处理，如相关双采样(CDS)。通过由列处理单元43进行的CDS，复位噪声或者诸如放大晶体管的阈值变化等像素固有的固定模式噪声被去除。此外，除了噪声降低处理之外，例如，列处理单元43可以具有模拟-数字(AD)转换功能并且还使用数字信号输出信号电平。

水平驱动单元44由移位寄存器、地址解码器等构成，并且顺次选择对应于列处理部43的像素列的单位电路。通过由水平驱动单元44进行的选择性扫描，已经由列处理单元43进行过信号处理的像素信号顺次地输出到信号处理单元48。

系统控制单元45由产生各种定时信号等的定时发生器构成，并且基于由定时发生器产生的各种定时信号对垂直驱动单元42、列处理单元43和水平驱动单元44进行驱动控制。

信号处理单元48至少具有加法处理功能，并且对从列处理单元43输出的像素信号进行诸如加法处理等各种信号处理。数据存储单元49临时存储当由信号处理单元48进行信号处理时信号处理所需的数据。

<芯片的结构>

接下来，对在图1的像素阵列单元41中以矩阵形式布置的单位像素的具体结构进行说明。通过应用本技术的像素，可以改善防湿性能和传感器性能。为了描述存在上述效果，首先说明未应用本技术的像素，然后说明应用本技术的像素。

图2示出其中布置有多个单位像素的芯片的示例性构成。图2的芯片在切割之前构成背面照射型CMOS图像传感器。

下面描述的图2所示的构成是一个例子，下面描述的本技术可以应用于任何其他构成，例如其中除了下述层之外还添加有其他层的构成或者其中下述层中的任一个被删除的构成。

在图2所示的芯片70中，由金属制成的绝缘层和配线层72布置在支撑基板71上，并且硅基板73布置在配线层72上。支撑基板71由硅、玻璃环氧树脂、玻璃、塑料等制成。在硅基板73中，以一定间隔形成用作像素的光电转换单元的多个光电二极管74(光学元件)。

由绝缘材料制成的平坦化膜75形成在硅基板73和光电二极管74上。在平坦化膜75中，用于防止光泄漏到相邻像素中的遮光膜76在相邻的光电二极管74之间形成。

滤色层77形成在平坦化膜75和遮光膜76上。在滤色层77中，多个滤色器形成在像素单元中，并且例如，滤色器的颜色根据拜耳阵列来排列。

平坦化膜78形成在滤色层77上。微透镜层79形成在平坦化膜78上。如上所述，微透镜层79形成在包括具有光电二极管74的多个层的基板上。在微透镜层79中，用于收集光到各像素的光电二极管74上的微透镜层针对每个像素形成。微透镜层79是无机材料层，并且由SiN、SiO或SiOxNy制成(这里，0<x≤1，0<y≤1)。

盖玻璃81经由粘合剂层80粘合到微透镜层79。盖玻璃81不限于玻璃，并且可以使用由树脂等构成的透明板。粘合剂层80由丙烯酸系树脂材料、苯乙烯系树脂材料、环氧系树脂材料等制成。

图2所示的芯片70是其中存在多个芯片的状态。图2示出其中在水平方向上存在3个芯片的状态，并且晶片尚未切割。在图2所示的晶片中，位于中央的芯片称为“芯片70-1”，位于左侧的芯片称为“芯片70-2”，位于右侧的芯片称为“芯片70-3”。

在芯片70-1和芯片70-2之间存在划线部91-1，在芯片70-1和芯片70-3之间存在划线部91-2。图2所示的3个芯片通过沿着划线部91-1和划线部91-2切割而切割成3个芯片。

图3示出切割的芯片70-1。图3所示的芯片70-1是位于图2所示的芯片的中央的芯片，并且示出作为沿着划线部91-1和划线部91-2切割的结果而获得的芯片70-1。

在切割时，边缘部分可能由于在切割时施加到芯片70-1上的物理力被剥离。此外，在切割后，如图3所示，水分可能侵入到芯片70-1的侧面等。例如，密封树脂部分比任何其他部分更可能吸收水分。此外，水分可能侵入到密封树脂和玻璃之间的界面部分等。

如果水分侵入芯片70-1，那么取决于侵入位置，金属材料可能腐蚀或发生断线，因此可能不能进行正常的操作。此外，可能会出现不规则图像或显示缺陷。因此，需要进行切割使得诸如剥离等损伤在切割时不发生，或者防止水分侵入芯片70-1内的机制是必需的。

下文中，作为第一至第七实施方案，将说明抑制诸如在切割时的剥离等损伤发生并防止水分侵入芯片70的结构和制造过程。此外，在各实施方案中，芯片基本上具有图2和图3所示的构成，并且用于说明各实施方案所需的部分被适宜地图示和说明。

<第一实施方案>

在第一实施方案中，凹槽形成在芯片内的特定层中，以防止在切割时的损伤和水分侵入芯片内。

<第(1-1)实施方案>

图4示出根据第一实施方案的芯片的构成。图4示出包括多个芯片(图4中3个芯片)并且尚未切割的晶片，类似于图2。

这里，位于中央的芯片称为“芯片100-1”，位于左侧的芯片称为“芯片100-2”，位于右侧的芯片称为“芯片100-3”。在下面的说明中，当芯片100-1～100-3不需要彼此区分时，芯片简称为“芯片100”。

各芯片100具有与上面参照图2和图3所述的芯片70相同的构成。换句话说，芯片100被构造成使得配线层72布置在支撑基板71上，并且硅基板73布置在配线层72上。在硅基板73中，以一定间隔形成用作像素的光电转换单元的多个光电二极管74(光学元件)。

平坦化膜75形成在硅基板73上，用于防止光泄漏到相邻像素中的遮光膜76在对应于光电二极管74之间的位置形成在平坦化膜75的一部分中。滤色层77形成在平坦化膜75上。平坦化膜78形成在滤色层77上。微透镜层79形成在平坦化膜78上。盖玻璃81经由粘合剂层80粘合到微透镜层79。

粘合剂层80由透明树脂制成，并且优选是能够固定盖玻璃81的元件。代替玻璃，盖玻璃81可以是板状透明元件。

在图4所示的晶片中，凹槽101形成在芯片100之间。凹槽101-1形成在芯片100-1和芯片100-2之间，凹槽101-2形成在芯片100-1和芯片100-3之间。

在芯片100-1和芯片100-2之间存在划线部91-1，并且凹槽101-1形成在划线部91-1中。类似地，在芯片100-1和芯片100-3之间存在划线部91-2，并且凹槽101-2形成在划线部91-2中。

在图4之后的其他附图中，为了帮助观察凹槽101-2，将在未示出划线部91-2的状态下进行说明。

在图4所示的芯片100中，凹槽101形成为使得微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘直到硅基板73的上部。

如后面将要描述的，在制造时，由于凹槽101在形成粘合剂层80之前形成并且粘合剂层80在形成凹槽101之后形成，因此凹槽101填充有与粘合剂层80相同的材料。透明树脂可以用作用于形成粘合剂层80的材料。凹槽101可以填充有透明树脂。

当沿着划线部91切割其中凹槽101形成在芯片100之间的晶片时，切出图5中所示的芯片100-1。在图5所示的芯片100-1中，微透镜层79、平坦化膜78、滤色层77和平坦化膜75被粘合剂层80包围，因此不会露出表面。

换句话说，微透镜层79、平坦化膜78、滤色层77和平坦化膜75的侧面覆盖有与粘合剂层80相同的材料。

如上所述，切割的芯片100-1具有其中芯片100的叠层的一部分覆盖有凹槽101-1'和凹槽101-2'(撇号加到切割后的凹槽上，以与图4所示的切割前的凹槽101-1和凹槽101-2进行区分)的结构。

如上所述，由于切割的芯片100-1被构造成使得凹槽101-1'和凹槽101-2'残留并且与粘合剂层80相同的材料残留在凹槽101-1'和凹槽101-2'的一部分中，因此在切割前的晶片100之间的凹槽101-1或凹槽101-2的宽度优选大于在切割处理中使用的刀片的宽度。

如上所述，由于在其中形成凹槽101并且填充有与粘合剂层80相同的材料的状态下进行切割，因此在切割时施加到膜之间的界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

图4和图5所示的凹槽101(凹槽101')被示出直到硅基板73的上部，但是也可以形成为使得硅基板73也被挖掘。换句话说，凹槽111-1和凹槽111-2可以形成使得硅基板73的一部分被挖掘，如图6所示。

如上所述，由于形成凹槽111，因此在硅基板73和平坦化膜75的界面的侧面覆盖有与粘合剂层80相同的材料，并因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

已经结合其中凹槽形成为使得直到相邻膜(层)的一部分被挖掘的例子说明了第一实施方案，如图6所示的芯片110中那样。

<第(1-2)实施方案>

图7示出第一实施方案中的芯片的另一种构成。图7示出包括多个芯片(图7中3个芯片)并且尚未切割的晶片，类似于图4。与图4中相同的部分用相同的附图标记示出，并且省略了说明。

在图7所示的晶片中，位于中央的芯片称为“芯片120-1”，位于左侧的芯片称为“芯片120-2”，位于右侧的芯片称为“芯片120-3”。

在图7所示的晶片中，凹槽121形成在芯片120之间。凹槽121-1形成在芯片120-1和芯片120-2之间，凹槽121-2形成在芯片120-1和芯片120-3之间。

在芯片120-1和芯片120-2之间存在划线部91-1，并且凹槽121-1形成在划线部91-1中。类似地，在芯片120-1和芯片120-3之间存在划线部91-2，并且凹槽121-2形成在划线部91-2中。

形成凹槽121的方法与上面参照图6所述的芯片110相同。在图7所示的芯片120中，进一步形成空间122-1和空间122-2。空间122-1形成在芯片120-1和芯片120-2之间，并且空间122-2形成在芯片120-1和芯片120-3之间。

图7所示的芯片120具有其中凹槽121形成为使得微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分被挖掘并且空间122也形成在粘合剂层80中的构成。

如上所述，空间122形成为从凹槽121贯通粘合剂层80。由于划线部91通过切割而削去，因此当划线部91预先位于空间122中时，在切割时施加到芯片120的各层上的力可以减小。

凹槽121和空间122形成为例如使得凹槽121在形成粘合剂层80之前形成，粘合剂层80在形成凹槽121之后形成，此后，形成空间122。

可选择地，尽管未示出，凹槽121和空间122也可以一体形成。可以设置其中与粘合剂层80相同的材料未残留在凹槽121的侧面(例如诸如滤色层77等的凹槽121侧)的构成，并且空间122可以位于滤色层77等的侧面以充当凹槽121。

在这种构成中，在直到粘合剂层80被叠置之后，形成空间122。在这种情况下，由于形成空间122来代替凹槽121，因此可以进行形成空间122的步骤，代替形成凹槽121的步骤。

当沿着划线部91切割图7所示的其中凹槽121和空间122形成在芯片120之间的晶片时，切出具有几乎与图5所示的芯片100相同的结构的芯片120。

换句话说，切出其中微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分被粘合剂层80包围并且不会露出表面的芯片120。

如上所述，由于在其中形成凹槽121和空间122的状态下进行切割并且凹槽121填充有与粘合剂层80相同的材料，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

空间122可以作为空间保持或者可以填充有具有高防湿性能的材料或者与用于形成粘合剂层80的材料不同的材料。

<第(1-3)实施方案>

图8示出第一实施方案中的芯片的另一种构成。图8示出包括多个芯片(图8中3个芯片)并且尚未切割的晶片，类似于图6。与图6中相同的部分用相同的附图标记示出，并且省略了说明。

在图8所示的晶片中，位于中央的芯片称为“芯片130-1”，位于左侧的芯片称为“芯片130-2”，位于右侧的芯片称为“芯片130-3”。

在图8所示的晶片中，凹槽131形成在芯片130之间。凹槽131-1形成在芯片130-1和芯片130-2之间，凹槽131-2形成在芯片130-1和芯片130-3之间。

具有凹槽131的图8所示的芯片130类似于图6所示的芯片110，除了配线层72和支撑基板71添加到图6所示的芯片110的下部，因此省略了说明。换句话说，如图8所示，本实施方案甚至可以应用于具有包括配线层72和的支撑基板71的信号处理电路基板的芯片130。

如上所述，由于在其中形成凹槽131并且填充有与粘合剂层80相同的材料的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，第(1-2)实施方案可以应用到第(1-3)实施方案，使得空间122形成在粘合剂层80和凹槽131中。当形成空间122时，空间122可以填充有透明树脂或者可以是具有高防湿性能的元件。

<第(1-4)实施方案>

图9示出第一实施方案中的芯片的另一种构成。图9示出包括多个芯片(图9中3个芯片)并且尚未切割的晶片，类似于图8。与图8中相同的部分用相同的附图标记示出，并且省略了说明。

在图9所示的晶片中，位于中央的芯片称为“芯片140-1”，位于左侧的芯片称为“芯片140-2”，位于右侧的芯片称为“芯片140-3”。

在图9所示的晶片中，凹槽141形成在芯片140之间。凹槽141-1形成在芯片140-1和芯片140-2之间，凹槽141-2形成在芯片140-1和芯片140-3之间。

在图9所示的芯片140中，类似于图8所示的芯片130，包括配线层72和支撑基板71的信号处理电路基板被叠置，并且凹槽141形成直到信号处理电路基板。在图9所示的例子中，凹槽141形成为使得直到支撑基板71被挖掘。

在图9所示的芯片140中，凹槽141形成为使得微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的一部分被挖掘。

如后面将要描述的，在制造时，凹槽141在形成粘合剂层80之前形成，并且粘合剂层80在形成凹槽141之后形成，因此凹槽141填充有与粘合剂层80相同的粘合剂层。

当沿着划线部91切割其中凹槽141形成在芯片140之间的晶片时，切出图10所示的芯片140-1。在图10所示的芯片140-1中，微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的一部分被粘合剂层80包围，因此不会露出表面。

换句话说，微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的一部分的侧面覆盖有与粘合剂层80相同的材料。如上所述，切割的芯片140-1具有其中芯片140-1的叠层的一部分覆盖有凹槽141-1'和凹槽141-2'的结构。

如上所述，由于在其中形成凹槽141并且填充有与粘合剂层80相同的材料的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

第(1-2)实施方案可以应用到第(1-4)实施方案，并且空间122可以形成在粘合剂层80和凹槽141中。当形成空间122时，空间122可以填充有透明树脂或者可以是具有高防湿性能的元件。

<第(1-5)实施方案>

图11示出第一实施方案中的芯片的另一种构成。图11示出包括多个芯片(图11中3个芯片)并且尚未切割的晶片，类似于图6。与图6中相同的部分用相同的附图标记示出，并且省略了说明。

在图11所示的晶片中，位于中央的芯片称为“芯片150-1”，位于左侧的芯片称为“芯片150-2”，位于右侧的芯片称为“芯片150-3”。

在图11所示的晶片中，凹槽151形成在芯片150之间。凹槽151-1形成在芯片150-1和芯片150-2之间，凹槽151-2形成在芯片150-1和芯片150-3之间。

具有凹槽151的图11所示的芯片150类似于图6所示的芯片110，除了透明树脂层152形成在图6所示的芯片110的粘合剂层80和盖玻璃81之间，因此省略了说明。

如上所述，由于在其中形成凹槽151并且填充有与粘合剂层80相同的材料的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，第(1-2)实施方案可以应用到第(1-5)实施方案，使得空间122形成在粘合剂层80中和凹槽131。当形成空间122时，空间122可以填充有透明树脂或者可以是具有高防湿性能的元件。

此外，第(1-3)实施方案或第(1-4)实施方案可以适用于提供其中包括配线层72和支撑基板71的信号处理电路基板被叠置的构成。

<第(1-6)实施方案>

图12示出第一实施方案中的芯片的另一种构成。图12示出包括多个芯片(图12中3个芯片)并且尚未切割的晶片，类似于图6。与图6中相同的部分用相同的附图标记示出，并且省略了说明。

在图12所示的晶片中，位于中央的芯片称为“芯片160-1”，位于左侧的芯片称为“芯片160-2”，位于右侧的芯片称为“芯片160-3”。

在图12所示的晶片中，凹槽161形成在芯片160之间。凹槽161-1形成在芯片160-1和芯片160-2之间，凹槽161-2形成在芯片160-1和芯片160-3之间。

具有凹槽161的图12所示的芯片160类似于图6所示的芯片110，除了吸收膜162形成在图6所示的芯片110的粘合剂层80和盖玻璃81之间，因此省略了说明。吸收膜162是由吸收特定波长光的材料制成的膜。

如上所述，由于在其中形成凹槽161并且填充有与粘合剂层80相同的材料的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，第(1-2)实施方案可以应用到第(1-6)实施方案，使得空间122形成在粘合剂层80和凹槽131中。当形成空间122时，空间122可以填充有透明树脂或者可以是具有高防湿性能的元件。

此外，第(1-3)实施方案或第(1-4)实施方案可以适用于提供其中包括配线层72和支撑基板71的信号处理电路基板被叠置的构成。

<第(1-7)实施方案>

图13示出第一实施方案中的芯片的另一种构成。图13示出包括多个芯片(图13中3个芯片)和叠置在其上的信号处理电路基板并且尚未切割的晶片，类似于图8。与图8中相同的部分用相同的附图标记示出，并且省略了说明。

在图13所示的晶片中，位于中央的芯片称为“芯片170-1”，位于左侧的芯片称为“芯片170-2”，位于右侧的芯片称为“芯片170-3”。

在图13所示的晶片中，凹槽171形成在芯片170之间。凹槽171-1形成在芯片170-1和芯片170-2之间，凹槽171-2形成在芯片170-1和芯片170-3之间。

具有凹槽171的图13所示的芯片170类似于图8所示的芯片130，除了低折射率膜172形成在图8所示的芯片130的粘合剂层80和微透镜层79之间，因此省略了说明。低折射率膜172是形成在微透镜层79的上部并且由折射率比用于形成微透镜层79的材料低的材料制成的膜。

如上所述，由于在其中形成凹槽171并且填充有与粘合剂层80相同的材料的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，第(1-2)实施方案可以应用到第(1-7)实施方案，使得空间122形成在粘合剂层80中和凹槽131。当形成空间122时，空间122可以填充有透明树脂或者可以是具有高防湿性能的元件。

<第(1-8)实施方案>

图14示出第一实施方案中的芯片的另一种构成。图14示出包括多个芯片(图14中3个芯片)和叠置在其上的信号处理电路基板并且尚未切割的晶片，类似于图9。与图9中相同的部分用相同的附图标记示出，并且省略了说明。

在图14所示的晶片中，位于中央的芯片称为“芯片180-1”，位于左侧的芯片称为“芯片180-2”，位于右侧的芯片称为“芯片180-3”。

在图14所示的晶片中，凹槽181形成在芯片180之间。凹槽181-1形成在芯片180-1和芯片180-2之间，凹槽181-2形成在芯片180-1和芯片180-3之间。

具有凹槽181的图14所示的芯片180类似于图9所示的芯片140，除了低折射率膜182形成在图9所示的芯片140的粘合剂层80和微透镜层79之间，因此省略了说明。低折射率膜182是形成在微透镜层79的上部并且由折射率比用于形成微透镜层79的材料低的材料制成的膜。

如上所述，由于在其中形成凹槽181并且填充有与粘合剂层80相同的材料的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，第(1-2)实施方案可以应用到第(1-8)实施方案，使得空间122形成在粘合剂层80中和凹槽131。当形成空间122时，空间122可以填充有透明树脂或者可以是具有高防湿性能的元件。

如上面参照第(1-1)至第(1-8)实施方案所述的，由于凹槽在切割芯片之前的晶片状态下形成在芯片之间，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

<根据第一实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图15是用于说明切割之前的芯片的制造过程的图。

参照图15说明的制造过程将集中在作为本技术的特征构成的凹槽的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。这里，将说明其中制造图6的根据第(1-1)实施方案的芯片110的例子。

在步骤S101中，准备晶片，其中硅基板73、平坦化膜75、滤色层77、平坦化膜78和微透镜层79被叠置，光电二极管74形成在硅基板73中，遮光膜76形成在平坦化膜75中。此外，尽管未示出，但是可以制备其中配线层72和支撑基板71被叠置的晶片。

在步骤S102中，形成凹槽111-1和凹槽111-2。例如，凹槽111通过在图案化后进行干式蚀刻形成。此外，如同图9所示的第(1-4)实施方案中那样，当凹槽141形成为使得直到支撑基板71被挖掘时，在步骤S102中，凹槽141形成为到达其中配线层72和支撑基板71被叠置的晶片的支撑基板71。

在步骤S103中，形成粘合剂层80。当形成粘合剂层80时，凹槽111利用用于形成粘合剂层80的透明元件填充。此外，如同图7所示的第(1-2)实施方案中那样，当形成空间122时，在步骤S103中，形成粘合剂层80，然后通过进行干式蚀刻形成空间122，例如，类似于步骤S102。

可选择地，在其中只存在空间122而没有与粘合剂层80相同的材料形成在凹槽121的侧面上的构成的情况下，在步骤S103中，可以在未进行步骤S102中的形成凹槽的处理下形成空间122。

在步骤S104中，叠置盖玻璃81。在叠置盖玻璃81后，沿着划线部91-1和划线部91-2进行切割，从而制造出切割的芯片110。

如上所述，由于进行形成凹槽的步骤S102，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

<第二实施方案>

在第二实施方案中，凹槽形成在芯片内的特定层中，以防止在切割时的损伤和水分侵入芯片内。

<第(2-1)实施方案>

图16示出根据第二实施方案的芯片的构成。图16示出包括多个芯片(图16中3个芯片)并且尚未切割的晶片，类似于图2。

这里，位于中央的芯片称为“芯片200-1”，位于左侧的芯片称为“芯片200-2”，位于右侧的芯片称为“芯片200-3”。在下面的说明中，当芯片200-1～200-3不需要彼此区分时，芯片简称为“芯片200”。

各芯片200具有与上面参照图2和图3所述的芯片70相同的构成。换句话说，芯片200被构造成使得配线层72布置在支撑基板71上，并且硅基板73布置在配线层72上。在硅基板73中，以一定间隔形成用作像素的光电转换单元的多个光电二极管74(光学元件)。

平坦化膜75形成在硅基板73上，用于防止光泄漏到相邻像素中的遮光膜76在对应于光电二极管74之间的位置形成在平坦化膜75的一部分中。滤色层77形成在平坦化膜75上。平坦化膜78形成在滤色层77上。微透镜层79形成在平坦化膜78上。盖玻璃81经由粘合剂层80粘合到微透镜层79。

在图16所示的晶片中，凹槽201形成在芯片200之间。凹槽201-1形成在芯片200-1和芯片200-2之间，凹槽201-2形成在芯片200-1和芯片200-3之间。

钝化膜202-1形成在凹槽201-1中，钝化膜202-2形成在凹槽201-2中。钝化膜202优选是诸如SiN膜等由无机材料制成的高防湿性的膜。由于取决于湿度、温度等条件水分可能侵入光接收装置(芯片)而引起诸如图像质量劣化等问题，因此形成钝化膜202以保护光接收装置的端面。

如上所述，钝化膜202具有防止水分侵入芯片200并在切割时保护芯片的端面的功能。

在芯片200-1和芯片200-2之间存在划线部91-1，并且凹槽201-1形成在划线部91-1中。类似地，在芯片200-1和芯片200-3之间存在划线部91-2，并且凹槽201-2形成在划线部91-2中。

在图16之后的其他附图中，为了帮助观察凹槽201-2，将在未示出划线部91-2的状态下进行说明。

在图16所示的芯片200中，凹槽201形成为使得微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘直到硅基板73的上部。

此外，由于钝化膜202形成在凹槽201中，钝化膜202形成在微透镜层79、平坦化膜78、滤色层77和平坦化膜75的侧面以及硅基板73的上部。

如后面将要描述的，在制造时，由于凹槽201在形成粘合剂层80之前形成，钝化膜202在形成凹槽201之后形成，并且粘合剂层80在形成钝化膜202之后形成，因此凹槽201(由钝化膜202形成的矩形的内侧)填充有与粘合剂层80相同的材料。透明树脂可以用作用于形成粘合剂层80的材料。凹槽201可以填充有透明树脂。

这里，对其中形成钝化膜202并且钝化膜202的内侧填充有与粘合剂层80相同的材料的例子进行说明，但是凹槽201可以仅填充有钝化膜202的材料。

当沿着划线部91切割其中凹槽201形成在芯片200之间的晶片时，切出图17所示的芯片200-1。在图17所示的芯片200-1中，微透镜层79、平坦化膜78、滤色层77和平坦化膜75的截面覆盖有钝化膜202，因此不会露出表面。此外，微透镜层79、平坦化膜78、滤色层77和平坦化膜75覆盖有与粘合剂层80相同的材料。

如上所述，切割的芯片100-1具有其中芯片200-1的叠层的一部分覆盖有凹槽201-1'和凹槽201-2'(撇号加到切割后的凹槽上，以与图16所示的切割前的凹槽201-1和凹槽201-2进行区分)的结构。

如上所述，由于切割的芯片100-1被构造成使得凹槽201-1'和凹槽201-2'残留并且钝化膜202残留在凹槽201-1'和凹槽201-2'的一部分中，因此在切割前的芯片200之间的凹槽201-1或凹槽201-2的宽度优选大于在切割处理中使用的刀片的宽度。

如上所述，由于在其中形成凹槽201并且钝化膜202形成在凹槽201的内侧的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。此外，由于形成钝化膜202，因此防湿性能可以进一步改善。

<第(2-2)实施方案>

图18示出根据第二实施方案的芯片的另一种构成。图18示出包括多个芯片(图18中3个芯片)并且尚未切割的晶片，类似于图16。与图16中相同的部分用相同的附图标记示出，并且省略了说明。

在图18所示的晶片中，位于中央的芯片称为“芯片210-1”，位于左侧的芯片称为“芯片210-2”，位于右侧的芯片称为“芯片210-3”。

在图18所示的晶片中，凹槽211形成在芯片210之间。凹槽211-1形成在芯片210-1和芯片210-2之间，凹槽211-2形成在芯片210-1和芯片210-3之间。

在图18所示的晶片中，凹槽211形成为使得直到硅基板73的一部分被挖掘。换句话说，在图18所示的芯片210中，凹槽211形成为使得微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分被挖掘。

此外，钝化膜212形成在凹槽211中，因此钝化膜212形成为覆盖微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分的各层。

凹槽211(由钝化膜212形成的矩形的内侧)填充有与粘合剂层80相同的材料。透明树脂可以用作用于形成粘合剂层80的材料。凹槽211可以填充有透明树脂。

这里，对其中形成钝化膜212并且钝化膜212的内侧填充有与粘合剂层80相同的材料的例子进行说明，但是凹槽211可以仅填充有钝化膜212的材料。

当沿着划线部91切割其中凹槽211形成在芯片210之间的晶片时，微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分的截面覆盖有钝化膜212，因此不会露出表面。此外，微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分覆盖有与粘合剂层80相同的材料。

如上所述，由于在其中形成凹槽211并且钝化膜212形成在凹槽211的内侧的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。此外，由于形成钝化膜212，因此防湿性能可以进一步改善。

<第(2-3)实施方案>

图19示出根据第二实施方案的芯片的另一种构成。图19示出包括多个芯片(图19中3个芯片)并且尚未切割的晶片，类似于图2。

这里，位于中央的芯片称为“芯片220-1”，位于左侧的芯片称为“芯片220-2”，位于右侧的芯片称为“芯片220-3”。

在图19所示的晶片中，凹槽221形成在芯片220之间。凹槽221-1形成在芯片220-1和芯片220-2之间，凹槽221-2形成在芯片220-1和芯片220-3之间。钝化膜222形成在凹槽221-1和凹槽221-2中，并且钝化膜222也形成在微透镜层79上方。

在芯片220-1和芯片220-2之间存在划线部91-1，并且凹槽221-1形成在划线部91-1中。类似地，在芯片220-1和芯片220-3之间存在划线部91-2，并且凹槽221-2形成在划线部91-2中。

在图19所示的芯片220中，凹槽221形成为使得微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘直到硅基板73的上部。

此外，由于钝化膜222形成在凹槽221中，钝化膜222形成在微透镜层79、平坦化膜78、滤色层77和平坦化膜75的侧面以及硅基板73和微透镜层79的上方。

由于钝化膜222也形成在微透镜层79的上方，因此优选使用具有在可见区域的特征透明性N等于或大于1.55的材料。可选择地，可以使用吸收特定波长的材料。

图19所示的芯片220与图16所示的根据第(2-1)实施方案的芯片200相同，除了钝化膜222也形成在微透镜层79的上方，因此省略了说明。

当沿着划线部91切割其中凹槽221形成在芯片220之间的晶片时，微透镜层79、平坦化膜78、滤色层77和平坦化膜75的截面覆盖有钝化膜222，因此不会露出表面。此外，微透镜层79、平坦化膜78、滤色层77和平坦化膜75覆盖有与粘合剂层80相同的材料。

此外，由于钝化膜222也形成在微透镜层79的上方，因此例如，即使当水分从粘合剂层80侵入时，钝化膜222也可以防止水分侵入微透镜层79侧。因此，芯片220的防湿性能可以进一步改善。

如上所述，由于在其中形成凹槽221并且钝化膜222形成在凹槽221的内侧的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。此外，由于形成钝化膜222，因此防湿性能可以进一步改善。

<第(2-4)实施方案>

图20示出根据第二实施方案的芯片的另一种构成。图20示出包括多个芯片(图20中3个芯片)并且尚未切割的晶片，类似于图18。与图18中相同的部分用相同的附图标记示出，并且省略了说明。

在图20所示的晶片中，位于中央的芯片称为“芯片230-1”，位于左侧的芯片称为“芯片230-2”，位于右侧的芯片称为“芯片230-3”。

在图20所示的晶片中，凹槽231形成在芯片230之间。凹槽231-1形成在芯片230-1和芯片230-2之间，凹槽231-2形成在芯片230-1和芯片230-3之间。

在图20所示的晶片中，凹槽231形成为使得直到硅基板73的一部分被挖掘。换句话说，在图20所示的芯片230中，凹槽231形成为使得微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分被挖掘。

此外，钝化膜232形成在凹槽231中，并且钝化膜232也形成为覆盖微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分的各层。

这种构成与图18所示的根据第(2-2)实施方案的芯片210的相同。此外，图20所示的芯片230与图18所示的芯片210不同，钝化膜232也形成在微透镜层79的上方。

由于钝化膜232也形成在微透镜层79的上方，因此优选使用具有在可见区域的特征透明性N等于或大于1.55的材料。可选择地，可以使用吸收特定波长的材料。

当沿着划线部91切割其中凹槽231形成在芯片230之间的晶片时，微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分的截面覆盖有钝化膜232，因此不会露出表面。此外，微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分覆盖有与粘合剂层80相同的材料。

此外，由于钝化膜232也形成在微透镜层79的上方，因此例如，即使当水分从粘合剂层80侵入时，钝化膜232也可以防止水分侵入微透镜层79侧。因此，芯片230的防湿性能可以进一步改善。

如上所述，由于在其中形成凹槽231并且钝化膜232形成在凹槽231的内侧的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。此外，由于形成钝化膜232，因此防湿性能可以进一步改善。

<第(2-5)实施方案>

图21示出根据第二实施方案的芯片的另一种构成。图21示出包括多个芯片(图21中3个芯片)并且尚未切割的晶片，类似于图2。

这里，位于中央的芯片称为“芯片240-1”，位于左侧的芯片称为“芯片240-2”，位于右侧的芯片称为“芯片240-3”。

在图21所示的晶片中，凹槽241形成在芯片240之间。凹槽241-1形成在芯片240-1和芯片240-2之间，凹槽241-2形成在芯片240-1和芯片240-3之间。

在芯片240-1和芯片240-2之间存在划线部91-1，并且凹槽241-1形成在划线部91-1中。类似地，在芯片240-1和芯片240-3之间存在划线部91-2，并且凹槽241-2形成在划线部91-2中。

在图21所示的芯片240中，凹槽241形成为使得微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘直到硅基板73的上部。钝化膜242形成在凹槽241的侧面。钝化膜242-2形成在凹槽241-1的侧面，钝化膜242-5形成在凹槽241-2的侧面。

肋部243-1在图21中形成在钝化膜242-2的左侧，并且钝化膜242-1形成在肋部243-1的左侧。肋部243-1被构造成包括在其左右的钝化膜242。类似地，肋部243-2在图21中形成在钝化膜242-2的右侧，并且钝化膜242-3形成在肋部243-2的右侧。肋部243-2被构造成包括在其左右的钝化膜242。

此外，类似地，肋部243-3在图21中形成在钝化膜242-5的左侧，并且钝化膜242-4形成在肋部243-3的左侧。肋部243-3被构造成包括在其左右的钝化膜242。类似地，肋部243-4在图21中形成在钝化膜242-5的右侧，并且钝化膜242-6形成在肋部243-4的右侧。肋部243-4被构造成包括在其左右的钝化膜242。

如上所述，肋部243例如使用光刻技术形成在传感器基板上，并且钝化膜242形成在肋部243的侧面。

当沿着划线部91切割其中凹槽241形成在芯片240之间的晶片时，如同图22中示出的芯片240-1那样，粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75的截面覆盖有钝化膜242，因此不会露出表面。

此外，粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75覆盖有与粘合剂层80相同的材料。此外，当凹槽241通过用钝化膜242填充而形成时，凹槽241仅用钝化膜242覆盖。

此外，由于肋部243形成在粘合剂层80中并且钝化膜242形成在肋部243中，因此例如，肋部243和钝化膜242可以防止水分侵入粘合剂层80。因此，芯片240的防湿性能可以进一步改善。

由于在其中形成凹槽241、钝化膜242形成在凹槽241的内侧、形成肋部243并且钝化膜242形成在肋部243中的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，由于形成钝化膜242和肋部243，防湿性能可以进一步改善。此外，由于形成肋部243，可以遮断或减少来自芯片240的侧面的杂散光成分，并且具有防止眩光等的效果。

<第(2-6)实施方案>

图23示出根据第二实施方案的芯片的另一种构成。图23所示的芯片250具有其中具有图21所示的根据第(2-5)实施方案的肋部的芯片240的构成应用到图18所示的根据第(2-2)实施方案的芯片210的构成。

图23所示的晶片也是包括多个芯片(图23中3个芯片)并且尚未切割的晶片。

这里，位于中央的芯片称为“芯片250-1”，位于左侧的芯片称为“芯片250-2”，位于右侧的芯片称为“芯片250-3”。

在图23所示的晶片中，凹槽251形成在芯片250之间。凹槽251-1形成在芯片250-1和芯片250-2之间，凹槽251-2形成在芯片250-1和芯片250-3之间。

在芯片250-1和芯片250-2之间存在划线部91-1，并且凹槽251-1形成在划线部91-1中。类似地，在芯片250-1和芯片250-3之间存在划线部91-2，并且凹槽251-2形成在划线部91-2中。

在图23所示的晶片中，凹槽251形成为使得直到硅基板73的一部分被挖掘。换句话说，在图23所示的芯片250中，凹槽251形成为使得微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分被挖掘。

钝化膜252形成在凹槽251的侧面。钝化膜252-2形成在凹槽251-1的侧面，钝化膜252-5形成在凹槽251-2的侧面。肋部253-1在图23中形成在钝化膜252-2的左侧，钝化膜252-1形成在肋部253-1的侧面。肋部253-1被构造成包括在其左右的钝化膜252。

类似地，肋部253-2在图23中形成在钝化膜252-2的右侧，钝化膜252-3形成在肋部253-2的右侧。肋部253-2被构造成包括在其左右的钝化膜252。

此外，类似地，肋部253-3在图23中形成在钝化膜252-5的左侧，钝化膜252-4形成在肋部253-3的左侧。肋部253-3被构造成包括在其左右的钝化膜252。类似地，肋部253-4在图23中形成在钝化膜252-5的右侧，钝化膜252-6形成在肋部253-4的右侧。肋部253-4被构造成包括在其左右的钝化膜252。

如上所述，肋部253例如使用光刻技术形成在传感器基板上，并且钝化膜252形成在肋部253的侧面。

当沿着划线部91切割其中凹槽251形成在芯片250之间的晶片时，粘合剂层80、微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分的截面覆盖有钝化膜252，因此不会露出表面。

此外，粘合剂层80、微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分覆盖有与粘合剂层80相同的材料。此外，当凹槽251填充有钝化膜252时，凹槽251仅用覆盖钝化膜252。

此外，由于肋部253形成在粘合剂层80中并且钝化膜252形成在肋部253中，因此例如，肋部253和钝化膜252可以防止水分侵入粘合剂层80。因此，芯片250的防湿性能可以进一步改善。

由于在其中形成凹槽251、钝化膜252形成在凹槽251的内侧、形成肋部253并且钝化膜252形成在肋部253中的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，由于形成钝化膜252和肋部253，因此防湿性能可以进一步改善。此外，由于形成肋部253，因此可以遮断或减少来自的侧面的杂散光成分芯片250，并且具有防止眩光等的效果。

<第(2-7)实施方案>

图24示出根据第二实施方案的芯片的另一种构成。图24所示的芯片260具有其中具有图21所示的根据第(2-5)实施方案的肋部的芯片240的构成应用到图19所示的根据第(2-3)实施方案的芯片220的构成。

图24所示的晶片也是包括多个芯片(图24中3个芯片)并且尚未切割的晶片。

这里，位于中央的芯片称为“芯片260-1”，位于左侧的芯片称为“芯片260-2”，位于右侧的芯片称为“芯片260-3”。

在图24所示的晶片中，凹槽261形成在芯片260之间。凹槽261-1形成在芯片260-1和芯片260-2之间，凹槽261-2形成在芯片260-1和芯片260-3之间。

在芯片260-1和芯片260-2之间存在划线部91-1，并且凹槽261-1形成在划线部91-1中。类似地，在芯片260-1和芯片260-3之间存在划线部91-2，并且凹槽261-2形成在划线部91-2中。

在图24所示的芯片260中，凹槽261形成为使得微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘直到硅基板73的上部。此外，由于钝化膜262形成在凹槽261中，因此钝化膜262也形成在面微透镜层79、平坦化膜78、滤色层77和平坦化膜75的侧以及硅基板73和微透镜层79的上方。

由于钝化膜262也形成在微透镜层79的上方，因此优选使用具有在可见区域的特征透明性N等于或大于1.55的材料。可选择地，可以使用吸收特定波长的材料。

此外，肋部263也形成在图24所示的晶片的各芯片260中。肋部263-1形成在凹槽261-1的左侧，肋部263-2形成在凹槽261-1的右侧。此外，肋部263-3形成在凹槽261-2的左侧，肋部263-4形成在凹槽261-2的右侧。肋部263的侧面和上部也用钝化膜262覆盖，如图24所示。

当沿着划线部91切割其中凹槽261形成在芯片260之间的晶片时，粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75的截面覆盖有钝化膜262，因此不会露出表面。

此外，粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75覆盖有与粘合剂层80相同的材料。此外，当凹槽261通过用钝化膜262填充而形成时，凹槽261仅用钝化膜262覆盖。

此外，由于肋部263形成在粘合剂层80中并且钝化膜262形成在肋部263中，因此例如，肋部263和钝化膜262可以防止水分侵入粘合剂层80。因此，芯片260的防湿性能可以进一步改善。

如上所述，由于在其中形成凹槽261、钝化膜262形成在凹槽261的内侧、形成肋部263并且钝化膜262形成在肋部263中的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，由于形成钝化膜262和肋部263，因此防湿性能可以进一步改善。此外，由于形成肋部263，因此可以遮断或减少来自的侧面的杂散光成分芯片260，并且具有防止眩光等的效果。

<第(2-8)实施方案>

图25示出根据第二实施方案的芯片的另一种构成。图25所示的芯片270具有其中具有图21所示的根据第(2-5)实施方案的肋部的芯片240的构成应用到图20所示的根据第(2-4)实施方案的芯片230的构成。

图25所示的晶片也是包括多个芯片(图25中3个芯片)并且尚未切割的晶片。

这里，位于中央的芯片称为“芯片270-1”，位于左侧的芯片称为“芯片270-2”，位于右侧的芯片称为“芯片270-3”。

在图25所示的晶片中，凹槽271形成在芯片270之间。凹槽271-1形成在芯片270-1和芯片270-2之间，并且凹槽271-2形成在芯片270-1和芯片270-3之间。

在图25所示的晶片中，凹槽271形成为使得直到硅基板73的一部分被挖掘。换句话说，在图25所示的芯片270中，凹槽271形成为使得微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分被挖掘。

此外，由于钝化膜272形成在凹槽271中，因此钝化膜272也形成为覆盖微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分。

此外，在图25所示的芯片270中，钝化膜272也形成在微透镜层79的上方。由于钝化膜272也形成在微透镜层79的上方，因此优选使用具有在可见区域的特征透明性N等于或大于1.55的材料。可选择地，可以使用吸收特定波长的材料。

此外，肋部273也形成在图25所示的晶片的各芯片270中。肋部273-1形成在凹槽271-1的左侧，肋部273-2形成在凹槽271-1的右侧。此外，肋部273-3形成在凹槽271-2的左侧，肋部273-4形成在凹槽271-2的右侧。肋部273的侧面和上部也用覆盖钝化膜272，如图25所示。

当沿着划线部91切割其中凹槽271形成在芯片270之间的晶片时，粘合剂层80、微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分的截面覆盖有钝化膜272，因此不会露出表面。

此外，粘合剂层80、微透镜层79、平坦化膜78、滤色层77、平坦化膜75和硅基板73的一部分覆盖有与粘合剂层80相同的材料。此外，当凹槽271通过用钝化膜272填充而形成时，凹槽271仅用覆盖钝化膜272。

此外，由于肋部273形成在粘合剂层80中并且钝化膜272形成在肋部273中，因此例如，肋部273和钝化膜272可以防止水分侵入粘合剂层80。因此，芯片270的防湿性能可以进一步改善。

如上所述，由于在其中形成凹槽271、钝化膜272形成在凹槽271的内侧、形成肋部273并且钝化膜272形成在肋部273中的状态下进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，由于形成钝化膜272和肋部273，因此防湿性能可以进一步改善。此外，由于形成肋部273，因此以遮断或减少来自的侧面的杂散光成分芯片270，并且具有防止眩光等的效果。

<根据第二实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图26是用于说明切割之前的芯片的制造过程的图。

参照图26说明的制造过程将集中在作为本技术的特征构成的凹槽的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。这里，将说明其中制造图16的根据第(2-1)实施方案的芯片200的例子。

在步骤S201中，准备晶片，其中硅基板73、平坦化膜75、滤色层77、平坦化膜78和微透镜层79被叠置，光电二极管74形成在硅基板73中，遮光膜76形成在平坦化膜75中。此外，尽管未示出，但是可以制备其中配线层72和支撑基板71被叠置的晶片。

在步骤S202中，形成凹槽201-1和凹槽201-2。例如，凹槽201通过在图案化后进行干式蚀刻形成。此外，如同图18所示的第(2-2)实施方案中那样，当凹槽141形成为使得直到硅基板73被挖掘时，在步骤S202中，凹槽141形成为到达硅基板73。

在步骤S203中，形成钝化膜202-1和钝化膜202-2。图16所示的芯片200的钝化膜202通过形成钝化膜202并且除去微透镜层79上的钝化膜而形成。当在步骤S203中形成钝化膜202之后未除去微透镜层79上的钝化膜而进行后续步骤时，例如，可以形成图19所示的芯片220的钝化膜222。

例如，当形成肋部243形成以提供图21所示的芯片240的构成时，在步骤S202和步骤S203之间的步骤中，形成肋部243并且其后形成钝化膜242。

在步骤S204中，形成粘合剂层80。当形成粘合剂层80时，凹槽201(钝化膜202的内侧)也填充有构成粘合剂层80的透明元件。

在步骤S205中，叠置盖玻璃81。在叠置盖玻璃81后，沿着划线部91-1和划线部91-2进行切割，从而制造出切割的芯片200。

如上所述，由于进行形成凹槽的步骤S202或形成钝化膜的步骤S203，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

<第三实施方案>

在第三实施方案中，水分侵入芯片被防止，使得肋部形成在芯片内的特定层中，并且防湿膜形成在肋部周围。

<第(3-1)实施方案>

图27示出根据第三实施方案的芯片的构成。图27示出包括多个芯片(图27中3个芯片)并且尚未切割的晶片，类似于图2。

这里，位于中央的芯片称为“芯片300-1”，位于左侧的芯片称为“芯片300-2”，位于右侧的芯片称为“芯片300-3”。在下面的说明中，当芯片300-1～300-3不需要彼此区分时，芯片简称为“芯片300”。

各芯片300具有与上面参照图2和图3所述的芯片70相同的构成。换句话说，芯片300被构造成使得配线层72布置在支撑基板71上，并且硅基板73布置在配线层72上。在硅基板73中，以一定间隔形成用作像素的光电转换单元的多个光电二极管74(光学元件)。

平坦化膜75形成在硅基板73上，用于防止光泄漏到相邻像素中的遮光膜76在对应于光电二极管74之间的位置形成在平坦化膜75的一部分中。滤色层77形成在平坦化膜75上。平坦化膜78形成在滤色层77上。微透镜层79形成在平坦化膜78上。盖玻璃81经由粘合剂层80粘合到微透镜层79。

在图27所示的晶片中，肋部301形成在芯片300之间。肋部301-1形成在芯片300-1和芯片300-2之间，并且肋部301-2形成在芯片300-1和芯片300-3之间。肋部301形成方形形状。

在芯片300-1和芯片300-2之间存在划线部91-1，并且肋部301-1形成在划线部91-1中。类似地，在芯片300-1和芯片300-3之间存在划线部91-2，并且肋部3301-2形成在划线部91-2中。

肋部301优选由具有诸如耐热性等耐受性、用于形成图案等并且具有低弹性模量的感光性树脂材料制成。

肋部301的侧面和下部被防湿膜302包围。防湿膜302-1形成在肋部301-1的粘合剂层80侧的侧面和肋部301-1的微透镜层79侧的下表面上。防湿膜302-2形成在肋部301-2的粘合剂层80侧的侧面和肋部301-2的微透镜层79侧的下表面上。

例如，防湿膜302是由具有防止水分侵入芯片300的功能的材料制成的膜，如氮化硅膜。这里，防湿膜302被描述为未形成在肋部301的盖玻璃81侧的上表面上，但是防湿膜302可以形成在肋部301的盖玻璃81侧的上表面上。

当沿着划线部91切割其中肋部301形成在芯片300之间的晶片时，切出图28所示的芯片300。这里，对其中切出芯片300-1的例子进行说明。

在图28所示的芯片300-1中，肋部301-1'和肋部301-2'(撇号加到切割后的肋部上，以与图27所示的切割前的肋部301-1和肋部301-2进行区分)形成在粘合剂层80的截面上，因此粘合剂层80不与外部接触。

此外，防湿膜302-1'形成在肋部301-1'和微透镜层79之间，防湿膜302-1'也形成在肋部301-1'和粘合剂层80之间，并且粘合剂层80不与外部接触。

类似地，防湿膜302-2'形成在肋部301-2'和微透镜层79之间，防湿膜302-2'也形成在肋部301-2'和粘合剂层80之间，并且粘合剂层80不与外部接触。

如上所述，由于肋部301和防湿膜302形成在芯片300的粘合剂层80的两端，因此可以防止水分侵入粘合剂层80。此外，由于形成肋部301，因此对外部冲击等的耐受性可以增强。

换句话说，当力施加到芯片300时，肋部301可以作为减振器并吸收冲击，因此对芯片300的外部冲击等的耐受性可以增强。

此外，即使当裂纹等发生时，裂纹也可以被肋部301停止，并且也可以防止防湿膜302断裂。防湿膜302可以被保持而未断裂，因此防湿性能可以改善。此外，防湿膜302可以薄的厚度形成，膜应力引起的影响可以减少，因此可以获得充分的防湿性能。

<第(3-2)实施方案>

图29示出根据第三实施方案的芯片的另一种构成。图29示出切割后的切割的芯片的状态，类似于图28。图29所示的芯片310的构成基本上与图28所示的芯片300的构成相同，除了肋部的形状。

在图29所示的芯片310中，肋部311-1和肋部311-2形成在粘合剂层80的截面上，并且粘合剂层80不与外部接触。此外，防湿膜312-1形成在肋部311-1和微透镜层79之间，防湿膜312-1也形成在肋部311-1和粘合剂层80之间，并且粘合剂层80不与外部接触。

类似地，防湿膜312-2形成在肋部311-2和微透镜层79之间，防湿膜312-2也形成在肋部311-2和粘合剂层80之间，并且粘合剂层80不与外部接触。

肋部311具有通过切割梯形形状为两半而获得的形状。尽管未示出，但是在切割前的晶片状态中，位于中央的芯片称为“芯片310-1”，位于左侧的芯片称为“芯片310-2”，位于右侧的芯片称为“芯片310-3”，并且肋部311在晶片状态中如下形成。

梯形形状的肋部311-1形成在芯片310-1和芯片310-2之间，并且梯形形状的肋部311-2在芯片310-1和芯片310-3之间。防湿膜312形成在梯形形状的肋部311的粘合剂层80侧的表面和肋部311的微透镜层79侧的表面上。

其中存在梯形形状的肋部311的部分(即，芯片310-1和芯片310-2之间的部分以及芯片310-1和芯片310-3之间的部分)用作划线部，并且由于沿着划线部进行切割，因此切出图29所示的芯片310。

肋部311优选由具有诸如耐热性等耐受性、用于形成图案等并且具有低弹性模量的感光性树脂材料制成。例如，防湿膜312是由具有防止水分侵入芯片310的功能的材料制成的膜，如氮化硅膜。这里，防湿膜312被描述为未形成在肋部311的盖玻璃81侧的上表面上，但是防湿膜312可以形成在肋部311的盖玻璃81侧的上表面上。

例如，当防湿膜312由氮化硅膜等形成时，氮化硅膜等在膜形成过程中可以形成具有良好覆盖特性的膜，因此可以形成图29所示的具有斜面的肋部311。

如上所述，由于肋部311和防湿膜312形成在芯片310的粘合剂层80的两端，因此可以防止水分侵入粘合剂层80。此外，由于形成肋部311，因此对外部冲击等的耐受性可以增强。

换句话说，当力施加到芯片310时，肋部311可以作为减振器并吸收冲击，因此对芯片310的外部冲击等的耐受性可以增强。

此外，即使当裂纹等发生时，裂纹也可以被肋部311停止，并且也可以防止防湿膜312断裂。防湿膜312可以被保持而未断裂，因此防湿性能可以改善。此外，防湿膜312可以薄的厚度形成，膜应力引起的影响可以减少，因此可以获得充分的防湿性能。

<第(3-3)实施方案>

图30示出根据第三实施方案的芯片的另一种构成。图30示出切割后的切割的芯片的状态，类似于图28和29。图30所示的芯片320的构成基本上与图29所示的芯片310的构成相同，除了防湿膜的形状。

在图30所示的芯片320的肋部321中，肋部321-1和肋部321-2形成在粘合剂层80的截面上，并且粘合剂层80不与外部接触。此外，防湿膜322-1形成在肋部321-1和微透镜层79之间，防湿膜322-1也形成在肋部321-1和粘合剂层80之间，并且粘合剂层80不与外部接触。

类似地，防湿膜322-2形成在肋部321-2和微透镜层79之间，防湿膜322-2也形成在肋部321-2和粘合剂层80之间，并且粘合剂层80不与外部接触。

肋部321具有通过切割梯形形状为两半而获得的形状。肋部321类似于图29所示的肋部311。

此外，在图30所示的芯片320中，防湿膜322也形成在粘合剂层80和盖玻璃81之间。参照图30，防湿膜322-1形成为从肋部321-1的微透镜层79侧的表面延伸到肋部321-1的粘合剂层80侧的表面，并且还沿着盖玻璃81形成在盖玻璃81和粘合剂层80之间。

类似地，防湿膜322-2形成为从肋部321-2的微透镜层79侧的表面延伸到肋部321-2的粘合剂层80侧的表面，并且还沿着盖玻璃81形成在盖玻璃81和粘合剂层80之间。

形成在盖玻璃81和粘合剂层80之间的防湿膜322形成为没有延伸直到对应于其中形成微透镜层79的微透镜的那部分的位置。

如上所述，由于防湿膜322也形成在盖玻璃81和粘合剂层80之间，因此可以提供盖玻璃81和防湿膜322之间的粘合面积增加并且粘合强度提高的结构，因此可以防止防湿膜322被剥离。

如上所述，由于肋部321和防湿膜322形成在芯片320的粘合剂层80的两端，因此可以防止水分侵入粘合剂层80。此外，由于形成肋部321，因此对外部冲击等的耐受性可以增强。

换句话说，当力施加到芯片320时，肋部321可以作为减振器并吸收冲击，因此对芯片320的外部冲击等的耐受性可以增强。

此外，即使当裂纹等发生时，裂纹也可以被肋部321停止，并且也可以防止防湿膜322断裂。此外，防湿膜322可以薄的厚度形成，因此防湿性能可以改善。此外，防湿膜322可以薄的厚度形成，膜应力引起的影响可以减少，因此可以获得充分的防湿性能。

<第(3-4)实施方案>

图31示出根据第三实施方案的芯片的另一种构成。图31示出切割后的切割的芯片的状态，类似于图28～30。图31所示的芯片330的构成基本上与图30所示的芯片320的构成相同，除了防湿膜的形状。

在图31所示的芯片330的肋部331中，肋部331-1和肋部331-2形成在粘合剂层80的截面上，并且粘合剂层80不与外部接触。

肋部331具有通过切割为两半而获得的形状梯形形状。肋部331类似于图29所示的肋部311。

防湿膜332-1形成在肋部331-1和微透镜层79之间，防湿膜332-1也形成在肋部331-1和粘合剂层80之间，并且粘合剂层80不与外部接触。

类似地，防湿膜332-2形成在肋部331-2和微透镜层79之间，防湿膜332-2也形成在肋部331-2和粘合剂层80之间，并且粘合剂层80不与外部接触。

此外，在图31所示的芯片330中，防湿膜332也形成在粘合剂层80和盖玻璃81之间。参照图31，防湿膜332-1形成为从肋部331-1的微透镜层79侧的表面延伸到肋部331-1的粘合剂层80侧的表面，并且还沿着盖玻璃81形成在盖玻璃81和粘合剂层80之间。

类似地，防湿膜332-2形成为从肋部331-2的微透镜层79侧的表面延伸到肋部331-2的粘合剂层80侧的表面，并且还沿着盖玻璃81形成在盖玻璃81和粘合剂层80之间。

形成在盖玻璃81和粘合剂层80之间的防湿膜332形成为没有延伸直到对应于其中形成微透镜层79的微透镜的那部分的位置。防湿膜332具有类似于图30所示的防湿膜322的形状。此外，在图31所示的芯片330中，防湿膜332成形为包括楔形部以防止剥离。

换句话说，参照图31，在防湿膜332-1的形成在盖玻璃81和粘合剂层80之间的部分中，防湿膜332-1的肋部331-1的相对侧的部分形成为插入到盖玻璃81中。防湿膜332-1形成在盖玻璃81的一部分中。

类似地，在防湿膜332-2的形成在盖玻璃81和粘合剂层80之间的部分中，防湿膜332-2的肋部331-2的相对侧的部分形成为插入到盖玻璃81中。防湿膜332-2形成在盖玻璃81的一部分中。

如上所述，由于防湿膜332也形成在盖玻璃81和粘合剂层80之间并且形成为包括楔形部，因此可以提供盖玻璃81和防湿膜332之间的粘合面积增加并且粘合强度提高的结构，因此可以防止防湿膜332被剥离。

如上所述，由于肋部331和防湿膜332形成在芯片330的粘合剂层80的两端，因此可以防止水分侵入粘合剂层80。此外，由于形成肋部331，因此对外部冲击等的耐受性可以增强。

换句话说，当力施加到芯片330时，肋部331可以作为减振器并吸收冲击，因此对芯片330的外部冲击等的耐受性可以增强。

此外，即使当裂纹等发生时，裂纹也可以被肋部331停止，并且也可以防止防湿膜332断裂。此外，防湿膜332可以薄的厚度形成，因此防湿性能可以改善。此外，防湿膜332可以薄的厚度形成，膜应力引起的影响可以减少，因此可以获得充分的防湿性能。

<第(3-5)实施方案>

图32示出根据第三实施方案的芯片的另一种构成。图32示出切割后的切割的芯片的状态，类似于图29。图32所示的芯片340的构成基本上与图29所示的芯片310的构成相同，除了防湿膜的形状。

在图32所示的芯片340中，肋部341-1和肋部341-2形成在粘合剂层80的截面上，并且粘合剂层80不与外部接触。肋部341优选由具有诸如耐热性等耐受性、用于形成图案等并且具有低弹性模量的感光性树脂材料制成。

第一防湿膜342-1和第二防湿膜343-1形成在肋部341-1和微透镜层79之间，第一防湿膜342-1和第二防湿膜343-1也形成在肋部341-1和粘合剂层80之间，并且粘合剂层80不与外部接触。

类似地，第一防湿膜342-2和第二防湿膜343-2形成在肋部341-2和微透镜层79之间，第一防湿膜342-2和第二防湿膜343-2也形成在肋部341-2和粘合剂层80之间，并且粘合剂层80不与外部接触。

如上所述，根据第(3-5)实施方案的芯片340具有其中防湿膜叠置的构成。在图32所示的芯片340中，两个防湿膜被叠置作为例子，并且可以提供其中更多个防湿膜叠置的构成。

此外，第一防湿膜342-2和第二防湿膜343-2是由不同材料制成的防湿膜。例如，第一防湿膜342-2和第二防湿膜343-2中的一个可以由氮化硅膜形成，而另一个可以由氧化硅膜形成。

氮化硅膜和氧化硅膜具有不同的折射率。由于具有不同折射率的多个膜叠置形成，因此可以诱导光学干涉并且反射具有任意波长的入射光，可以防止在后面参照图34A和图34B所述的入射在像素上的光，并且可以减少眩光等。

如上所述，由于肋部341和其中第一防湿膜342和第二防湿膜343叠置的防湿膜形成在芯片340的粘合剂层80的两端，因此可以防止水分侵入粘合剂层80。此外，由于防湿膜被叠置，可以吸收和反射不必要的入射光，从而减少眩光等。

此外，由于形成肋部341，因此对外部冲击等的耐受性可以增强。换句话说，当力施加到芯片340时，肋部341可以作为减振器并吸收冲击，因此对芯片340的外部冲击等的耐受性可以增强。

此外，即使当裂纹等发生时，裂纹也可以被肋部341停止，并且也可以防止其中第一防湿膜342和第二防湿膜343叠置的防湿膜断裂。此外，其中第一防湿膜342和第二防湿膜343叠置的防湿膜可以被保持而未断裂，因此防湿性能可以改善。

此外，其中第一防湿膜342和第二防湿膜343叠置的防湿膜可以薄的厚度形成，膜应力引起的影响可以减少，因此可以获得充分的防湿性能。

此外，图30所示的根据第(3-3)实施方案的芯片320的防湿膜322的形状可以应用到图32所示的根据第(3-5)实施方案的芯片330，使得其中第一防湿膜342和第二防湿膜343叠置的防湿膜也形成在盖玻璃81和粘合剂层80之间。

此外，图31所示的根据第(3-4)实施方案的芯片330的防湿膜322的形状可以应用到图32所示的根据第(3-5)实施方案的芯片330，使得其中第一防湿膜342和第二防湿膜343叠置的防湿膜也形成在盖玻璃81和粘合剂层80之间，并且防湿膜成形为包括插入到盖玻璃81的一部分中的楔形部。

<第(3-6)实施方案>

图33示出根据第三实施方案的芯片的另一种构成。图33示出切割后的切割的芯片的状态，类似于图29。图33所示的芯片350的构成基本上与图29所示的芯片310的构成相同，除了肋部的材料。

在图33所示的芯片350中，肋部351-1和肋部351-2形成在粘合剂层80的侧面上，并且粘合剂层80不与外部接触。此外，防湿膜352-1形成在肋部351-1和微透镜层79之间，防湿膜352-1也形成在肋部351-1和粘合剂层80之间，并且粘合剂层80不与外部接触。

类似地，防湿膜352-2形成在肋部351-2和微透镜层79之间，防湿膜352-2也形成在肋部351-2和粘合剂层80之间，并且粘合剂层80不与外部接触。

肋部351由如同黑色滤波器中那样吸收任意波长的光的材料制成。由于肋部351由吸收特定波长的光的材料制成，因此可以减少眩光等。

类似于上述实施方案，肋部351优选由具有诸如耐热性等耐受性、用于形成图案等并且具有低弹性模量的感光性树脂材料制成。例如，防湿膜352是由具有防止水分侵入芯片350的功能的材料制成的膜，如氮化硅膜。

如上所述，由于肋部351和防湿膜352形成在芯片350的粘合剂层80的两端，因此可以防止水分侵入粘合剂层80。此外，由于形成肋部351，因此对外部冲击等的耐受性可以增强。

换句话说，当力施加到芯片350时，肋部351可以作为减振器并吸收冲击，因此对芯片350的外部冲击等的耐受性可以增强。

此外，即使当裂纹等发生时，裂纹也可以被肋部351停止，并且也可以防止防湿膜352断裂。防湿膜352可以被保持而未断裂，因此防湿性能可以改善。此外，防湿膜352可以薄的厚度形成，膜应力引起的影响可以减少，因此可以获得充分的防湿性能。

此外，由于肋部351由吸收特定波长的光的材料制成，因此可以减少眩光等。

此外，图30所示的根据第(3-3)实施方案的芯片320的防湿膜322的形状可以应用到图33所示的根据第(3-6)实施方案的芯片350，使得防湿膜352也形成在盖玻璃81和粘合剂层80之间。

此外，图31所示的根据第(3-4)实施方案的芯片330的防湿膜332的形状可以应用到图33所示的根据第(3-6)实施方案的芯片350，使得防湿膜352也形成在盖玻璃81和粘合剂层80之间，并且防湿膜352成形为包括插入到盖玻璃81的一部分中的楔形部。

此外，图32所示的根据第(3-5)实施方案的芯片340的防湿膜可以应用到图33所示的根据第(3-6)实施方案的芯片350，使得防湿膜352形成为其中具有不同折射率的第一防湿膜342和第二防湿膜343叠置的防湿膜。

<光的吸收>

参照图34A和图34B说明其中防湿膜被叠置以吸收特定波长的光的图32所示的根据第(3-5)实施方案的芯片340的构成。此外，类似地，参照图34A和图34B说明其中肋部351由吸收特定波长的光的材料制成并且吸收特定波长的光的图33所示的根据第(3-6)实施方案的芯片350的构成。

图34A示出用于比较的图3所示的芯片70-1(以下，称为“芯片70”)。图34B示出图33所示的芯片350。图34A所示的芯片70和图34B所示的芯片350被安装在例如相机系统中。在相机系统中，存在各种杂散光成分，并且由于杂散光成分，可能会发生诸如眩光等引起图像质量劣化的问题。

例如，如图34A的粗箭头所示，当光入射在芯片70的侧面方向时，光可能入射到光电二极管74上。由于在芯片70中没有阻断光从侧面入射的机制，因此从侧面入射的光可能入射到光电二极管74上，同时维持其强度。如上所述，当杂散光入射到像素上时，产生眩光图像，因此图像质量劣化。

另一方面，如图34B所示，当形成肋部351并且肋部351由黑色滤波器等的吸收特定波长的光的材料制成时，例如，肋部351可以吸收从芯片350的侧面入射的光。

换句话说，由于芯片350具有阻断光从侧面入射的机制，光的强度降低，因此即使当光从侧面入射到光电二极管74上时，也可以减小眩光图像的可能性，并且可以抑制图像质量劣化。如上所述，由于形成肋部351，因此可以阻断或减少杂散光成分并抑制图像质量劣化。

即使如同图32所示的芯片340中那样当具有不同折射率的第一防湿膜342和第二防湿膜343叠置时，也可以诱导光学干涉，并且结果可以反射和减少任意波长的入射光，因此可以遮断或减少从芯片340的侧面入射的光。因此，在芯片340的情况下，可以遮断或减少杂散光成分并抑制图像质量劣化。

<根据第三实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图35和图36是用于说明切割之前的芯片的制造过程的图。

参照图35和图36说明的制造过程将集中在作为本技术的特征构成的肋部和防湿膜的制造过程，并且其他部分的制造过程可以使用现有技术中的制造方法进行，如层的形成，因此其说明将省略。这里，将说明制造图29所示的根据第(3-3)实施方案的芯片320的例子。

在步骤S301中，设置盖玻璃81。

在步骤S302中，肋部321形成在盖玻璃81上。使用光刻工艺在盖玻璃81的玻璃晶片上形成肋部321。例如，含有聚酰亚胺树脂作为主要固体成分的材料被滴到玻璃晶片上，通过旋涂技术以50微米的厚度形成膜，然后是在120℃的温度下进行60秒的加温处理，以干燥溶剂。

然后，通过i-线曝光装置进行曝光，使用2.38wt％的TMAH的水溶液进行显影处理，并且在200℃的温度下进行300秒的加温处理，以使膜充分固化。

如图27所示的芯片300的肋部301那样，在步骤S302中，当形成方形形状的肋部时，形成方形形状的肋部，并且如图30所示的芯片320的肋部321那样，当形成梯形形状的肋部时，形成梯形形状的肋部。

在步骤S303中，当膜固化时，进行膜形成。在步骤S303中，形成防水膜，即，防湿膜322。例如，在具有肋部321的图案的玻璃晶片上形成用作防湿膜322的氮化硅膜。例如，可以通过利用等离子体化学气相沉积(CVD)在其中气氛温度为400℃、HF功率为800W的条件下使用SiH4、NH3和N2的混合气体种类进行成膜方法。

在步骤S304中，使用光刻工艺形成用于保护肋部321的图案的图案。例如，可以进行形成方法，使得含有酚醛清漆树脂作为主要固体成分的抗蚀剂材料被滴到晶片上，通过旋涂技术以100微米的厚度形成膜，并且在100℃的温度下进行180秒的加温处理，以干燥溶剂。然后，通过i-线曝光装置进行曝光，使用2.38wt％的TMAH的水溶液进行显影处理，并且在100℃的温度下进行180秒的加温处理，以干燥溶剂。

在步骤S305中，进行干式蚀刻处理，以除去肋部321的图案上的部分之外的氮化硅膜的部分。例如，在其中偏置功率为150W和电源功率为1000W的蚀刻条件下使用CF4/O2的混合气体进行蚀刻处理。

在步骤S306中，残留在肋部321的图案上的抗蚀剂被去除，从而在肋部321上形成防水膜结构。例如，可以进行抗蚀剂的去除，使得含有丙二醇甲基醚作为主要溶剂成分的稀释剂被滴到晶片上，然后在滴加稀释剂的同时将晶片旋转120秒，并且在100℃下进行120秒的加温处理，以干燥溶剂。

步骤S304～S306的处理是适于防湿膜322的形状的处理。例如，如同芯片320(图30)中那样，当防湿膜322也形成在盖玻璃81和粘合剂层80之间时，预期将要形成的防湿膜322上的部分用抗蚀剂涂布。

在步骤S307中，通过用密封树脂(粘合剂)涂布包括在肋部321上的防湿膜322(防水膜)结构的玻璃晶片形成粘合剂层80。例如，可以进行粘合剂层80的形成，使得含有聚硅氧烷树脂作为主要固体成分的材料被滴到晶片上，通过旋涂技术以50微米的厚度形成膜，其后在120℃下进行1200秒的加温处理，以干燥溶剂。

在步骤S308(图36)中，准备晶片，其中支撑基板71、配线层72、硅基板73、平坦化膜75、滤色层77、平坦化膜78和微透镜层79被叠置，光电二极管74形成在硅基板73中，遮光膜76形成在平坦化膜75中，以及准备其中形成肋部321和防湿膜322并且形成粘合剂层80的玻璃晶片。

在步骤S309中，其中形成元件的晶片贴合到玻璃晶片。例如，真空贴合装置用于贴合，并且进行贴合，使得在其中真空度为1Pa、负载为6.8kN和温度为70℃的条件下进行处理5分钟，并且无间隙地进行贴合。

如步骤S307(图35)和步骤S309(图36)中所示，根据肋部321的形状，粘合剂层80形成为隆起形状。如上所述，由于粘合剂层80形成在肋部321的上面(在贴合时用作微透镜层79侧的那侧)上，因此粘合剂在贴合时泄漏到肋部321的两端，如在步骤S309中的箭头所示。

由于粘合剂泄漏到肋部321的两端，因此在其中形成肋部321的玻璃晶片和其中形成元件的晶片之间的空间填充有粘合剂，由此可以增加晶片之间的粘合度。因此，例如，可以降低防湿膜322将被剥离的可能性。

在步骤S310中，为了固化密封树脂，例如，粘合剂层80，在空气气氛中在200℃下进行固化处理4小时，由此充分地进行膜固化。

在步骤S311中，形成后面贯通配线。可以使用现有技术中的方法进行后面贯通配线。

在步骤S312中，进行切割，从而使芯片被切割。

结果，包括肋部321和防湿膜322的芯片320被制造出。

在根据第三实施方案的芯片中，由于防湿膜可以薄的厚度在芯片的外周部的内侧形成，因此可以防止由当处理芯片或安装在基板上时施加的外部冲击或膜应力引起的裂纹等的发生，从而可以提高耐湿性。

此外，由于具有光反射或吸收特性的结构和材料被用于形成防湿膜和肋部，因此除了耐湿性的提高之外，还可以减少眩光通过芯片的水平方向上的侧壁部分并入射在像素上的问题，因此图像质量可以改善。

<第四实施方案>

在第四实施方案中，水分侵入芯片被防止，使得由金属制成的具有耐湿性的壁形成在芯片内的特定层中。

图37示出根据第四实施方案的芯片的构成。类似于图3所示的芯片70，图37所示的芯片400具有其中特定层被叠置并且包括相同的层的结构，但是由于第四实施方案涉及形成在支撑基板71或配线层72中的配线、电极等，因此示出了与图3所示的芯片70不同的图示，并且相同的层用相同的附图标记示出，因此其说明被适宜地省略。

第四实施方案对其中芯片400被分成4层的例子进行说明。在图37中，盖玻璃81、粘合剂层80、第一层401和第二层402在从顶部顺序叠置。第一层401包括微透镜层79、滤色层77、光电二极管74等，第二层402包括配线层72或支撑基板71。

第一层401包括CIS通孔(TCV)403-1和TCV 403-2。叠置的第(1-1)层和第(1-2)层的信号线和电源线通过TCV 403电连接。

第二层402包括硅通孔(TSV)404-1和TSV 404-2。叠置的第一层401和第二层402信号线和电源线通过TSV 404电连接。用于与外部电路连接的连接端子405形成在第二层402的下部。

芯片400还包括形成在芯片400的两端的侧壁保护部406-1和侧壁保护部406-2。侧壁保护部406形成为防止水分从芯片400的侧面侵入。图38示出放大的侧壁保护部406。

图38是示出侧壁保护部406的放大图。侧壁保护部406形成为贯通粘合剂层80、第一层401和第二层402。侧壁保护部406的内部由阻焊层421形成，并且其外部由配线422形成。

如后面将要描述的，侧壁保护部406通过两个步骤形成：形成TCV403(第一贯通电极)的步骤和形成TSV 404(第二贯通电极)的步骤。由于侧壁保护部406通过两个步骤形成，因此侧壁保护部406成形为在中间具有狭窄部分，如图38所示。

对形成侧壁保护部406的制造过程进行说明。下述的制造过程将集中在作为本技术的特征构成之一的侧壁保护部406的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

<第(4-1)实施方案>

参照图39和图40说明芯片400的制造过程。

在步骤S401中，用于形成侧壁保护部406的空间441形成在第一层401中。在步骤S401中，准备第一层401，其中滤色层77和微透镜层79尚未叠置但光电二极管74已经形成。

在步骤S401中，也形成TCV 403。换句话说，为了形成TCV 403，当进行硅蚀刻时，进行用于TCV 403的蚀刻，并且通过蚀刻形成用于形成侧壁保护部406的空间441。

如上所述，在第四实施方案中，包括形成TCV 403的过程和形成侧壁保护部406的一部分的过程，因此可以在不进行新过程的情况下形成侧壁保护部406。

在步骤S402中，进行定制成形。在步骤S402中，形成包含在第一层401中的滤色层77、微透镜层79等。此外，形成粘合剂层80。

在步骤S403中，将盖玻璃81贴合到第一层401。然后，在步骤S404中，使第二层402的支撑基板71变薄。在图39中，步骤S401～S403与步骤S404的规模不同。此外，在步骤S404中，基板已经上下反转，并且盖玻璃81位于下侧。

在步骤S401～S404的芯片400中，空间441保持中空。如在步骤S404中所示，由于侧壁保护部406形成在芯片400的两端，因此空间441也形成在芯片400的两端。

换句话说，在图39所示的例子中，空间441-1和空间441-2形成在芯片400的两端。

在步骤S405(图40)和步骤S406中，形成TSV 404。TSV 404形成为使得通过蚀刻形成用于打开形成在半导体晶片表面上的多层配线的配线部分(未示出)的通孔。

然后，形成诸如氧化硅膜等绝缘膜，通过蚀刻打开通孔内的绝缘膜，例如通过Cu镀层在通孔中形成贯通电极，并且在半导体晶片的透光性基板的相对侧的表面(背面)上形成配线。

然后，用作绝缘元件的阻焊层形成在半导体晶片的背面上，开口形成在配线上方，并且在步骤S407中，形成用作连接端子405的焊料球。

结果，形成TSV 404。在第四实施方案中，当形成TSV 404时，用于形成侧壁保护部406的一部分也被形成。换句话说，在步骤S405中，用于形成侧壁保护部406的一部分的空间442和空间443被形成。

形成位于空间441-1上方的第二层402内的空间442-1，并且形成位于空间441-1下方的粘合剂层80内的空间443-1。类似地，形成位于空间441-2上方的第二层402内的空间442-2，并且形成位于空间441-2下方的粘合剂层80内的空间443-2。

如上所述，由于形成空间441、空间442和空间443，因此形成贯通粘合剂层80、第一层401和第二层402的空间。空间442和空间443在形成TSV 404的过程中在蚀刻时一起形成。

此外，在步骤S406中，侧壁保护部406可以形成为使得当形成绝缘膜和贯通电极以形成TSV 404时，绝缘膜和用于形成贯通电极的金属形成在由空间441、空间442和空间443形成的空间中。

如上所述，在第四实施方案中，包括形成TSV 404的过程和形成侧壁保护部406的一部分的过程，因此可以在不进行新过程的情况下形成侧壁保护部406。

当在步骤S401中形成TCV 403和当在步骤S405中形成TSV 404时，进行用于形成侧壁保护部406的挖掘。当在步骤S401中用于形成TCV403的挖掘被假定是向下挖掘时，在步骤S405中用于形成TSV 404的挖掘是在其中在步骤S401中晶片上下反转的状态下的挖掘，即，向上挖掘。

如上所述，侧壁保护部406通过进行挖掘两次来形成，但是在不同的方向上进行两次挖掘。由于挖掘方向的差异，侧壁保护部406在中间具有狭窄部分，如上面参照图38所述的。

如上所述，在第四实施方案中，侧壁保护部406形成在芯片400的侧面，因此可以防止水分侵入芯片400并且在传感器内冷凝。

此外，由于侧壁保护部406形成在芯片400的侧面，因此可以防止不必要的光从芯片400的侧面侵入。

此外，由于侧壁保护部406由两个步骤形成，因此侧壁保护部406的加工容易。此外，由于侧壁保护部406的加工可以与其他加工(即，上面例子中的TCV或TSV的加工)一起进行，因此可以在不增加步骤数量的情况下形成侧壁保护部406。

<第(4-2)实施方案>

参照图41和图42说明芯片400的另一种制造过程。

在步骤S421中，用于形成侧壁保护部406的空间461形成在第一层401中。可以进行在步骤S421中的处理，类似于图39所示的步骤S401。

在步骤S422中，进行定制成形。也可以类似于图39的步骤S402来进行步骤S422，但是步骤S422的不同之处在于，粘合剂层80的材料471倾倒入形成的空间461中。

换句话说，在步骤S422中，形成滤色层77和微透镜层79，并且形成粘合剂层80，但是当形成粘合剂层80时，空间461也填充有粘合剂层80的材料471。

例如，空间461可以填充有材料471，使得当形成滤色层77、微透镜层79等时，没有膜形成在空间461中，或者膜形成在空间461中，然后去除，然后将粘合剂层80倾倒入空间461中。

如上所述，在第(4-2)实施方案中，在形成空间461之后，空间461填充有材料471。

在步骤S423中，贴合盖玻璃81，并且在步骤S424中，使第二层402中的支撑基板71变薄。步骤S423和S424进行的处理类似于步骤S403和S404的处理。

在图41中，步骤S421～S423与步骤S424的规模不同。此外，在步骤S424中，基板已经上下反转，并且盖玻璃81位于下侧。

在步骤S422～S424中，在芯片400中，空间461填充有材料471。此外，如在步骤S424中所示的，由于侧壁保护部406形成在芯片400的两端，因此空间461也形成在芯片400的两端。

换句话说，在图41所示的例子中，空间461-1和空间461-2形成在芯片400的两端并且填充有作为与粘合剂层80相同的材料的材料471。

在步骤S425(图42)中，形成TSV 404。当用于形成TSV 404的部分被挖掘时，一起形成侧壁保护部406的空间462。

换句话说，类似于步骤S405，在形成TSV 404的过程中，用于形成侧壁保护部406的部分也在蚀刻时被蚀刻，并且形成空间462-1和空间462-2。此时，材料471被一起蚀刻，并且形成空间462。

结果，在形成TSV 404的过程中形成贯通粘合剂层80、第一层401和第二层402的一个空间462。

此外，在步骤S426中，侧壁保护部406可以形成为使得当形成绝缘膜和贯通电极以形成TSV 404时，绝缘膜和用于形成贯通电极的金属形成在空间462中。

如上所述，在第四实施方案中，包括形成TSV 404的过程和形成侧壁保护部406的一部分的过程，因此可以在不进行新过程的情况下形成侧壁保护部406。

在第(4-2)实施方案中，当在步骤S421中形成TCV 403和当在步骤S425中形成TSV 404时，进行用于形成侧壁保护部406的挖掘。当在步骤S421中用于形成TCV 403的挖掘被假定是向下挖掘时，在步骤S425中用于形成TSV 404的挖掘是在其中在步骤S421中晶片上下反转的状态下的挖掘，即，向上挖掘。

如上所述，侧壁保护部406通过进行挖掘两次来形成，但是在不同的方向上进行两次挖掘。由于挖掘方向的差异，侧壁保护部406在中间具有狭窄部分，如上面参照图38所述的。

如上所述，在第四实施方案中，侧壁保护部406形成在芯片400的侧面，因此可以防止水分侵入芯片400并且在传感器内冷凝。

此外，由于侧壁保护部406形成在芯片400的侧面，因此可以防止不必要的光从芯片400的侧面侵入。

此外，由于侧壁保护部406由两个步骤形成，因此侧壁保护部406的加工容易。此外，由于侧壁保护部406的加工可以与其他加工(即，上面例子中的TCV或TSV的加工)一起进行，因此可以在不增加步骤数量的情况下形成侧壁保护部406。

<第(4-3)实施方案>

参照图43和图44说明芯片400的另一种制造过程。

在步骤S441中，用于形成侧壁保护部406的空间481形成在第一层401中。可以进行在步骤S441中的处理，类似于图39所示的步骤S401。

在步骤S442中，材料491倾倒入空间481中。材料491是作为不同于粘合剂层80的材料并且容易通过蚀刻等加工的材料。

在步骤S443中，进行定制成形。也可以类似于图39的步骤S402来进行步骤S443，但是步骤S442的不同之处在于，在步骤S443之前，材料491倾倒入形成的空间481中。

如上所述，在第(4-3)实施方案中，在形成空间481之后，空间481填充有材料491。

在步骤S444中，贴合盖玻璃81，并且在步骤S445(图44)中，使第二层402中的支撑基板71变薄。步骤S444和S445进行的处理类似于步骤S403和步骤S404的处理。

在图43中，步骤S441～S444与步骤S445的规模不同。此外，在步骤S445中，基板已经上下反转，并且盖玻璃81位于下侧。

在步骤S443～S445中，在芯片400中，空间481填充有材料491。此外，如在步骤S445中所示的，由于侧壁保护部406形成在芯片400的两端，空间481也形成在芯片400的两端。

换句话说，在图44所示的例子中，空间481-1和空间481-2形成在芯片400的两端，并且空间481填充有作为容易蚀刻的材料的材料491-1和材料491-2。

在步骤S446中，形成TSV 404。当用于形成TSV 404的部分被挖掘时，一起形成侧壁保护部406的空间482。

换句话说，类似于S405(图40)，在形成TSV 404的过程中，用于形成侧壁保护部406的部分也在蚀刻时被蚀刻，并且形成空间482-1和空间482-2。此时，材料491被一起蚀刻去除。

结果，在形成TSV 404的过程中形成贯通粘合剂层80、第一层401和第二层402的一个空间482。此时，由于容易通过蚀刻等加工的材料用作材料491，因此空间482可以容易地形成。

此外，在步骤S447中，侧壁保护部406可以形成为使得当形成绝缘膜和贯通电极以形成TSV 404时，绝缘膜和用于形成贯通电极的金属形成在空间482中。

如上所述，在第四实施方案中，包括形成TSV 404的过程和形成侧壁保护部406的一部分的过程，因此可以在不进行新过程的情况下形成侧壁保护部406。

在第(4-3)实施方案中，当在步骤S441中形成TCV 403和当在步骤S446中形成TSV 404时，进行用于形成侧壁保护部406的挖掘。当在步骤S441中用于形成TCV 403的挖掘被假定是向下挖掘时，在S446中用于形成TSV 404的挖掘是在其中在步骤S441中晶片上下反转的状态下的挖掘，即，向上挖掘。

如上所述，侧壁保护部406通过进行挖掘两次来形成，但是在不同的方向上进行两次挖掘。由于挖掘方向的差异，侧壁保护部406在中间具有狭窄部分，如上面参照图38所述的。

如上所述，在第四实施方案中，侧壁保护部406形成在芯片400的侧面，因此可以防止水分侵入芯片400并且在传感器内冷凝。

此外，由于侧壁保护部406形成在芯片400的侧面，因此可以防止不必要的光从芯片400的侧面侵入。

此外，由于侧壁保护部406由两个步骤形成，因此侧壁保护部406的加工容易。此外，由于侧壁保护部406的加工可以与其他加工(即，上面例子中的TCV或TSV的加工)一起进行，因此可以在不增加步骤数量的情况下形成侧壁保护部406。

<第五实施方案>

在第五实施方案中，水分侵入芯片被防止，使得由金属制成的具有耐湿性的壁形成在芯片内的特定层中。

<第(5-1)实施方案>

图45示出根据第五实施方案的芯片的构成。图45示出包括多个芯片(图45中3个芯片)并且尚未切割的晶片，类似于图2。

这里，位于中央的芯片称为“芯片500-1”，位于左侧的芯片称为“芯片500-2”，位于右侧的芯片称为“芯片500-3”。在下面的说明中，当芯片500-1～500-3不需要彼此区分时，芯片简称为“芯片500”。

各芯片500具有与上面参照图2和图3所述的芯片70相同的构成。换句话说，芯片500被构造成使得配线层72布置在支撑基板71上，并且硅基板73布置在配线层72上。在硅基板73中，以一定间隔形成用作像素的光电转换单元的多个光电二极管74(光学元件)。

平坦化膜75形成在硅基板73上，用于防止光泄漏到相邻像素中的遮光膜76在对应于光电二极管74之间的位置形成在平坦化膜75的一部分中。滤色层77形成在平坦化膜75上。平坦化膜78形成在滤色层77上。微透镜层79形成在平坦化膜78上。盖玻璃81经由粘合剂层80粘合到微透镜层79。

在图45所示的晶片中，凹槽502形成在芯片500之间。凹槽502-1形成在芯片500-1和芯片500-2之间，并且凹槽502-2形成在芯片500-1和芯片500-3之间。

防湿膜501-1形成在凹槽502-1中，防湿膜501-2形成在凹槽502-2中。防湿膜501优选是诸如SiN膜等由无机材料制成的高防湿性的膜。由于取决于湿度、温度等条件水分可能侵入光接收装置(芯片)而引起诸如图像质量劣化等问题，因此形成防湿膜501以保护光接收装置的端面。

在芯片500-1和芯片500-2之间存在划线部91-1，并且凹槽502-1形成在划线部91-1中。类似地，在芯片500-1和芯片500-3之间存在划线部91-2，并且凹槽502-2形成在划线部91-2中。

在图45所示的芯片500中，凹槽502形成为使得盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘直到硅基板73的上部。

此外，由于防湿膜501形成在凹槽502中，因此防湿膜501形成在盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75的侧面以及硅基板73的上表面上。

如后面将要描述的，在制造时，凹槽502在贴合盖玻璃81之后形成，并且防湿膜501在形成凹槽502之后形成。

当沿着划线部91切割其中凹槽502形成在芯片500之间的晶片时，切出图46所示的芯片500-1。在图46所示的芯片500-1中，盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75的截面覆盖有防湿膜501，因此不会露出表面。此外，防湿膜501位于硅基板73的上表面上。

如上所述，切割的芯片500-1具有其中芯片500-1的叠层的一部分覆盖有形成在凹槽502-1'和凹槽502-2'(撇号加到切割后的凹槽上，以与图45所示的切割前的凹槽502-1和凹槽502-2进行区分)中的防湿膜501-1和防湿膜501-2的结构。

如上所述，由于切割的芯片500-1被构造成使得凹槽502-1'和凹槽502-2'残留并且防湿膜501残留在凹槽502-1'和凹槽502-2'中，因此在切割前的芯片500之间的凹槽502-1或凹槽502-2的宽度(形成在硅基板73的上表面上的防湿膜501的宽度)优选大于在切割处理中使用的刀片的宽度。

如上所述，由于形成凹槽502并且防湿膜501形成在凹槽502的内侧，因此防湿性能可以进一步改善。

图45和图46所示的凹槽502(凹槽502')形成为到达硅基板73的上表面，但是凹槽502可以形成为使得直到硅基板73被挖掘。换句话说，如图47所示，凹槽可以形成为使得直到硅基板73的一部分被挖掘，并且防湿膜511-1和防湿膜511-2可以形成在凹槽中。

如上所述，由于形成防湿膜511，因此硅基板73和平坦化膜75之间的界面的侧面也覆盖有防湿膜511，因此芯片的防湿性能可以进一步改善。

下面对图45和图46所示的芯片500的例子进行说明。

<根据第(5-1)实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图48是用于说明切割之前的芯片的制造过程的图。参照图48说明的制造过程将集中在作为本技术的特征构成之一的凹槽和防湿膜的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

在步骤S501中，准备图2所示的晶片，使得其中形成有光电二极管74等的半导体晶片贴合到盖玻璃81。

在步骤S502中，形成凹槽502。例如，凹槽502通过从盖玻璃81侧进行切割而形成。可选择地，凹槽502可以通过诸如干式蚀刻或湿式蚀刻等技术而形成。

在步骤S502中，凹槽502形成为使得盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘。

此外，如同图47所示的芯片510中那样，当凹槽502形成直到硅基板73的一部分并且形成防湿膜501时，在步骤S502中，直到硅基板73的一部分被挖掘。

在步骤S503中，涂布防湿膜501的材料，并且进行固化处理，从而形成防湿膜501。通过在步骤S503中的膜形成，防湿膜501-1形成在凹槽502-1中，并且防湿膜501-2形成在凹槽502-2中。此外，防湿膜501-3也形成在盖玻璃81的上表面上。

形成在盖玻璃81的上表面上的防湿膜501-3不是必要的，因此在步骤S504中去除。在步骤S504中，例如，通过化学机械研磨(CMP)技术除去形成在盖玻璃81的上表面上的防湿膜501-3。

通过在步骤S504中除去防湿膜501-3获得的晶片是图45所示的晶片。

在步骤S505中，进行切割。图45所示的晶片在划线部91-1和划线部91-2的位置被切割，因此切割的芯片500-1、芯片500-2和芯片500-3被制造出。在步骤S505中，切割从支撑基板71侧进行。

进行芯片切割，使得切割从盖玻璃81侧进行，并且切割从支撑基板71侧进行。换句话说，进行切割，使得向上切割和向下切割分别进行。

如上所述，在根据第(5-1)实施方案的芯片的制造过程中，在步骤S502中，进行切割(或对应于切割的处理)以形成凹槽502。由于步骤S502的处理包括从盖玻璃81侧切割的处理，因此可以在未增加用于形成凹槽502的新过程的情况下形成凹槽502。

此外，步骤S505是分离其余部分的切割，并且是从支撑基板71侧进行的切割处理。因此，可以在未增加切割相关的处理工时的情况下进行切割。

如上所述，由于形成防湿膜511，因此芯片的防湿性能可以进一步改善。

<第(5-2)实施方案>

图49示出根据第五实施方案的芯片的另一种构成。图49示出包括多个芯片(图49中3个芯片)并且尚未切割的晶片，类似于图45。

这里，位于中央的芯片称为“芯片520-1”，位于左侧的芯片称为“芯片520-2”，位于右侧的芯片称为“芯片520-3”。在下面的说明中，当芯片520-1～520-3不需要彼此区分时，芯片简称为“芯片520”。

各芯片520具有与上面参照图45所述的芯片500相同的构成，除了形成在凹槽502中的膜的构成。

在图49所示的晶片中，凹槽523形成在芯片520之间。凹槽523-1形成在芯片520-1和芯片520-2之间，并且凹槽523-2形成在芯片520-1和芯片520-3之间。

防湿膜521-1和金属膜522-1形成在凹槽523-1中，并且防湿膜521-2和金属膜522-2形成在凹槽523-2中。

防湿膜521优选是诸如SiN膜等由无机材料制成的高防湿性的膜。由于取决于湿度、温度等条件水分可能侵入光接收装置(芯片)而引起诸如图像质量劣化等问题，因此形成防湿膜521以保护光接收装置的端面。

金属膜522由金属制成，并且形成为阻断入射到芯片520的侧面上的光或降低光的强度。

这里，对其中防湿膜521和金属膜522叠置的例子进行说明，但是当金属膜522具有防湿性能时，仅金属膜522可以形成在凹槽523中，而没有防湿膜521。

在芯片520-1和芯片520-2之间存在划线部91-1，并且凹槽523-1形成在划线部91-1中。类似地，在芯片520-1和芯片520-3之间存在划线部91-2，并且凹槽523-2形成在划线部91-2中。

在图49所示的芯片520中，凹槽523形成为使得盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘直到硅基板73的上部。

此外，由于防湿膜521形成在凹槽523中，因此防湿膜521形成在盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75的侧面以及硅基板73的上表面上。

此外，由于金属膜522叠置在防湿膜521上，因此金属膜522形成在盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75的侧面上以及硅基板73的上表面上。

如后面将要描述的，在制造时，凹槽523在贴合盖玻璃81之后形成，并且防湿膜521和金属膜522在形成凹槽523之后形成。

当沿着划线部91切割其中凹槽523形成在芯片520之间的晶片时，切出图50所示的芯片520-1。在图50所示的芯片520-1中，盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75的截面覆盖有防湿膜521和金属膜522，因此不会露出表面。此外，防湿膜521和金属膜522位于硅基板73的上表面上。

如上所述，切割的芯片520-1具有其中芯片520-1的叠层的一部分覆盖有形成在凹槽523-1'和凹槽523-2'(撇号加到切割后的凹槽上，以与图49所示的切割前的凹槽523-1和凹槽523-2进行区分)中的防湿膜521-1和防湿膜521-2的结构。

此外，切割的芯片520-1具有其中520-1的叠层的一部分芯片覆盖有形成在凹槽523-1'和凹槽523-2'中的金属膜522-1和金属膜522-2的结构。

如上所述，由于切割的芯片520-1被构造成使得凹槽523-1'和凹槽523-2'残留并且和防湿膜521和金属膜522残留在凹槽523-1'和凹槽523-2'中，因此在切割前的芯片520之间的凹槽523-1或凹槽523-2的宽度(形成在硅基板73的上表面上的防湿膜521和金属膜522的宽度)优选大于在切割处理中使用的刀片的宽度。

如上所述，由于形成凹槽523并且防湿膜521形成在凹槽523的内侧，因此防湿性能可以进一步改善。

此外，图49所示的芯片520被安装在例如相机系统中。在相机系统中，存在各种杂散光成分，并且由于杂散光成分，可能会发生诸如眩光等引起图像质量劣化的问题。

例如，当光入射在其中未形成金属膜522的芯片的侧面方向时，例如，图3所示的芯片70，光可能入射到光电二极管74上。由于在芯片70中没有阻断光从侧面入射的机制，因此从侧面入射的光可能入射到光电二极管74上，同时维持其强度。如上所述，当杂散光入射到像素上时，产生眩光图像，因此图像质量劣化。

另一方面，如图50所示，当形成金属膜522并且金属膜522由阻断特定波长的光的材料制成时，例如，金属膜522可以阻断从芯片520的侧面入射的光。

换句话说，由于芯片520具有阻断光从侧面入射的机制，光的强度降低，因此即使当光从侧面入射到光电二极管74上时，也可以减小眩光图像的可能性，并且可以抑制图像质量劣化。如上所述，由于形成金属膜522，因此可以阻断或减少杂散光成分并抑制图像质量劣化。

图49和图50示出其中凹槽523(凹槽523')到达直到硅基板73的上表面的状态，但是凹槽523(凹槽523')可以形成为使得直到硅基板73被挖掘。换句话说，如图51所示，凹槽533可以形成为使得直到硅基板73的一部分被挖掘，并且防湿膜531-1、防湿膜531-2、金属膜532-1和金属膜532-2形成在凹槽533中。

如上所述，由于形成防湿膜531和金属膜532，因此硅基板73和平坦化膜75的侧面也用覆盖防湿膜531和金属膜532，因此芯片的防湿性能和遮光性能可以进一步改善。

下面对图49和图50所示的芯片520的例子进行说明。

<根据第(5-2)实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图52是用于说明切割之前的芯片的制造过程的图。参照图52说明的制造过程将集中在作为本技术的特征构成之一的凹槽和防湿膜的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

在步骤S521中，准备图2所示的晶片，使得其中形成有光电二极管74等的半导体晶片贴合到盖玻璃81。在步骤S522中，形成凹槽523。

例如，凹槽523通过从盖玻璃81侧进行切割而形成。可选择地，凹槽523可以通过诸如干式蚀刻或湿式蚀刻等技术而形成。

在步骤S522中，凹槽523形成为使得盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77和平坦化膜75被挖掘。

此外，如同图51所示的芯片510中那样，当凹槽523形成直到硅基板73的一部分并且形成防湿膜521时，在步骤S523，直到硅基板73的一部分被挖掘。

在步骤S523中，涂布防湿膜521的材料，并且进行固化处理，从而形成防湿膜521。在步骤S524中，形成金属膜522。通过在S523和S524中的膜形成，防湿膜521-1和金属膜522-1形成在凹槽523-1中，并且521-2和金属膜522-2形成在凹槽523-2中。

此外，防湿膜521-3和金属膜522-3也形成在盖玻璃81的上表面上。形成在盖玻璃81的上表面上的防湿膜521-3和金属膜522-3不是必要的，因此在步骤S525中去除。在步骤S525中，例如，通过化学机械研磨(CMP)技术除去形成在盖玻璃81的上表面上的防湿膜521-3和金属膜522-3。

通过在步骤S525中除去防湿膜521-3和金属膜522-3获得的晶片是图49所示的晶片。

在步骤S525中，进行切割。图49所示的晶片在划线部91-1和划线部91-2的位置被切割，因此切割的芯片520-1、芯片520-2和芯片520-3被制造出。在步骤S525中，切割从支撑基板71侧进行。

进行芯片切割，使得切割从盖玻璃81侧进行，并且切割从支撑基板71侧进行。换句话说，进行切割，使得向上切割和向下切割分别进行。

如上所述，在根据第(5-2)实施方案的芯片的制造过程中，在步骤S522中，进行切割(或对应于切割的处理)以形成凹槽523。

由于步骤S522的处理包括从盖玻璃81侧切割的处理，因此可以在未增加用于形成凹槽523的新过程的情况下形成凹槽523。

此外，步骤S525是分离其余部分的切割，并且是从支撑基板71侧进行的切割处理。因此，可以在未增加切割相关的处理工时的情况下进行切割。

如上所述，由于形成防湿膜521，因此芯片的防湿性能可以进一步改善。

此外，由于形成金属膜522，因此对于入射到芯片上的杂散光的遮光性能可以进一步改善，并且可以防止眩光等。

<第六实施方案>

在第六实施方案中，芯片内的特定层由诸如玻璃等耐湿性的壁包围，以防止水分侵入芯片。

<第(6-1)实施方案>

图53示出根据第六实施方案的芯片的构成。图53示出包括多个芯片(图53中3个芯片)并且尚未切割的晶片，类似于图2。

这里，位于中央的芯片称为“芯片610-1”，位于左侧的芯片称为“芯片610-2”，位于右侧的芯片称为“芯片610-3”。在下面的说明中，当芯片610-1～610-3不需要彼此区分时，芯片简称为“芯片610”。

各芯片610具有与上面参照图2和图3所述的芯片70相同的构成。换句话说，芯片610被构造成使得配线层72布置在支撑基板71上，并且硅基板73布置在配线层72上。在硅基板73中，以一定间隔形成用作像素的光电转换单元的多个光电二极管74(光学元件)。

平坦化膜75形成在硅基板73上，用于防止光泄漏到相邻像素中的遮光膜76在对应于光电二极管74之间的位置形成在平坦化膜75的一部分中。滤色层77形成在平坦化膜75上。平坦化膜78形成在滤色层77上。微透镜层79形成在平坦化膜78上。盖玻璃81经由粘合剂层80粘合到微透镜层79。

阻焊层612和用于与外部电路连接的连接端子613形成在支撑基板71的下部。此外，形成硅通孔(TSV)等，但是图53中省略了图示。

在图53所示的晶片中，凹槽611形成在芯片610之间。凹槽611-1形成在芯片610-1和芯片610-2之间，并且凹槽611-2形成在芯片610-1和芯片610-3之间。

在芯片610-1和芯片610-2之间存在划线部91-1，并且凹槽611-1形成在划线部91-1中。类似地，在芯片610-1和芯片610-3之间存在划线部91-2，并且凹槽611-2形成在划线部91-2中。

在图53所示的芯片610中，凹槽611形成为使得盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71被挖掘。

由与盖玻璃81相同的玻璃形成的玻璃614和由与粘合剂层80相同的材料形成的粘合剂层615叠置在凹槽611上。

从粘合剂层80延伸的粘合剂层615-1在凹槽611-1的芯片610-2侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。

从粘合剂层80延伸的粘合剂层615-2在凹槽611-1的芯片610-3侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。如上所述，当粘合剂层80在水平方向上形成时，粘合剂层615在垂直方向上形成。

玻璃614-1形成在粘合剂层615-1和粘合剂层615-2之间。玻璃614-1形成为从盖玻璃81延伸。当盖玻璃81在水平方向上形成时，玻璃614在垂直方向上形成。

类似地，从粘合剂层80延伸的粘合剂层615-3在凹槽611-2的芯片610-1侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。

从粘合剂层80延伸的粘合剂层615-4在凹槽611-2的芯片610-3侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。如上所述，当粘合剂层80在水平方向上形成时，粘合剂层615在垂直方向上形成。

玻璃614-2形成在粘合剂层615-3和粘合剂层615-4之间。玻璃614-2形成为从盖玻璃81延伸。当盖玻璃81在水平方向上形成时，玻璃614在垂直方向上形成。

当沿着划线部91切割其中凹槽611形成在芯片610之间的晶片时，切出图54所示的芯片610-1。在图54所示的芯片610-1中，微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的截面覆盖有其中玻璃614和粘合剂层615叠置的膜，因此不会露出表面。

如上所述，切割的芯片610-1具有其中芯片610-1的叠层的一部分覆盖有形成在凹槽611-1'(撇号加到切割后的凹槽上，以与图53所示的切割前的凹槽611-1进行区分)中的玻璃614-1'和粘合剂层615-2的结构。

此外，切割的芯片610-1具有其中芯片610-1的叠层的一部分覆盖有形成在凹槽611-2'中的玻璃614-2'和粘合剂层615-3的结构。

如上所述，芯片610-1的两端覆盖有玻璃614和粘合剂层615。因此，可以防止水分从芯片610-1的侧面侵入芯片610-1。

此外，阻焊层612-1形成在芯片610-1的下部，因此可以防止水分从下部侵入芯片610-1。代替阻焊层612-1，可以使用氧化物膜，并且氧化物膜可以进一步叠置在阻焊层612-1上。

如上所述，由于切割的芯片610-1被构造成使得凹槽611-1'和凹槽611-2'残留，因此在切割前的芯片610之间的凹槽611-1和凹槽611-2的宽度(玻璃614的宽度)优选大于在切割处理中使用的刀片的宽度。

如上所述，由于形成凹槽611并且玻璃614和粘合剂层615形成在凹槽611中，因此防湿性能可以进一步改善。

<根据第(6-1)实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图55是用于说明切割之前的芯片的制造过程的图。

参照图55说明的制造过程将集中在作为本技术的特征构成的凹槽的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

在步骤S611中，准备其中形成有光电二极管74等的半导体晶片。半导体晶片被构造成使得支撑基板71、配线层72、硅基板73、平坦化膜75、滤色层77、平坦化膜78和微透镜层79被叠置，光电二极管74形成在硅基板73中，遮光膜76形成在平坦化膜75中。

在步骤S611中，凹槽611-1和凹槽611-2形成在半导体晶片中。如上所述，凹槽611形成在划线部91中。例如，凹槽611通过在图案化后进行干式蚀刻形成。可选择地，凹槽611可以通过诸如干式蚀刻或湿式蚀刻等技术而形成。

半导体晶片的挖掘量(凹槽611的深度)取决于最终埋入玻璃中的硅的膜厚，例如，为约30微米～300微米。挖掘宽度大于玻璃614的宽度。

在步骤S612中，形成粘合剂层80。当形成粘合剂层80时，凹槽611也填充有与用于形成粘合剂层80的材料相同的材料。填充凹槽611的材料是粘合剂层615。使用诸如涂布技术或层压技术等技术形成粘合剂层80。

在进行上述制造过程的同时，在步骤S613中，准备盖玻璃81。在步骤S613中，对制备的盖玻璃81进行挖掘。

在步骤S613中所示的盖玻璃81的突出部分的宽度w小于形成在半导体晶片中的凹槽611的宽度w'(参见步骤S611)。此外，盖玻璃81的突出部分的高度h与形成在半导体晶片中的凹槽611的高度h'(参见步骤S611)大致相同或者更大或更小。

随着在光电二极管74(传感器)上方的盖玻璃81的厚度(挖掘层上方的层)减小，防止来自玻璃边缘的眩光的效果增加。在现有技术的贴合结构中，玻璃基板用作支撑体，因而当盖玻璃81很薄时，芯片可能破裂，并且盖玻璃81必须具有一定厚度以上。

然而，在芯片610的结构中，玻璃形成为覆盖传感器芯片的外侧，因此覆盖的外侧增强，并且即使当传感器上部的玻璃厚度很薄时，也可以防止芯片断裂。

因此，可以减少盖玻璃81的传感器上部的玻璃厚度，例如，直到100微米～500微米。

根据第六实施方案，盖玻璃81的传感器上部的玻璃厚度可以减小，因此可以防止来自玻璃边缘的眩光。

在步骤S614中，将半导体晶片贴合到盖玻璃81。进行贴合，使得其中形成半导体晶片的光电二极管74等的部分(硅基板73的凸部)接近盖玻璃81的挖掘部分(凹部)，并且盖玻璃81的挖掘部分以外的突出部分用作玻璃614。

当进行贴合时，为了防止气泡进入贴合面，优选使用真空贴合机。此外，由于在晶片级进行贴合，因此没有大的影响，并且后述的CSP工艺不受影响。

这里，对其中粘合剂层80形成在半导体晶片上并且贴合到盖玻璃81的例子进行说明，但是粘合剂层80可以形成在盖玻璃81上并且贴合到半导体晶片。

在步骤S615中，使支撑基板71变薄。进行支撑基板71的变薄直到玻璃614的底部(盖玻璃81的凸部的前端)，使得支撑基板71的下表面与盖玻璃81的凸部的下表面在同一平面上。

在步骤S616中，进行CSP工艺。为了打开形成在半导体晶片表面中的多层配线(未示出)的配线部分，通过蚀刻形成通孔，形成诸如氧化硅膜等绝缘膜，通过蚀刻打开通孔内的绝缘膜，例如通过Cu镀层在通孔中形成贯通电极，并且在半导体晶片的透光性基板的相对侧的表面(背面)上形成配线。

在步骤S617中，使用盖玻璃81的凸部(玻璃614)作为划线部91进行切割，从而芯片被切割。

如上所述，由于形成凹槽611并且玻璃614和粘合剂层615形成在凹槽611中，因此防湿性能可以进一步改善。

此外，由于形成凹槽611、玻璃614和粘合剂层615叠置在凹槽611中并且沿着玻璃614和粘合剂层615进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

<第(6-2)实施方案>

图56示出根据第六实施方案的芯片的另一种构成。图56示出包括多个芯片(图56中3个芯片)并且尚未切割的晶片，类似于图53。

这里，位于中央的芯片称为“芯片620-1”，位于左侧的芯片称为“芯片620-2”，位于右侧的芯片称为“芯片620-3”。在下面的说明中，当芯片620-1～620-3不需要彼此区分时，芯片简称为“芯片620”。

各芯片620具有与上面参照图53所述的芯片610相同的构成，除了凹槽等的构成，对不同的部分进行说明。

在图56所示的晶片中，凹槽621形成在芯片620之间。凹槽621-1形成在芯片620-1和芯片620-2之间，并且凹槽621-2形成在芯片620-1和芯片620-3之间。

在芯片620-1和芯片620-2之间存在划线部91-1，并且凹槽621-1形成在划线部91-1中。类似地，在芯片620-1和芯片620-3之间存在划线部91-2，并且凹槽621-2形成在划线部91-2中。

在图56所示的芯片620中，凹槽621形成为使得盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的一部分被挖掘。

由与盖玻璃81相同的玻璃形成的玻璃624和由与粘合剂层80相同的材料形成的粘合剂层625叠置在凹槽621上。

从粘合剂层80延伸的粘合剂层625-1在凹槽621-1的芯片620-2侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72以及支撑基板71的一部分的侧面。

从粘合剂层80延伸的粘合剂层625-2在凹槽621-1的芯片620-1侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72以及支撑基板71的一部分的侧面。如上所述，当粘合剂层80在水平方向上形成时，粘合剂层625在垂直方向上形成。

玻璃624-1形成在粘合剂层625-1和粘合剂层625-2之间。玻璃624-1形成为从盖玻璃81延伸。当盖玻璃81在水平方向上形成时，玻璃624在垂直方向上形成。

类似地，从粘合剂层80延伸的粘合剂层625-3在凹槽621-2的芯片620-1侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72以及支撑基板71的一部分的侧面。

从粘合剂层80延伸的粘合剂层625-4在凹槽621-2的芯片620-3侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72以及支撑基板71的一部分的侧面。如上所述，当粘合剂层80在水平方向上形成时，粘合剂层625在垂直方向上形成。

玻璃624-2形成在粘合剂层625-3和粘合剂层625-4之间。玻璃624-2形成为从盖玻璃81延伸。当盖玻璃81在水平方向上形成时，玻璃624在垂直方向上形成。

当沿着划线部91切割其中凹槽621形成在芯片620之间的晶片时，切出图57所示的芯片620-1。在图57所示的芯片620-1中，微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的一部分的截面覆盖有其中玻璃624和粘合剂层625叠置的膜，因此不会露出表面。

如上所述，切割的芯片620-1具有其中芯片620-1的叠层的一部分覆盖有形成在凹槽621-1'(撇号加到切割后的凹槽上，以与图56所示的切割前的凹槽621-1进行区分)中的玻璃624-1'和粘合剂层625-2的结构。

此外，切割的芯片620-1具有其中芯片620-1的叠层的一部分覆盖有形成在凹槽621-2'中的玻璃624-2'和粘合剂层625-3的结构。

如上所述，芯片620-1的两端覆盖有玻璃624和粘合剂层625。因此，可以防止水分从芯片620-1的侧面侵入芯片620-1。

此外，玻璃624和粘合剂层625的前端形成在支撑基板71中。为了使支撑基板71预期有防湿性能，粘合剂层625的前端覆盖有支撑基板71，因此可以防止水分从粘合剂层625的前端侵入。

此外，阻焊层622-1形成在芯片620-1的下部，因此可以防止水分从下部侵入芯片620-1。代替阻焊层622-1，可以使用氧化物膜，并且氧化物膜可以进一步叠置在阻焊层622-1上。

如上所述，由于切割的芯片620-1被构造成使得凹槽621-1'和凹槽621-2'残留并且凹槽的一部分残留在该部分中，因此在切割前的芯片620之间的凹槽621-1和凹槽621-2的宽度(玻璃624的宽度)优选大于在切割处理中使用的刀片的宽度。

如上所述，由于形成凹槽621并且玻璃624和粘合剂层625形成在凹槽621中，因此防湿性能可以进一步改善。此外，由于粘合剂层625的前端覆盖有支撑基板71，因此可以防止水分从芯片620的下部侵入，并且防湿性能可以进一步改善。

<根据第(6-2)实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图58是用于说明切割之前的芯片的制造过程的图。

参照图58说明的制造过程将集中在作为本技术的特征构成的凹槽的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

包括与根据第(6-1)实施方案的芯片610的制造过程相同的过程，因此对相同过程的说明将适宜地省略。具体地，不同之处在于，当使支撑基板71变薄时，在其中支撑基板71残留的状态下进行变薄。

在步骤S641中，凹槽621-1和凹槽621-2形成在半导体晶片中。在步骤S642中，形成粘合剂层80。当形成粘合剂层80时，凹槽621也填充有与用于形成粘合剂层80的材料相同的材料。

在步骤S643中，对盖玻璃81进行挖掘。在步骤S644中，将半导体晶片贴合到盖玻璃81。进行贴合，使得盖玻璃81的凸部与半导体晶片的凹部重合。

这里，对其中粘合剂层80形成在半导体晶片上并且贴合到盖玻璃81的例子进行说明，但是粘合剂层80可以形成在盖玻璃81上并且贴合到半导体晶片。

步骤S641～S644的过程按与有关图55所示的芯片610的制造的步骤S611～S614的过程相同的方式进行。

因此，在第(6-2)实施方案中，类似于第(6-1)实施方案，可以减少盖玻璃81的传感器上部的玻璃厚度，并且也可以防止来自玻璃边缘的眩光。

此外，当在步骤S644中进行贴合时，在晶片级进行贴合，因此没有大的影响，并且后述的芯片尺寸封装(CSP)工艺不受影响。

在步骤S645中，使支撑基板71变薄。在到达玻璃624的底部(盖玻璃81的凸部的前端)之前，进行支撑基板71的变薄，使得其中支撑基板71的下表面和盖玻璃81的凸部的下表面(即，粘合剂层625的下表面)覆盖有支撑基板71的状态维持。

在步骤S646中，进行CSP工艺。在步骤S647中，使用盖玻璃81的凸部(玻璃624)作为划线部91进行切割，从而芯片被切割。按与有关图55所示的芯片610的制造的步骤S616和S617的过程相同的方式进行步骤S646和S647的过程。

如上所述，由于形成凹槽621并且玻璃624和粘合剂层625形成在凹槽621中，因此防湿性能可以进一步改善。此外，由于进行变薄而使得支撑基板71残留在粘合剂层625的前端部分中，因此可以防止水分从芯片620的下部侵入，并且防湿性能可以进一步改善。

此外，由于形成凹槽621、玻璃624和粘合剂层625叠置在凹槽621中并且沿着玻璃624和粘合剂层625进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

<第(6-3)实施方案>

图59示出根据第六实施方案的芯片的另一种构成。图59示出包括多个芯片(图59中3个芯片)并且尚未切割的晶片，类似于图53。

这里，位于中央的芯片称为“芯片630-1”，位于左侧的芯片称为“芯片630-2”，位于右侧的芯片称为“芯片630-3”。在下面的说明中，当芯片630-1～630-3不需要彼此区分时，芯片简称为“芯片630”。

各芯片630具有与上面参照图53所述的芯片610相同的构成，除了没有粘合剂层80形成在微透镜层79上。根据第(6-1)实施方案的芯片610和根据第(6-2)实施方案的芯片620是无空腔芯片尺寸封装(CSP)，但是根据第(6-3)实施方案的芯片630是空腔CSP。

如图59所示，由于芯片630是空腔CSP，因此空间层641形成在芯片630的微透镜层79和盖玻璃81之间。

在图59所示的晶片中，凹槽631形成在芯片630之间。凹槽631-1形成在芯片630-1和芯片630-2之间，并且凹槽631-2形成在芯片630-1和芯片630-3之间。

在芯片630-1和芯片630-2之间存在划线部91-1，并且凹槽631-1形成在划线部91-1中。类似地，在芯片630-1和芯片630-3之间存在划线部91-2，并且凹槽631-2形成在划线部91-2中。

在图59所示的芯片630中，凹槽631形成为使得盖玻璃81、空间层641、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71被挖掘。

由与盖玻璃81相同的玻璃形成的玻璃634和由与粘合剂层80相同的材料形成的粘合剂层635叠置在凹槽631上。

对于粘合剂层80，由于芯片630具有空腔结构，因此不存在粘合剂层80，代替的是存在空间层641，但是如后面将要描述的，在制造过程中，形成粘合剂层80，粘合剂层80的一部分残留，并且粘合剂层80的其余部分形成作为空间层641。

粘合剂层635-1在凹槽631-1的芯片630-2侧形成在空间层641、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。

粘合剂层635-2在凹槽631-1的芯片630-1侧形成在空间层641、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。如上所述，当粘合剂层80在水平方向上形成时，粘合剂层635在垂直方向上形成。

玻璃634-1形成在粘合剂层635-1和粘合剂层635-2之间。玻璃634-1形成为从盖玻璃81延伸。当盖玻璃81在水平方向上形成时，玻璃634在垂直方向上形成。

类似地，粘合剂层635-3在凹槽631-2的芯片630-1侧形成在空间层641、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。

粘合剂层635-4在凹槽631-2的芯片630-3侧形成在空间层641、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。如上所述，当粘合剂层80在水平方向上形成时，粘合剂层635在垂直方向上形成。

玻璃634-2形成在粘合剂层635-3和粘合剂层635-4之间。玻璃634-2形成为从盖玻璃81延伸。当盖玻璃81在水平方向上形成时，玻璃634在垂直方向上形成。

当沿着划线部91切割其中凹槽631形成在芯片630之间的晶片时，切出图60所示的芯片630-1。在图60所示的芯片630-1中，空间层641、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的截面覆盖有其中玻璃634和粘合剂层635叠置的膜，因此不会露出表面。

如上所述，切割的芯片630-1具有其中芯片630-1的叠层的一部分覆盖有形成在凹槽631-1'(撇号加到切割后的凹槽上，以与图59所示的切割前的凹槽631-1进行区分)中的玻璃634-1'和粘合剂层635-2的结构。

此外，切割的芯片630-1具有其中芯片630-1的叠层的一部分覆盖有形成在凹槽631-2'中的玻璃634-2'和粘合剂层635-3的结构。

如上所述，芯片630-1的两端覆盖有玻璃634和粘合剂层635。因此，可以防止水分从芯片630-1的侧面侵入芯片630-1。

此外，阻焊层632-1形成在芯片630-1的下部，因此可以防止水分从下部侵入芯片630-1。代替阻焊层632-1，可以使用氧化物膜，并且氧化物膜可以进一步叠置在阻焊层632-1上。

由于切割的芯片630-1被构造成使得凹槽631-1'和凹槽631-2'残留，因此在切割前的芯片630之间的凹槽631-1和凹槽631-2的宽度(玻璃634的宽度)优选大于在切割处理中使用的刀片的宽度。

如上所述，由于形成凹槽631并且玻璃634和粘合剂层635形成在凹槽631中，因此防湿性能可以进一步改善。

<根据第(6-2)实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图61是用于说明切割之前的芯片的制造过程的图。参照图61说明的制造过程将集中在作为本技术的特征构成的凹槽的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

包括与根据第(6-1)实施方案的芯片610的制造过程相同的过程，因此对相同过程的说明将适宜地省略。

在步骤S661中，凹槽631-1和凹槽631-2形成在半导体晶片中。在步骤S662中，形成粘合剂层80。当形成粘合剂层80时，凹槽631也填充有与用于形成粘合剂层80的材料相同的材料。

步骤S661和S662的过程按与有关图55所示的芯片610的制造的步骤S611和S612的过程相同的方式进行。

在步骤S663中，形成的粘合剂层80的一部分被去除，从而形成作为空间层641的部分。如上所述，由于在形成粘合剂层80之后除去粘合剂层80的一部分，因此感光性粘合剂优选用作粘合剂层80的材料。然后，进行图案化和蚀刻，从而除去在作为空间层641的部分中形成的粘合剂层80。

在步骤S664中，对盖玻璃81进行挖掘。在步骤S665中，将半导体晶片贴合到盖玻璃81。进行贴合，使得盖玻璃81的凸部与半导体晶片的凹部重合。

结果，随着盖玻璃81粘合到半导体晶片，形成空间层641。为了形成空间层641，形成在半导体晶片中的凹槽631的深度和盖玻璃81的凸部的深度必须满足以下关系。

换句话说，盖玻璃81的突出部分的高度h大于形成在半导体晶片中的凹槽611的高度h'(参见步骤S661)。换句话说，盖玻璃81的凸部的高度h和凹槽611的高度h'满足关系(高度h>高度h')。

如上所述，由于在凹槽611的高度和盖玻璃81的凸部的高度(对应于玻璃634的那部分的高度)之间的差异，因此可以形成空间层641。

此外，盖玻璃81的凸部的宽度w小于形成在半导体晶片中的凹槽611的宽度w'(参见步骤S611)，类似于第(6-1)实施方案。

这里，对其中粘合剂层80形成在半导体晶片上并且贴合到盖玻璃81的例子进行说明，但是粘合剂层80可以形成在盖玻璃81上，可以去除粘合剂层80的不必要的部分，然后得到的粘合剂层80可以贴合到半导体晶片。

步骤S661～S665(除了步骤S663)的过程按与有关图55所示的芯片610的制造的步骤S611～S614的过程相同的方式进行。因此，在第(6-3)实施方案中，类似于第(6-1)实施方案，可以减少盖玻璃81的传感器上部的玻璃厚度，并且也可以防止来自玻璃边缘的眩光。

此外，当在步骤S665中进行贴合时，在晶片级进行贴合，因此没有大的影响，并且后述的CSP工艺不受影响。

在步骤S666中，使支撑基板71变薄。进行支撑基板71的变薄直到玻璃634的底部(盖玻璃81的凸部的前端)，使得支撑基板71的下表面与盖玻璃81的凸部的下表面在同一平面上。

在步骤S667中，进行CSP工艺。在步骤S668中，使用盖玻璃81的凸部(玻璃634)作为划线部91进行切割，从而芯片被切割。步骤S667和S668的过程按与有关图55所示的芯片610的制造的S616和S617的过程相同的方式进行。

如上所述，由于形成凹槽631并且玻璃634和粘合剂层635形成在凹槽631中，因此防湿性能可以进一步改善。

此外，形成凹槽631，玻璃634和粘合剂层635叠置在凹槽631中，并且对应于玻璃634和粘合剂层635的部分被切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

这里，尽管未示出，但是第(6-2)实施方案可以应用到第(6-3)实施方案。换句话说，具有空腔结构的芯片630的玻璃634和粘合剂层635的前端可以覆盖有支撑基板71。

在其中芯片630如上所述构成的情况下，当在步骤S666中进行支撑基板71的变薄时，类似于步骤S645(图58)的过程，可以在到达玻璃634的底部(盖玻璃81的凸部的前端)之前，进行变薄，使得其中支撑基板71的下表面和盖玻璃81的凸部的下表面(即，粘合剂层635的下表面)覆盖有支撑基板71的状态被维持。

如上所述，由于整个芯片覆盖有盖玻璃81，因此芯片具有其中在边缘没有界面的结构。结果，可以防止水分从芯片的边缘界面侵入。

此外，由于从边缘到界面的距离很大，因此可以实现水分不可能侵入的结构。

此外，由于芯片覆盖有箱式结构的盖玻璃81，因此芯片的端部可以具有足够的玻璃厚度，并且可以减少传感器上部的玻璃厚度，因此可以防止来自玻璃边缘的眩光。

此外，由于提供其中在切割时仅切割玻璃结构的，因此可以降低成本。

<第七实施方案>

在第七实施方案中，芯片内的特定层被疏水膜包围，以防止水分侵入芯片。

<第(7-1)实施方案>

图62示出根据第七实施方案的芯片的构成。图62所示的芯片700构成背面照射型CMOS图像传感器。具有与图2所示的芯片70相同的构成的部分用相同的附图标记示出，然后进行说明。

具体地，由SiO2制成的配线层72形成在支撑基板71上，并且硅基板73形成在配线层72上。用作像素的光电转换单元的多个光电二极管74以一定间隔形成在硅基板73的表面上。

由SiO2制成的钝化膜701形成在硅基板73和光电二极管74上。用于防止光泄漏到相邻像素中的遮光膜76在相邻的光电二极管74之间形成在钝化膜701的一部分上。用于平坦化其中形成滤色器的区域的平坦化膜75形成在钝化膜701和遮光膜76上。

滤色层77形成在平坦化膜75上。在滤色层77中，多个滤色器以像素为单位形成，并且例如，滤色器的颜色根据拜耳阵列布置。

微透镜层79形成在滤色层77上。在微透镜层79中，对于每个像素形成用于将光收集到各像素的光电二极管74上的微透镜层。

这里，除了图62之外，芯片700的构成将参照图63进一步说明。图63是示意性示出芯片700的构成的平面图。在图63中，为帮助理解该图，衬垫开口部703的附图标记被部分地省略。

芯片700大致分为像素区域A1、衬垫区域A2、划线区域A3和其余区域。

像素区域A1是其中布置有包括形成在硅基板73的表面上的光电二极管74的像素的区域。

衬垫区域A2限定在像素区域A1的外侧，沿着芯片700的相对两边平行地布置。在各衬垫区域A2中，每一个用作从芯片700的上端延伸到配线层72的内部的孔并用作电极衬垫702的配线孔的衬垫开口部703直线并排地形成。此外，配线用的电极衬垫702形成在衬垫开口部703的底部。

划线区域A3是其中从晶片切割芯片700的区域，并且包括芯片700的边缘部(以下，称为“芯片边缘”)。

在衬垫区域A2和划线区域A3中，形成用于防止水分从外部侵入或杂质侵入的疏水膜。例如，疏水膜可以通过使用CxFy系气体或CxHyFz系气体(例如，CF4、C4F8、C5F8、C4F6、CHF3、CH2F2、CH3F或C5HF7)的蚀刻利用F系沉积形成，或者可以通过侧壁部中的自对准形成。

在衬垫区域A2中，疏水膜形成为覆盖衬垫开口部703的内壁。在图62所示的芯片700中，疏水膜704-1形成在衬垫开口部703的像素区域A1侧，并且疏水膜704-2形成在衬垫开口部703的划线区域A3侧。

由于图62是芯片700的截面图，因此疏水膜704被示出形成在各衬垫开口部703的内壁上，但是如图63所示，由于衬垫开口部703具有封闭的形状，例如圆形形状或方形形状，因此疏水膜704-1和疏水膜704-2形成为一个不间断的疏水膜。

为了便于说明，在图63以后的附图中，如图62所示，示出形成在衬垫开口部703上的疏水膜704，并且疏水膜704将被描述为形成在各衬垫开口部703的内壁上。

形成在衬垫开口部703上的疏水膜704形成为覆盖衬垫开口部703的内壁，并且从微透镜层79的上端覆盖到其中形成配线层72的硅基板的一部分。疏水膜704的前端与电极衬垫702的上表面接触。

疏水膜705形成在芯片边缘。下文中，在芯片700的侧面(芯片700的外侧壁，即，外壁)中垂直于硅基板73的表面形成的部分称为“侧壁部”。形成在侧壁部中的疏水膜705从微透镜层79的上端到其中形成配线层72的硅基板的一部分覆盖芯片700的侧面。疏水膜705的前端与其中形成配线层72的硅基板接触。

如上所述，芯片700的诸如各衬垫开口部703等基板的垂直方向上形成的凹槽的内壁无间隙地覆盖有疏水膜704。此外，在芯片700的基板垂直方向上形成的侧壁部无间隙地覆盖有疏水膜705。结果，通过疏水膜704和疏水膜705防止水分或杂质侵入芯片700。因此，可以实现具有改善的防湿性能的芯片700。

由于在衬垫开口部703的内壁和侧壁部上存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703的内壁和侧壁部。由于疏水膜形成在衬垫开口部703的内壁和侧壁部上以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

<根据第(7-1)实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图64是用于说明切割之前的芯片的制造过程的图。参照图64说明的制造过程将集中在作为本技术的特征构成之一的疏水膜的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

在步骤S711中，准备其中形成有光电二极管74等的半导体晶片。

在步骤S712中，形成半导体晶片的衬垫区域A2的衬垫开口部703。例如，衬垫开口部703通过图案化后蚀刻形成。

在步骤S713中，形成疏水膜704和疏水膜705。疏水膜704和疏水膜705可以通过使用CxFy系气体或CxHyFz系气体(例如，CF4、C4F8、C5F8、C4F6、CHF3、CH2F2、CH3F或C5HF7)的蚀刻利用F系沉积形成，或者可以通过侧壁部中的自对准形成。

如上所述，由于疏水膜形成在衬垫开口部703的内壁和芯片边缘上，因此防湿性能可以进一步改善。

此外，由于在疏水膜形成在侧壁部(划线区域A3)中之后进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

<第(7-2)实施方案>

图65示出根据第七实施方案的芯片的另一种构成。图65所示的芯片710构成背面照射型CMOS图像传感器。在图65所示的芯片710中，具有与图62所示的芯片700所示相同的构成的部分用相同的附图标记示出，然后进行说明。

在图65所示的根据第(7-2)实施方案的芯片710的构成中，像素区域A1的构成与图62所示的根据第(7-1)实施方案的芯片700的构成相同。

在芯片710的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部703的两侧，并且疏水膜形成在凹槽中。凹槽711-1形成在衬垫开口部703的像素区域A1侧，并且疏水膜712-1和疏水膜712-2形成在凹槽711-1的内壁上。类似地，凹槽711-2形成在衬垫开口部703的划线区域A3侧，并且疏水膜712-3和疏水膜712-4形成在凹槽711-2的内壁上。

凹槽711形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。疏水膜712形成在凹槽711的内侧。换句话说，疏水膜712形成为从微透镜层79的上端覆盖到硅基板73的一部分，并且疏水膜704的前端形成为与硅基板73接触。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽713形成在划线区域A3中，并且疏水膜714-1和疏水膜714-2形成在凹槽713的内壁上。

类似于凹槽711，凹槽713形成为使得其中形成有光电二极管74的硅基板73的一部分被挖掘。疏水膜714形成在凹槽713的内侧。换句话说，疏水膜714形成为从微透镜层79的上端覆盖到硅基板73的一部分，并且疏水膜704的前端形成为与硅基板73接触。

如上所述，由于形成凹槽并且形成疏水膜，因此其中布置有光电二极管74的像素区域A1和包括滤色层77的区域被具有防水性能的硅基板73和疏水膜712和714无间隙地包围。

结果，防止水分或杂质侵入光电二极管74和滤色层77，并且防止暗电流的增加和滤色器的分光特性的变化。

如同图62的芯片700的疏水膜704或疏水膜705，沿着衬垫开口部的内壁或芯片的侧面暴露到外部形成的疏水膜称为“侧壁型”。另一方面，如同图65的芯片710的疏水膜712或疏水膜714，埋入形成在所形成的凹槽的内侧的疏水膜称为“埋入型”。

埋入型疏水膜可以形成为具有小于侧壁型疏水膜的垂直台阶差。

如上所述，根据第(7-2)实施方案的芯片710，通过疏水膜712和疏水膜714防止水分或杂质侵入芯片710。因此，可以实现具有改善的防湿性能的芯片710。

由于在衬垫开口部703或芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703或芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-3)实施方案>

图66示出根据第七实施方案的芯片的另一种构成。图66所示的芯片720构成背面照射型CMOS图像传感器。在图66所示的芯片720中，具有与图62所示的芯片700所示相同的构成的部分用相同的附图标记示出，然后进行说明。

在图66所示的芯片720中，用于防止水分或杂质侵入的钝化膜721形成在微透镜层79的表面上。钝化膜721由具有防水性的透明SiN(氮化硅)形成。

这里，参照图63详细说明钝化膜721的构成。钝化膜721可以大致分为顶棚部、多孔壁部和侧壁部。

顶棚部形成为覆盖除了其中形成衬垫开口部703的部分之外的由侧壁部包围的整个区域。此外，滤色层77布置在顶棚部和硅基板73之间。钝化膜721形成在顶棚部中。

多孔壁部形成为覆盖各个衬垫开口部703的内壁。多孔壁部的外壁与硅基板73接触，多孔壁部的下端与电极衬垫702的上表面接触。钝化膜722-1和钝化膜722-2(图66)形成在多孔壁部中。

由于图66是芯片720的截面图，因此钝化膜722被示出形成在各衬垫开口部703的内壁上，但是如图63所示，由于衬垫开口部703具有封闭的形状，例如圆形形状或方形形状，因此钝化膜722-1和钝化膜722-2形成为一个不间断的钝化膜。

为了便于说明，在图66以后的附图中，如图66所示，示出形成在衬垫开口部703上的钝化膜722，并且钝化膜722将被描述为形成在各衬垫开口部703的内壁上。

侧壁部在芯片720侧面(芯片720的外侧壁，即，外壁)中垂直于硅基板73的表面形成。侧壁部从微透镜层79的上端到配线层72的一部分覆盖芯片720的侧面，并且侧壁部的内壁与硅基板73的侧面接触。钝化膜723形成在侧壁部中。

因此，除了其中形成衬垫开口部703的那部分之外的包括像素区域A1的硅基板73的整个表面和整个滤色层77被顶棚部中的钝化膜721和侧壁部中的钝化膜723无间隙地包围。此外，各衬垫开口部703的内壁(多孔壁部)无间隙地覆盖有钝化膜722。

结果，通过顶棚部中的钝化膜721防止水分或杂质从芯片720的表面(上部)侵入。此外，通过多孔壁部中的钝化膜722和侧壁部中的钝化膜723防止水分或杂质从芯片720的侧面侵入。此外，通过硅基板73的下表面防止水分或杂质从芯片720的下部侵入。

结果，例如，即使当芯片720被放置在其中水蒸汽压力很高并且水分迅速扩散的环境中时，也可以防止由于水分或杂质侵入光电二极管74的表面或滤色层77引起的暗电流的增加和分光特性的变化。

此外，在图66所示的芯片720中，疏水膜形成在多孔壁部和侧壁部中。

在图66所示的芯片720中，疏水膜724-1形成在衬垫开口部703的像素区域A1侧，疏水膜724-2形成在衬垫开口部703的划线区域A3侧。

形成在衬垫开口部703中的疏水膜724形成为从微透镜层79的上端到其中形成配线层72的硅基板的一部分覆盖衬垫开口部703的内壁。疏水膜724的前端与电极衬垫702的上表面接触。

疏水膜725形成在芯片边缘。形成在侧壁部中的疏水膜724从微透镜层79的上端到其中形成配线层72的硅基板的一部分覆盖芯片700的侧面。疏水膜725的前端与其中形成配线层72的硅基板接触。

如上所述，芯片720的各衬垫开口部703的内壁无间隙地覆盖有疏水膜724。此外，芯片720的侧壁部无间隙地覆盖有疏水膜725。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图66所示的芯片720具有其中通过其中钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片720。

<根据第(7-3)实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图64是用于说明切割之前的芯片的制造过程的图。参照图67说明的制造过程将集中在作为本技术的特征构成之一的疏水膜的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

在步骤S721中，准备其中形成有光电二极管74等的半导体晶片。

在步骤S722中，形成半导体晶片的衬垫区域A2的衬垫开口部703。例如，衬垫开口部703通过图案化后蚀刻形成。

在步骤S723中，形成钝化膜721、钝化膜722和钝化膜723。在形成钝化膜之后，在需要时，进行使钝化膜变薄的过程。

在步骤S724中，形成疏水膜704和疏水膜705。疏水膜704和疏水膜705可以通过使用CxFy系气体或CxHyFz系气体(例如，CF4、C4F8、C5F8、C4F6、CHF3、CH2F2、CH3F或C5HF7)的蚀刻利用F系沉积形成，或者可以通过侧壁部中的自对准形成。

如上所述，由于钝化膜和疏水膜形成在衬垫开口部703的内壁(多孔壁部)和芯片边缘(侧壁部)上，因此防湿性能可以进一步改善。

此外，由于在钝化膜和疏水膜形成在侧壁部(划线区域A3)中之后进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

<第(7-4)实施方案>

图68示出根据第七实施方案的芯片的另一种构成。图68所示的芯片730构成背面照射型CMOS图像传感器。在图68所示的芯片730中，具有与图66所示的芯片720相同的构成的部分用相同的附图标记示出，然后进行说明。

在图68所示的根据第(7-4)实施方案的芯片730的构成中，像素区域A1的构成与图66所示的根据第(7-3)实施方案的芯片720的构成相同，并且钝化膜721形成在微透镜层79上。

在芯片730的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部703的两侧，并且钝化膜和疏水膜形成在凹槽中。凹槽731-1形成在衬垫开口部703的像素区域A1侧，并且在凹槽731-1的内壁上，疏水膜733-1形成为叠置在钝化膜732-1上，疏水膜733-2形成为叠置在钝化膜732-2上。

类似地，凹槽731-2形成在衬垫开口部703的划线区域A3侧，并且在凹槽731-2的内壁上，疏水膜733-3形成为叠置在钝化膜732-3上，疏水膜733-4形成为叠置在钝化膜732-4上。

凹槽731形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜732和疏水膜733形成在凹槽731的内侧。换句话说，钝化膜732和疏水膜733形成为从微透镜层79的上端覆盖到硅基板73的一部分，并且钝化膜732和疏水膜704的前端形成为与硅基板73接触。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽734形成在划线区域A3中，并且在凹槽734的内壁上，疏水膜736-1形成为叠置在钝化膜735-1上，疏水膜736-2形成为叠置在钝化膜735-2上。

类似于凹槽731，凹槽734形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜735和疏水膜736形成在凹槽734的内侧。换句话说，钝化膜735和疏水膜736形成为从微透镜层79的上端覆盖到硅基板73的一部分，并且钝化膜735和疏水膜736的前端形成为与硅基板73接触。

如上所述，由于形成凹槽并且形成钝化膜和疏水膜，因此其中布置有光电二极管74的像素区域A1和包括滤色层77的区域被具有防水性能的硅基板73、钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管74和滤色层77，并且防止暗电流的增加和滤色器的分光特性的变化。

如上所述，根据第(7-4)实施方案的芯片730，通过钝化膜和疏水膜防止水分或杂质侵入芯片730。因此，可以实现具有改善的防湿性能的芯片730。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-5)实施方案>

图69示出根据第七实施方案的芯片的另一种构成。图69所示的芯片740构成背面照射型CMOS图像传感器。在图69所示的芯片740中，具有与图66所示的芯片720相同的构成的部分用相同的附图标记示出，然后进行说明。

在图69所示的芯片740中，用于防止水分或杂质侵入的钝化膜721形成在微透镜层79的表面上。这一点与图66所示的芯片720相同，但是图69所示的芯片740与芯片720的不同之处在于，在衬垫区域A2和划线区域A3中，没有微透镜层79形成并且代替微透镜层79以一定膜厚度形成钝化膜721。

在衬垫区域A2和划线区域A3中，未形成光电二极管74，因此不必须形成微透镜。由于没有微透镜层79形成在衬垫区域A2和划线区域A3中，因此可以减小水分等侵入微透镜层79的可能性。

在图69所示的芯片740中，类似于图66所示的芯片720，疏水膜形成在多孔壁部和侧壁部中。

在图69所示的芯片740中，疏水膜742-1形成为在衬垫开口部703的像素区域A1侧叠置在钝化膜741-1上，疏水膜742-2形成为在衬垫开口部703的划线区域A3侧叠置在钝化膜741-2上。

形成在衬垫开口部703中的钝化膜741形成为覆盖衬垫开口部703的内壁，并且从平坦化膜75的上端覆盖到其中形成配线层72的硅基板的一部分。钝化膜741的前端与电极衬垫702的上表面接触。

类似地，形成在衬垫开口部703中的疏水膜742形成为覆盖衬垫开口部703的内壁，并且从钝化膜721的上端覆盖到其中形成配线层72的硅基板的一部分。疏水膜742的前端与电极衬垫702的上表面接触。

疏水膜742形成为在芯片边缘叠置在钝化膜743上。形成在侧壁部中的钝化膜743从平坦化膜75的上端覆盖到其中形成配线层72的硅基板的一部分。钝化膜743的前端与其中形成配线层72的硅基板接触。

类似地，形成在侧壁部中的疏水膜744从钝化膜721的上端覆盖到其中形成配线层72的硅基板的一部分。疏水膜744的前端与其中形成配线层72的硅基板接触。

如上所述，芯片740的各衬垫开口部703的内壁无间隙地覆盖有钝化膜741和疏水膜742。此外，芯片740的侧壁部无间隙地覆盖有钝化膜743和疏水膜742。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。钝化膜和疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。此外，对应部分的钝化膜可以形成为很厚，因此防湿效果可以进一步提高。

此外，由于钝化膜和疏水膜在切割前形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图69所示的芯片740具有其中通过其中钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片740。

<第(7-6)实施方案>

图70示出根据第七实施方案的芯片的另一种构成。图70所示的芯片750构成背面照射型CMOS图像传感器。在图70所示的芯片750中，具有与图68所示的芯片730相同的构成的部分用相同的附图标记示出，然后进行说明。

在图70所示的芯片750中，用于防止水分或杂质侵入的钝化膜721形成在微透镜层79的表面上。这一点与图68所示的芯片730相同，但是图70所示的芯片750与芯片730的不同之处在于，在衬垫区域A2和划线区域A3中，没有微透镜层79形成并且代替微透镜层79以一定膜厚度形成钝化膜721。

在衬垫区域A2和划线区域A3中，未形成光电二极管74，因此不必须形成微透镜。由于没有微透镜层79形成在衬垫区域A2和划线区域A3中，因此可以减小水分等侵入微透镜层79的可能性。

在图70所示的芯片750中，类似于图68所示的芯片730，疏水膜形成在多孔壁部和侧壁部中。

在芯片750的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部703的两侧，并且钝化膜和疏水膜形成在凹槽中。凹槽751-1形成在衬垫开口部703的像素区域A1侧，并且在凹槽751-1的内壁上，疏水膜753-1形成为叠置在钝化膜752-1上，疏水膜753-2形成为叠置在钝化膜752-2上。

类似地，凹槽751-2形成在衬垫开口部703的划线区域A3侧，并且在凹槽751-2的内壁上，疏水膜753-3形成为叠置在钝化膜752-3上，疏水膜753-4形成为叠置在钝化膜752-4上。

凹槽751形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜752和疏水膜753形成在凹槽751的内侧。换句话说，钝化膜752形成为从平坦化膜75的上端覆盖到硅基板73的一部分，并且钝化膜752的前端形成为与硅基板73接触。

疏水膜753形成为从钝化膜721的上端覆盖到硅基板73的一部分，并且疏水膜753的前端形成为与硅基板73接触。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽754形成在划线区域A3中，并且在凹槽754的内壁上，疏水膜756-1形成为叠置在钝化膜755-1上，疏水膜756-2形成为叠置在钝化膜755-2上。

类似于凹槽751，凹槽754形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜755和疏水膜756形成在凹槽754的内侧。换句话说，钝化膜755形成为从平坦化膜75的上端覆盖到硅基板73的一部分，并且钝化膜755的前端形成为与硅基板73接触。

疏水膜756形成为从钝化膜721的上端覆盖到硅基板73的一部分，并且疏水膜756的前端形成为与硅基板73接触。

如上所述，由于形成凹槽并且形成钝化膜和疏水膜，因此其中布置有光电二极管74的像素区域A1和包括滤色层77的区域被具有防水性能的硅基板73、钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管74和滤色层77，并且防止暗电流的增加和滤色器的分光特性的变化。

如上所述，根据第(7-4)实施方案的芯片750，通过钝化膜和疏水膜防止水分或杂质侵入芯片750。因此，可以实现具有改善的防湿性能的芯片750。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-7)实施方案>

图71示出根据第七实施方案的芯片的另一种构成。图71所示的芯片760构成背面照射型CMOS图像传感器。在图71所示的芯片760中，具有与图66所示的芯片720相同的构成的部分用相同的附图标记示出，然后进行说明。

图71的芯片760与图66的芯片720的不同之处在于，形成微透镜钝化膜761和平坦化膜762，代替钝化膜721和微透镜层79。

平坦化膜762形成在滤色层77和微透镜钝化膜761之间，以使其中形成微透镜的区域平坦化。

例如，微透镜钝化膜761由具有防水性的透明SiN形成，并且还发挥图66的微透镜层79和钝化膜721的功能。微透镜钝化膜761包括顶棚部、多孔壁部和侧壁部。

在顶棚部中，在像素区域A1中，用于收集光到各像素的光电二极管74上的微透镜针对每个像素形成。顶棚部形成为覆盖除了其中形成衬垫开口部703的那部分之外的由侧壁部包围的整个区域。

形成在多孔壁部中的微透镜钝化膜763-1和微透镜钝化膜763-2形成为覆盖衬垫开口部703的内壁。此外，形成在多孔壁部中的微透镜钝化膜763-1和微透镜钝化膜763-2的外壁与硅基板73接触，并且形成在多孔壁部中的微透镜钝化膜763-1和微透镜钝化膜763-2的下端与电极衬垫702的上表面接触。

形成在侧壁部中的微透镜钝化膜765形成为从平坦化膜762的上端到配线层72的一部分的范围覆盖芯片760的侧面。此外，形成在侧壁部中的微透镜钝化膜765垂直于硅基板73的表面，并且与硅基板73的侧面接触。

结果，其中布置有光电二极管74的像素区域A1和包括滤色层77的区域被具有防水性能的硅基板73、微透镜钝化膜761、微透镜钝化膜763和微透镜钝化膜765无间隙地包围。结果，防止水分或杂质侵入光电二极管74的表面和滤色层77，并且防止暗电流的增加和滤色器的分光特性的变化。

此外，微透镜钝化膜761兼用作具有防水性的微透镜和钝化膜，因此可以减少芯片760的叠层数量和制造过程的数量。

在图71所示的芯片760中，疏水膜形成在多孔壁部和侧壁部中。

在图71所示的芯片760中，疏水膜764-1形成在衬垫开口部703的像素区域A1侧，疏水膜764-2形成在衬垫开口部703的划线区域A3侧。

形成在衬垫开口部703中的疏水膜764形成为覆盖衬垫开口部703的内壁，并且从微透镜钝化膜761的上端覆盖到其中形成配线层72的硅基板的一部分。疏水膜764的前端与电极衬垫702的上表面接触。

疏水膜766形成在侧壁部中。形成在侧壁部中的疏水膜766从微透镜钝化膜761的上端到其中形成配线层72的硅基板的一部分覆盖芯片760的侧面。此外，疏水膜766的前端与其中形成配线层72的硅基板接触。

如上所述，芯片760的各衬垫开口部703的内壁无间隙地覆盖有疏水膜764。此外，芯片760的侧壁部无间隙地覆盖有疏水膜766。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于微透镜钝化膜和疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图71所示的芯片760具有其中通过其中微透镜钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片760。

<第(7-8)实施方案>

图72示出根据第七实施方案的芯片的另一种构成。图72所示的芯片770构成背面照射型CMOS图像传感器。在图72所示的芯片770中，具有与图68所示的芯片730相同的构成的部分用相同的附图标记示出，然后进行说明。

图72的芯片770与图68的芯片730的不同之处在于，形成微透镜钝化膜761和平坦化膜762，代替钝化膜721和微透镜层79。

平坦化膜762形成在滤色层77和微透镜钝化膜761之间，以使其中形成微透镜的区域平坦化。

例如，微透镜钝化膜761由具有防水性的透明SiN形成，并且还发挥图68的微透镜层79和钝化膜721的功能。微透镜钝化膜761包括顶棚部、多孔壁部和侧壁部。

在顶棚部中，在像素区域A1中，用于收集光到各像素的光电二极管74上的微透镜针对每个像素形成。此外，顶棚部形成为覆盖除了其中形成衬垫开口部703的那部分之外的由侧壁部包围的整个区域。

在芯片770的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部703的两侧，并且微透镜钝化膜和疏水膜形成在凹槽中。凹槽771-1形成在衬垫开口部703的像素区域A1侧，并且在凹槽771-1的内壁上，疏水膜773-1形成为叠置在微透镜钝化膜772-1上，疏水膜773-2形成为叠置在微透镜钝化膜772-2上。

类似地，凹槽771-2形成在衬垫开口部703的划线区域A3侧，并且在凹槽771-2的内壁上，疏水膜773-3形成为叠置在微透镜钝化膜772-3上，疏水膜773-4形成为叠置在微透镜钝化膜772-4上。

凹槽771形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。微透镜钝化膜772和疏水膜773形成在凹槽771的内侧。换句话说，微透镜钝化膜772形成为从平坦化膜762的上端覆盖到硅基板73的一部分，并且微透镜钝化膜772的前端形成为与硅基板73接触。

疏水膜773形成为从微透镜钝化膜761的上端覆盖到硅基板73的一部分，并且疏水膜773的前端形成为与硅基板73接触。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽774形成在划线区域A3中，并且在凹槽774的内壁上，疏水膜776-1形成为叠置在微透镜钝化膜775-1上，疏水膜776-2形成为叠置在微透镜钝化膜775-2上。

类似于凹槽771，凹槽774形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。微透镜钝化膜775和疏水膜776形成在凹槽774的内侧。

换句话说，微透镜钝化膜775形成为从平坦化膜762的上端覆盖到硅基板73的一部分，并且微透镜钝化膜775的前端形成为与硅基板73接触。

疏水膜776形成为从微透镜钝化膜761的上端覆盖到硅基板73的一部分，并且疏水膜776的前端形成为与硅基板73接触。

如上所述，由于形成凹槽并且形成微透镜钝化膜和疏水膜，因此其中布置有光电二极管74的像素区域A1和包括滤色层77的区域被具有防水性能的硅基板73、微透镜钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管74和滤色层77，并且防止暗电流的增加和滤色器的分光特性的变化。

如上所述，根据第(7-8)实施方案的芯片770，通过微透镜钝化膜和疏水膜防止水分或杂质侵入芯片770。因此，可以实现具有改善的防湿性能的芯片770。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-9)实施方案>

图73示出根据第七实施方案的芯片的另一种构成。图73所示的芯片780构成背面照射型CMOS图像传感器。在图73所示的芯片780中，具有与图71所示的芯片760相同的构成的部分用相同的附图标记示出，然后进行说明。

图73的芯片780具有其中从图71的芯片760除去平坦化膜762的构成。换句话说，图73所示的芯片780的微透镜钝化膜761的顶棚部与滤色层77的上表面接触。

结果，芯片780的微透镜平坦性略低于图71的芯片760，但是可以实现制造过程的缩短和成本降低，同时实现相同的防水效果。

在图73的芯片780中，类似于图71的芯片760，例如，微透镜钝化膜761由具有防水性的透明SiN形成，并且包括顶棚部、多孔壁部和侧壁部。

在像素区域A1中，形成在顶棚部中的微透镜钝化膜761针对每个像素形成为用于收集光到各像素的光电二极管74上的微透镜。此外，顶棚部形成为覆盖除了其中形成衬垫开口部703的那部分之外的由侧壁部包围的整个区域。

形成在多孔壁部中的微透镜钝化膜781-1和微透镜钝化膜781-2形成为覆盖衬垫开口部703的内壁。此外，形成在多孔壁部中的微透镜钝化膜781-1和微透镜钝化膜781-2的外壁与硅基板73接触，并且形成在多孔壁部中的微透镜钝化膜781-1和微透镜钝化膜781-2的下端与电极衬垫702的上表面接触。

形成在侧壁部中的微透镜钝化膜783形成为从平坦化膜75的上端到配线层72的一部分的范围覆盖芯片780的侧面。此外，形成在侧壁部中的微透镜钝化膜783垂直于配线层72的表面，并且与配线层72的侧面接触。

结果，其中布置有光电二极管74的像素区域A1和包括滤色层77的区域被具有防水性能硅基板73、微透镜钝化膜761、微透镜钝化膜781和微透镜钝化膜783的无间隙地包围。结果，防止水分或杂质侵入光电二极管74的表面和滤色层77，并且防止暗电流的增加和滤色器的分光特性的变化。

此外，微透镜钝化膜761兼用作具有防水性的微透镜和钝化膜，因此可以减少芯片780的叠层数量和制造过程的数量。

在图73所示的芯片780中，疏水膜形成在多孔壁部和侧壁部中。

在图73所示的芯片780中，疏水膜782-1形成在衬垫开口部703的像素区域A1侧，疏水膜782-2形成在衬垫开口部703的划线区域A3侧。

形成在衬垫开口部703中的疏水膜782形成为覆盖衬垫开口部703的内壁，并且从微透镜钝化膜761的上端覆盖到其中形成配线层72的硅基板的一部分。疏水膜782的前端与电极衬垫702的上表面接触。

疏水膜784形成在侧壁部中。形成在侧壁部中的疏水膜784从微透镜钝化膜761的上端到其中形成配线层72的硅基板的一部分覆盖芯片780的侧面。此外，疏水膜784的前端与其中形成配线层72的硅基板接触。

如上所述，芯片780的各衬垫开口部703的内壁无间隙地覆盖有疏水膜782。此外，芯片780的侧壁部无间隙地覆盖有疏水膜784。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于微透镜钝化膜和疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图73所示的芯片780具有其中通过其中微透镜钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片780。

<第(7-10)实施方案>

图74示出根据第七实施方案的芯片的另一种构成。图74所示的芯片790构成背面照射型CMOS图像传感器。在图74所示的芯片790中，具有与图72所示的芯片770相同的构成的部分用相同的附图标记示出，然后进行说明。

图74的芯片790具有其中从图72的芯片770除去平坦化膜762的构成。换句话说，图74所示的芯片790的微透镜钝化膜761的顶棚部与滤色层77的上表面接触。

结果，芯片790的微透镜平坦性略低于图72的芯片770，但是可以实现制造过程的缩短和成本降低，同时实现相同的防水效果。

在图74的芯片790中，类似于图72的芯片770，例如，微透镜钝化膜761由具有防水性的透明SiN形成，并且包括顶棚部、多孔壁部和侧壁部。

在像素区域A1中，形成在顶棚部中的微透镜钝化膜761针对每个像素形成为用于收集光到各像素的光电二极管74上的微透镜。此外，顶棚部形成为覆盖除了其中形成衬垫开口部703的那部分之外的由侧壁部包围的整个区域。

在芯片790的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部703的两侧，并且微透镜钝化膜和疏水膜形成在凹槽中。凹槽791-1形成在衬垫开口部703的像素区域A1侧，并且在凹槽791-1的内壁上，疏水膜793-1形成为叠置在微透镜钝化膜792-1上，疏水膜793-2形成为叠置在微透镜钝化膜792-2上。

类似地，凹槽791-2形成在衬垫开口部703的划线区域A3侧，并且在凹槽791-2的内壁上，疏水膜793-3形成为叠置在微透镜钝化膜792-3上，疏水膜793-4形成为叠置在微透镜钝化膜792-4上。

凹槽791形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。微透镜钝化膜792和疏水膜793形成在凹槽791的内侧。换句话说，微透镜钝化膜792形成为从平坦化膜75的上端覆盖到硅基板73的一部分，并且微透镜钝化膜792的前端形成为与硅基板73接触。

疏水膜793形成为从微透镜钝化膜761的上端覆盖到硅基板73的一部分，并且疏水膜793的前端形成为与硅基板73接触。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽794形成在划线区域A3中，并且在凹槽794的内壁上，疏水膜796-1形成为叠置在微透镜钝化膜795-1上，疏水膜796-2形成为叠置在微透镜钝化膜795-2上。

类似于凹槽791，凹槽794形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。微透镜钝化膜795和疏水膜796形成在凹槽794的内侧。

换句话说，微透镜钝化膜795形成为从平坦化膜75的上端覆盖到硅基板73的一部分，并且微透镜钝化膜795的前端形成为与硅基板73接触。

疏水膜796形成为从微透镜钝化膜761的上端覆盖到硅基板73的一部分，并且疏水膜796的前端形成为与硅基板73接触。

如上所述，由于形成凹槽并且形成微透镜钝化膜和疏水膜，因此其中布置有光电二极管74的像素区域A1和包括滤色层77的区域被具有防水性能的硅基板73、微透镜钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管74和滤色层77，并且防止暗电流的增加和滤色器的分光特性的变化。

如上所述，根据第(7-10)实施方案的芯片790，通过微透镜钝化膜和疏水膜可以防止水分或杂质侵入芯片790。因此，可以实现具有改善的防湿性能的芯片790。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-11)实施方案>

图75示出根据第七实施方案的芯片的另一种构成。图75所示的芯片800构成背面照射型CMOS图像传感器。在图75所示的芯片800中，具有与图66所示的芯片720相同的构成的部分用相同的附图标记示出，然后进行说明。

在图75所示的芯片800中，用于防止水分或杂质侵入的钝化膜801形成在微透镜层79和滤色层77之间。例如，钝化膜801由具有防水性的透明SiN(氮化硅)形成。

钝化膜801的顶棚部形成在滤色层77和微透镜层79之间，并且与滤色层77的上表面和微透镜层79的下表面接触。这里，在其中未形成滤色层77的衬垫区域A2和划线区域A3中，顶棚部形成在平坦化膜75和微透镜层79之间并且与平坦化膜75的上表面和微透镜层79的下表面接触。

形成在顶棚部中的钝化膜801形成为覆盖除了其中形成衬垫开口部802的那部分之外的由侧壁部包围的整个区域。此外，滤色层77布置在形成在顶棚部中的钝化膜801和硅基板73之间。

形成在多孔壁部中的钝化膜801形成为覆盖各衬垫开口部802的内壁，并且形成钝化膜803-1和钝化膜803-2(图75)。形成在多孔壁部中的钝化膜803与硅基板73接触，并且多孔壁部的下端与电极衬垫702的上表面接触。

由于钝化膜801形成在侧壁部中，因此钝化膜805垂直于硅基板73的表面形成在芯片800的侧面(芯片800的外侧壁，即，外壁)。形成在侧壁部中的钝化膜805从平坦化膜75的上端到配线层72的一部分的范围覆盖芯片800的侧面，并且侧壁部的内壁与硅基板73的侧面接触。

因此，除了其中形成衬垫开口部802的那部分之外，包括像素区域A1的硅基板73的整个表面和整个滤色层77被顶棚部中的钝化膜801和侧壁部中的钝化膜805无间隙地包围。此外，各衬垫开口部802的内壁(多孔壁部)无间隙地覆盖有钝化膜803。

结果，通过顶棚部中的钝化膜801和侧壁部中的钝化膜803防止水分或杂质从芯片800的表面(上部)侵入。此外，通过侧壁部中的钝化膜805防止水分或杂质从芯片800的侧面侵入。此外，通过硅基板73的下表面防止水分或杂质从芯片800的下部侵入。

结果，例如，即使当芯片800被放置在其中水蒸汽压力很高并且水分迅速扩散的环境中时，也可以防止由于水分或杂质侵入光电二极管74的表面或滤色层77引起的暗电流的增加和分光特性的变化。

此外，在图75所示的芯片800中，疏水膜形成在多孔壁部和侧壁部中。

在图75所示的芯片800中，疏水膜804-1形成在衬垫开口部802的像素区域A1侧，疏水膜804-2形成在衬垫开口部802的划线区域A3侧。

形成在衬垫开口部802中的疏水膜804形成为覆盖衬垫开口部802的内壁，并且从钝化膜801的上端覆盖到其中形成配线层72的硅基板的一部分。疏水膜804的前端与电极衬垫702的上表面接触。

疏水膜806形成在芯片边缘。形成在侧壁部中的疏水膜806从钝化膜801的上端到其中形成配线层72的硅基板的一部分覆盖芯片800的侧面。此外，疏水膜806的前端与其中形成配线层72的硅基板接触。

如上所述，芯片800的各衬垫开口部802的内壁无间隙地覆盖有疏水膜804。此外，芯片800的侧壁部无间隙地覆盖有疏水膜806。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图75所示的芯片800具有其中通过其中钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片800。

<第(7-12)实施方案>

图76示出根据第七实施方案的芯片的另一种构成。图76所示的芯片810构成背面照射型CMOS图像传感器。在图76所示的芯片810中，具有与图65所示的芯片710相同的构成的部分用相同的附图标记示出，然后进行说明。

在图76所示的芯片810中，用于防止水分或杂质侵入的钝化膜801形成在微透镜层79和滤色层77之间。例如，钝化膜801由具有防水性的透明SiN(氮化硅)形成。

钝化膜801的顶棚部形成在滤色层77和微透镜层79之间，并且与接触滤色层77的上表面和微透镜层79的下表面。这里，在其中未形成滤色层77的衬垫区域A2和划线区域A3中，顶棚部形成在平坦化膜75和微透镜层79之间并且与平坦化膜75的上表面和微透镜层79的下表面接触。

在芯片810的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部802的两端，并且钝化膜和疏水膜形成在凹槽中。

凹槽811-1形成在衬垫开口部802的像素区域A1侧，并且在凹槽811-1的内壁上，疏水膜813-1形成为叠置在钝化膜812-1上，疏水膜813-2形成为叠置在钝化膜812-2上。凹槽811-1填充有与用于形成微透镜层79的材料相同的材料，并且形成为与微透镜层79连续。

类似地，凹槽811-2形成在衬垫开口部802的划线区域A3侧，并且在凹槽811-2的内壁上，疏水膜813-3形成为叠置在钝化膜812-3上，疏水膜813-4形成为叠置在钝化膜812-4上。凹槽811-2填充有与用于形成微透镜层79的材料相同的材料。

凹槽811形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜812和疏水膜813形成在凹槽811的内侧。换句话说，钝化膜812形成为从平坦化膜75的上端覆盖到硅基板73的一部分，并且钝化膜812的前端形成为与硅基板73接触。

疏水膜813形成为从钝化膜801的上端覆盖到硅基板73的一部分，并且疏水膜813的前端形成为与硅基板73接触。换句话说，疏水膜813形成为覆盖钝化膜801的侧面。

凹槽(狭缝)形成在划线区域A3中，并且钝化膜和疏水膜形成在凹槽中。凹槽815形成在划线区域A3中，并且在凹槽815的内壁上，疏水膜817-1形成为叠置在钝化膜816-1上，疏水膜817-2形成为叠置在钝化膜816-2上。

凹槽815填充有与用于形成微透镜层79的材料相同的材料。

类似于凹槽811，凹槽815形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜816和疏水膜817形成在凹槽815的内侧。换句话说，钝化膜816形成为从平坦化膜75的上端覆盖到硅基板73的一部分，并且钝化膜816的前端形成为与硅基板73接触。

疏水膜817形成为从钝化膜801的上端覆盖到硅基板73的一部分，并且疏水膜817的前端形成为与硅基板73接触。换句话说，疏水膜817形成为覆盖钝化膜801的侧面。

如上所述，由于形成凹槽并且形成钝化膜和疏水膜，因此其中布置有光电二极管74的像素区域A1和包括滤色层77的区域被具有防水性能的硅基板73、钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管74和滤色层77，并且防止暗电流的增加和滤色器的分光特性的变化。

如上所述，根据第(7-12)实施方案的芯片810，通过钝化膜和疏水膜防止水分或杂质侵入芯片810。因此，可以实现具有改善的防湿性能的芯片810。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

此外，由于其中形成凹槽的部分填充有与用于形成微透镜层79的材料相同的材料，可以提供其中不允许水分等侵入的构成，并且防湿性能可以进一步改善。

<第(7-13)实施方案>

图77示出根据第七实施方案的芯片的另一种构成。图77所示的芯片820构成背面照射型CMOS图像传感器。在图77所示的芯片820中，具有与图75所示的芯片800相同的构成的部分用相同的附图标记示出，然后进行说明。

在图77所示的芯片820中，用于防止水分或杂质侵入的钝化膜821形成在平坦化膜75和滤色层77之间。例如，钝化膜821由具有防水性的透明SiN(氮化硅)形成。

钝化膜821的顶棚部形成在平坦化膜75和滤色层77之间，并且与平坦化膜75的上表面和滤色层77的下表面接触。这里，在其中未形成滤色层77的衬垫区域A2和划线区域A3中，顶棚部形成在平坦化膜75和微透镜层79之间并且与平坦化膜75的上表面和微透镜层79的下表面接触。

形成在顶棚部中的钝化膜821形成为覆盖除了其中形成衬垫开口部802的那部分之外的由侧壁部包围的整个区域。

形成在多孔壁部中的钝化膜821形成为覆盖各衬垫开口部802的内壁，并且形成钝化膜822-1和钝化膜822-2。形成在多孔壁部中的钝化膜822与硅基板73接触，并且多孔壁部的下端与电极衬垫702的上表面接触。

形成在侧壁部中的钝化膜824形成在芯片820的侧面(芯片820的外侧壁，即，外壁)中垂直于硅基板73的表面形成，并且形成作为钝化膜824。形成在侧壁部中的钝化膜824从平坦化膜75的上端到配线层72的一部分的范围覆盖芯片820的侧面，并且侧壁部的内壁与硅基板73的侧面接触。

因此，除了其中形成衬垫开口部802的那部分之外，包括像素区域A1的硅基板73的整个表面被顶棚部中的钝化膜821和侧壁部中的钝化膜824无间隙地包围。此外，各衬垫开口部802的内壁(多孔壁部)无间隙地覆盖有钝化膜822。

结果，通过顶棚部中的钝化膜821和侧壁部中的钝化膜822防止水分或杂质从芯片820的表面(上部)侵入。此外，通过侧壁部中的钝化膜824防止水分或杂质从芯片820的侧面侵入。此外，通过硅基板73的下表面防止水分或杂质从芯片820的下部侵入。

结果，例如，即使当芯片820被放置在其中水蒸汽压力很高并且水分迅速扩散的环境中时，也可以防止由于水分或杂质侵入光电二极管74的表面或滤色层77引起的暗电流的增加和分光特性的变化。

此外，在图77所示的芯片820中，疏水膜形成在多孔壁部和侧壁部中。

在图77所示的芯片820中，疏水膜823-1形成在衬垫开口部802的像素区域A1侧，疏水膜823-2形成在衬垫开口部802的划线区域A3侧。

形成在衬垫开口部802中的疏水膜823形成为覆盖衬垫开口部802的内壁，并且从钝化膜821的上端覆盖到其中形成配线层72的硅基板的一部分。疏水膜823的前端与电极衬垫702的上表面接触。

疏水膜825形成在芯片边缘。形成在侧壁部中的疏水膜825从钝化膜821的上端到其中形成配线层72的硅基板的一部分覆盖芯片820的侧面。此外，疏水膜825的前端与其中形成配线层72的硅基板接触。

如上所述，芯片820的各衬垫开口部802的内壁无间隙地覆盖有疏水膜823。此外，芯片820的侧壁部无间隙地覆盖有疏水膜825。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图77所示的芯片820具有其中通过其中钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片820。

<第(7-14)实施方案>

图78示出根据第七实施方案的芯片的另一种构成。图78所示的芯片830构成背面照射型CMOS图像传感器。在图78所示的芯片830中，具有与图76所示的芯片810相同的构成的部分用相同的附图标记示出，然后进行说明。

在图78所示的芯片830中，用于防止水分或杂质侵入的钝化膜821形成在平坦化膜75和滤色层77之间。例如，钝化膜821由具有防水性的透明SiN(氮化硅)形成。

钝化膜821的顶棚部形成在平坦化膜75和滤色层77之间，并且与平坦化膜75的上表面和滤色层77的下表面接触。这里，在其中未形成滤色层77的衬垫区域A2和划线区域A3中，顶棚部形成在平坦化膜75和微透镜层79之间并且与平坦化膜75的上表面和微透镜层79的下表面接触。

在芯片830的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部802的两端，并且钝化膜和疏水膜形成在凹槽中。

凹槽831-1形成在衬垫开口部802的像素区域A1侧，并且在凹槽831-1的内壁上，疏水膜833-1形成为叠置在钝化膜832-1上，疏水膜833-2形成为叠置在钝化膜832-2上。凹槽831-1填充有与用于形成微透镜层79的材料相同的材料并且形成为与微透镜层79连续。

类似地，凹槽831-2形成在衬垫开口部802的划线区域A3侧，并且在凹槽831-2的内壁上，疏水膜833-3形成为叠置在钝化膜832-3上，疏水膜833-4形成为叠置在钝化膜832-4上。凹槽831-2填充有与用于形成微透镜层79的材料相同的材料。

凹槽831形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜832和疏水膜833形成在凹槽831的内侧。换句话说，钝化膜832形成为从平坦化膜75的上端覆盖到硅基板73的一部分，并且钝化膜832的前端形成为与硅基板73接触。

疏水膜833形成为从钝化膜821的上端覆盖到硅基板73的一部分，并且疏水膜833的前端形成为与硅基板73接触。换句话说，疏水膜833形成为覆盖钝化膜832的侧面。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽835形成在划线区域A3中，并且在凹槽835的内壁上，疏水膜837-1形成为叠置在钝化膜836-1上，疏水膜837-2形成为叠置在钝化膜836-2上。

凹槽835填充有与用于形成微透镜层79的材料相同的材料。

类似于凹槽831，凹槽835形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜836和疏水膜837形成在凹槽835的内侧。换句话说，钝化膜836形成为从平坦化膜75的上端覆盖到硅基板73的一部分，并且钝化膜836的前端形成为与硅基板73接触。

疏水膜837形成为从钝化膜821的上端覆盖到硅基板73的一部分，并且疏水膜837的前端形成为与硅基板73接触。换句话说，疏水膜837形成为覆盖钝化膜836的侧面。

如上所述，由于形成凹槽并且形成钝化膜和疏水膜，因此包括其中布置有光电二极管74的像素区域A1的区域被具有防水性能的硅基板73、钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管74，并且防止暗电流增加。

如上所述，根据第(7-14)实施方案的芯片830，通过钝化膜和疏水膜防止水分或杂质侵入芯片830。因此，可以实现具有改善的防湿性能的芯片830。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

此外，由于其中形成凹槽的部分填充有与用于形成微透镜层79的材料相同的材料，可以提供其中不允许水分等侵入的构成，并且防湿性能可以进一步改善。

<第(7-15)实施方案>

图79示出根据第七实施方案的芯片的另一种构成。图79所示的芯片840构成背面照射型CMOS图像传感器。在图79所示的芯片840中，具有与图75所示的芯片800相同的构成的部分用相同的附图标记示出，然后进行说明。

在图79所示的芯片840中，用于防止水分或杂质侵入的钝化膜841形成在钝化膜701和平坦化膜75之间。此外，遮光膜76形成在钝化膜701的上表面上，并且在其中形成遮光膜76的部分中，钝化膜841形成在遮光膜76和平坦化膜75之间。

钝化膜841连续形成。例如，钝化膜841由具有防水性的透明SiN(氮化硅)形成。

钝化膜841的顶棚部连续形成在钝化膜701和平坦化膜75之间以及遮光膜76和平坦化膜75之间，并且与钝化膜701和遮光膜76的上表面以及平坦化膜75的下表面接触。这里，在其中未形成遮光膜76的衬垫区域A2和划线区域A3中，顶棚部形成在钝化膜701和平坦化膜75之间，并且钝化膜701的上表面和平坦化膜75的下表面接触。

形成在顶棚部中的钝化膜841形成为覆盖除了其中形成衬垫开口部842的那部分之外的由侧壁部包围的整个区域。

形成在多孔壁部中的钝化膜841形成为覆盖各衬垫开口部842的内壁，并且形成作为钝化膜843-1和钝化膜843-2。

形成在侧壁部中的钝化膜841垂直于硅基板73的表面形成在芯片840的侧面，并且形成作为钝化膜845。侧壁部从钝化膜701的上端到配线层72的一部分覆盖芯片840的侧面，并且侧壁部的内壁与硅基板73的侧面接触。

因此，除了其中形成衬垫开口部842的那部分之外，包括像素区域A1的硅基板73的整个表面被顶棚部中的钝化膜841和侧壁部中的钝化膜845无间隙地包围。

结果，通过顶棚部中的钝化膜841防止水分或杂质从芯片840的表面(上部)侵入。此外，通过侧壁部中的钝化膜845防止水分或杂质从芯片840的侧面侵入。此外，通过硅基板73的下表面防止水分或杂质从芯片840的下部侵入。

结果，例如，即使当芯片840被放置在其中水蒸汽压力很高并且水分迅速扩散的环境中时，也可以防止由于水分或杂质侵入光电二极管74的表面引起的暗电流的增加和分光特性的变化。

此外，在图79所示的芯片840中，疏水膜形成在多孔壁部和侧壁部中。

在图79所示的芯片840中，疏水膜844-1形成在衬垫开口部842的像素区域A1侧，疏水膜844-2形成在衬垫开口部842的划线区域A3侧。

形成在衬垫开口部842中的疏水膜844形成为覆盖衬垫开口部842的内壁，并且从钝化膜841的上端覆盖到其中形成配线层72的硅基板的一部分。疏水膜844的前端与电极衬垫870的上表面接触。换句话说，疏水膜844形成为覆盖钝化膜843。

疏水膜846形成在芯片边缘。形成在侧壁部中的疏水膜846从钝化膜841的上端到其中形成配线层72的硅基板的一部分覆盖芯片840的侧面。此外，疏水膜846的前端与其中形成配线层72的硅基板接触。换句话说，疏水膜846形成为覆盖钝化膜845。

如上所述，芯片840的各衬垫开口部842的内壁无间隙地覆盖有疏水膜844。此外，芯片840的侧壁部无间隙地覆盖有疏水膜846。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图79所示的芯片840具有其中通过其中钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片840。

<第(7-16)实施方案>

图80示出根据第七实施方案的芯片的另一种构成。图80所示的芯片850构成背面照射型CMOS图像传感器。在图80所示的芯片850中，具有与图76所示的芯片810相同的构成的部分用相同的附图标记示出，然后进行说明。

在图80所示的芯片850中，用于防止水分或杂质侵入的钝化膜841形成在钝化膜701和平坦化膜75之间。遮光膜76形成在钝化膜701的上表面上，并且在其中形成遮光膜76的部分中，钝化膜841形成在遮光膜76和平坦化膜75之间。

钝化膜841连续形成。例如，钝化膜841由具有防水性的透明SiN(氮化硅)形成。

钝化膜841的顶棚部连续形成在钝化膜701和平坦化膜75之间以及遮光膜76和平坦化膜75之间，并且与钝化膜701和遮光膜76的上表面以及平坦化膜75的下表面接触。这里，在其中未形成遮光膜76的衬垫区域A2和划线区域A3中，顶棚部形成在钝化膜701和平坦化膜75之间，并且钝化膜701的上表面和平坦化膜75的下表面接触。

形成在顶棚部中的钝化膜841形成为覆盖除了其中形成衬垫开口部842的那部分之外的由侧壁部包围的整个区域。

在芯片850的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部842的两侧，并且钝化膜和疏水膜形成在凹槽中。

凹槽851-1形成在衬垫开口部842的像素区域A1侧，并且在凹槽851-1的内壁上，疏水膜853-1形成为叠置在钝化膜852-1上，疏水膜853-2形成为叠置在钝化膜852-2上。凹槽851-1填充有与用于形成平坦化膜75的材料相同的材料并且形成为与平坦化膜75连续。

类似地，凹槽851-2形成在衬垫开口部842的划线区域A3侧，并且在凹槽851-2的内壁上，疏水膜853-3形成为叠置在钝化膜852-3上，疏水膜853-4形成为叠置在钝化膜852-4上。凹槽851-2填充有与用于形成平坦化膜75的材料相同的材料。

凹槽851形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜852和疏水膜853形成在凹槽851的内侧。换句话说，钝化膜852形成为从钝化膜701的上端覆盖到硅基板73的一部分，并且钝化膜852的前端形成为与硅基板73接触。

疏水膜853形成为从钝化膜841的上端覆盖到硅基板73的一部分，并且疏水膜853的前端形成为与硅基板73接触。换句话说，疏水膜853形成为覆盖钝化膜852。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽855形成在划线区域A3中，并且在凹槽855的内壁上，疏水膜857-1形成为叠置在钝化膜856-1上，疏水膜857-2形成为叠置在钝化膜856-2上。

凹槽855填充有与用于形成平坦化膜75的材料相同的材料。

类似于凹槽851，凹槽855形成为使得直到其中形成有光电二极管74的硅基板73的一部分被挖掘。钝化膜856和疏水膜857形成在凹槽855的内侧。换句话说，钝化膜856形成为从钝化膜701的上端覆盖到硅基板73的一部分，并且钝化膜856的前端形成为与硅基板73接触。

疏水膜857形成为从钝化膜841的上端覆盖到硅基板73的一部分，并且疏水膜857的前端形成为与硅基板73接触。换句话说，疏水膜857形成为覆盖钝化膜856。

如上所述，由于形成凹槽并且形成钝化膜和疏水膜，因此包括其中布置有光电二极管74的像素区域A1的区域被具有防水性能的硅基板73、钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管74。

如上所述，根据第(7-16)实施方案的芯片850，通过钝化膜和疏水膜防止水分或杂质侵入芯片850。因此，可以实现具有改善的防湿性能的芯片850。

由于在衬垫开口部842和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部842和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部842和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

此外，由于其中形成凹槽的部分填充有与用于形成平坦化膜75的材料相同的材料，可以提供其中不允许水分等侵入的构成，并且防湿性能可以进一步改善。

<第(7-17)实施方案>

已经结合其中本技术应用到背面照射型CMOS图像传感器的例子说明了第(7-1)～第(7-16)实施方案，但是本技术可以应用到表面照射型CMOS图像传感器。

图81是示出当本技术应用到表面照射型CMOS图像传感器时芯片的构成的图，即，示出根据第七实施方案的芯片的另一种构成的图。

在芯片860的硅基板861的表面上，以一定间隔形成用作像素的光电转换单元的多个光电二极管862。

层间绝缘膜863形成在硅基板861和光电二极管862上。在层间绝缘膜863之内或其上，配线层金属864在相邻的光电二极管862之间垂直形成。

换句话说，芯片860构造成其中配线层形成在光电二极管862的上方(表面侧)的表面照射型CMOS图像传感器。配线层金属864还具有用于防止光泄漏到相邻像素中的遮光膜的功能。

用于平坦化其中形成滤色器的区域的平坦化膜865形成在层间绝缘膜863和最上层配线层金属864上。

滤色层866形成在平坦化膜865上。在滤色层866中，各滤色器以像素为单位形成，并且例如，滤色器的颜色根据拜耳阵列布置。

平坦化膜867和微透镜钝化膜868形成在滤色层866上。平坦化膜867形成在滤色层866和微透镜钝化膜868之间，以使其中形成微透镜的区域平坦化。

例如，微透镜钝化膜868由具有防水性的透明SiN形成，并且还发挥图66的微透镜层79和钝化膜721的功能。

类似于背面照射型CMOS图像传感器的芯片，芯片860大致分为像素区域A1、衬垫区域A2、划线区域A3和其余区域。此外，微透镜钝化膜868包括顶棚部、多孔壁部和侧壁部。

在像素区域A1中，顶棚部中的微透镜钝化膜868针对每个像素形成为用于收集光到各像素的光电二极管862上的微透镜。此外，顶棚部中的微透镜钝化膜868形成为覆盖除了其中形成衬垫开口部869的那部分之外的由侧壁部包围的整个区域。

形成在多孔壁部中的微透镜钝化膜871-1和微透镜钝化膜871-2形成为覆盖衬垫开口部869的内壁。此外，形成在多孔壁部中的微透镜钝化膜871-1和微透镜钝化膜871-2的外壁与平坦化膜865和平坦化膜867接触，并且形成在多孔壁部中的微透镜钝化膜871-1和微透镜钝化膜871-2的下端与电极衬垫870的上表面接触。

形成在侧壁部中的微透镜钝化膜873形成为从平坦化膜867的上端到硅基板861的一部分的范围覆盖芯片860的侧面。此外，形成在侧壁部中的微透镜钝化膜873垂直于硅基板861的表面，并且与硅基板861的侧面接触。

结果，其中布置有光电二极管862的像素区域A1和包括滤色层866的区域被具有防水性能的硅基板861、微透镜钝化膜868、微透镜钝化膜871、微透镜钝化膜873无间隙地包围包围。结果，防止水分或杂质侵入光电二极管862的表面和滤色层866，并且防止暗电流的增加和滤色器的分光特性的变化。

此外，微透镜钝化膜868兼用作具有防水性的微透镜和钝化膜，因此可以减少芯片860的叠层数量和制造过程的数量。

在图81所示的芯片860中，疏水膜形成在多孔壁部和侧壁部中。

在图81所示的芯片860中，疏水膜872-1形成在衬垫开口部869的像素区域A1侧，疏水膜872-2形成在衬垫开口部869的划线区域A3侧。

形成在衬垫开口部869中的疏水膜872形成为覆盖衬垫开口部869的内壁，并且从微透镜钝化膜868的上端覆盖到平坦化膜865的一部分。疏水膜872的前端与电极衬垫870的上表面接触。换句话说，疏水膜872形成为覆盖微透镜钝化膜871。

疏水膜874形成在侧壁部中。形成在侧壁部中的疏水膜874从微透镜钝化膜868的上端到硅基板861的一部分覆盖芯片860的侧面。疏水膜874的前端与硅基板861接触。换句话说，疏水膜874形成为覆盖微透镜钝化膜873。

如上所述，芯片860的各衬垫开口部869的内壁无间隙地覆盖有疏水膜872。此外，芯片860的侧壁部无间隙地覆盖有疏水膜874。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于微透镜钝化膜和疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图81所示的芯片860具有其中通过其中微透镜钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片860。

<第(7-18)实施方案>

图82示出根据第七实施方案的芯片的另一种构成。图82所示的芯片880构成表面照射型CMOS图像传感器。在图82所示的芯片880中，具有与图81所示的芯片860相同的构成的部分用相同的附图标记示出，然后进行说明。

图82所示的芯片880的像素区域A1具有类似于图81所示的芯片860的像素区域A1的构成，但是不同之处在于，凹槽(狭缝)形成在衬垫区域A2和划线区域A3中。

在芯片880的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部869的两侧，并且微透镜钝化膜和疏水膜形成在凹槽中。凹槽881-1形成在衬垫开口部869的像素区域A1侧，并且在凹槽881-1的内壁上，疏水膜883-1形成为叠置在微透镜钝化膜882-1上，疏水膜883-2形成为叠置在微透镜钝化膜882-2上。

类似地，凹槽881-2形成在衬垫开口部869的划线区域A3侧，并且在凹槽881-2的内壁上，疏水膜883-3形成为叠置在微透镜钝化膜882-3上，疏水膜883-4形成为叠置在微透镜钝化膜882-4上。

凹槽881形成为使得直到其中形成有光电二极管862的硅基板861的一部分被挖掘。微透镜钝化膜882和疏水膜883形成在凹槽881的内侧。换句话说，微透镜钝化膜882形成为从平坦化膜867的上端覆盖到硅基板861的一部分，并且微透镜钝化膜882的前端形成为与硅基板861接触。

疏水膜883形成为从微透镜钝化膜868的上端覆盖到硅基板861的一部分，并且疏水膜883的前端形成为与硅基板861接触。换句话说，疏水膜883形成为覆盖微透镜钝化膜882。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽884形成在划线区域A3中，并且在凹槽884的内壁上，疏水膜886-1形成为叠置在微透镜钝化膜885-1上，疏水膜886-2形成为叠置在微透镜钝化膜885-2上。

类似于凹槽881，凹槽884形成为使得直到其中形成有光电二极管862的硅基板861的一部分被挖掘。微透镜钝化膜885和疏水膜886形成在凹槽884的内侧。

换句话说，微透镜钝化膜885形成为从平坦化膜867的上端覆盖到硅基板861的一部分，并且微透镜钝化膜885的前端形成为与硅基板861接触。

疏水膜886形成为从微透镜钝化膜868的上端覆盖到硅基板861的一部分，并且疏水膜886的前端形成为与硅基板861接触。换句话说，疏水膜886形成为覆盖微透镜钝化膜885。

如上所述，由于形成凹槽并且形成微透镜钝化膜和疏水膜，因此其中布置有光电二极管862的像素区域A1和包括滤色层866的区域被具有防水性能的硅基板861、微透镜钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管862和滤色层866，并且防止暗电流的增加和滤色器的分光特性的变化。

如上所述，根据图82所示的芯片880，通过微透镜钝化膜和疏水膜防止水分或杂质侵入芯片880。因此，可以实现具有改善的防湿性能的芯片880。

由于在衬垫开口部869和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部869和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部869和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-19)实施方案>

图83示出根据第七实施方案的芯片的另一种构成。图83所示的芯片890构成表面照射型CMOS图像传感器。在图83所示的芯片890中，具有与图81所示的芯片860相同的构成的部分用相同的附图标记示出，然后进行说明。

图83的芯片890具有其中从图81的芯片860除去平坦化膜867的构成。换句话说，图83所示的芯片890的微透镜钝化膜868的顶棚部与滤色层866接触。

结果，芯片890的微透镜平坦性略低于图81的芯片860，但是可以实现制造过程的缩短和成本降低，同时实现相同的防水效果。

在图83的芯片890中，类似于图81的芯片860，例如，微透镜钝化膜868由具有防水性的透明SiN形成，并且包括顶棚部、多孔壁部和侧壁部。

在像素区域A1中，形成在顶棚部中的微透镜钝化膜868针对每个像素形成为用于收集光到各像素的光电二极管862上的微透镜。此外，顶棚部中的微透镜钝化膜868形成为覆盖除了其中形成衬垫开口部869的那部分之外的由侧壁部包围的整个区域。

形成在多孔壁部中的微透镜钝化膜891-1和微透镜钝化膜891-2形成为覆盖衬垫开口部869的内壁。此外，形成在多孔壁部中的微透镜钝化膜891-1和微透镜钝化膜891-2与平坦化膜865接触，并且微透镜钝化膜891-1和微透镜钝化膜891-2的下端与电极衬垫870的上表面接触。

形成在侧壁部中的微透镜钝化膜893形成为从平坦化膜865的上端到硅基板861的一部分的范围覆盖芯片890的侧面。此外，形成在侧壁部中的微透镜钝化膜893垂直于硅基板861的表面，并且与硅基板861的侧面接触。

结果，其中布置有光电二极管862的像素区域A1和包括滤色层866的区域被具有防水性能的硅基板861和微透镜钝化膜868无间隙地包围。结果，防止水分或杂质侵入光电二极管862的表面和滤色层866，并且防止暗电流的增加和滤色器的分光特性的变化。

此外，微透镜钝化膜868兼用作具有防水性的微透镜和钝化膜，因此可以减少芯片890的叠层数量和制造过程的数量。

在图83所示的芯片890中，疏水膜形成在多孔壁部和侧壁部中。

在图83所示的芯片890中，疏水膜892-1形成在衬垫开口部869的像素区域A1侧，疏水膜892-2形成在衬垫开口部869的划线区域A3侧。

形成在衬垫开口部869中的疏水膜892形成为从微透镜钝化膜868的上端到电极衬垫870覆盖衬垫开口部869的内壁，并且与电极衬垫870的上表面接触。换句话说，疏水膜892形成为覆盖微透镜钝化膜891。

疏水膜894形成在侧壁部中。形成在侧壁部中的疏水膜894从微透镜钝化膜868的上端到硅基板861的一部分覆盖芯片890的侧面。此外，疏水膜894的前端与硅基板861接触。换句话说，疏水膜894形成为覆盖微透镜钝化膜893。

如上所述，芯片890的各衬垫开口部869的内壁无间隙地覆盖有疏水膜892。此外，芯片890的侧壁部无间隙地覆盖有疏水膜894。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于微透镜钝化膜和疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图83所示的芯片890具有其中通过其中微透镜钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片890。

<第(7-20)实施方案>

图84示出根据第七实施方案的芯片的另一种构成。图84所示的芯片900构成表面照射型CMOS图像传感器。在图84所示的芯片900中，具有与图82所示的芯片880相同的构成的部分用相同的附图标记示出，然后进行说明。

图84的芯片900具有其中从图82的芯片880除去平坦化膜867的构成。换句话说，图84所示的芯片900的微透镜钝化膜868的顶棚部与滤色层866接触。

结果，芯片900的微透镜平坦性略低于图82的芯片880，但是可以实现制造过程的缩短和成本降低，同时实现相同的防水效果。

在图84的芯片900中，类似于图82的芯片880，例如，微透镜钝化膜868由具有防水性的透明SiN形成，并且包括顶棚部、多孔壁部和侧壁部。

在像素区域A1中，顶棚部中的微透镜钝化膜868针对每个像素形成为用于收集光到各像素的光电二极管862上的微透镜。此外，顶棚部中的微透镜钝化膜868形成为覆盖除了其中形成衬垫开口部869、凹槽901和凹槽904的那部分之外的由侧壁部包围的整个区域。

在芯片900的衬垫区域A2中，凹槽(狭缝)形成在衬垫开口部869的两侧，并且微透镜钝化膜和疏水膜形成在凹槽中。凹槽901-1形成在衬垫开口部869的像素区域A1侧，并且在凹槽901-1的内壁上，疏水膜903-1形成为叠置在微透镜钝化膜902-1上，疏水膜903-2形成为叠置在微透镜钝化膜902-2上。

类似地，凹槽901-2形成在衬垫开口部869的划线区域A3侧，并且在凹槽901-2的内壁上，疏水膜903-3形成为叠置在微透镜钝化膜902-3上，疏水膜903-4形成为叠置在微透镜钝化膜902-4上。

凹槽901形成为使得直到其中形成有光电二极管862的硅基板861的一部分被挖掘。微透镜钝化膜902和疏水膜903形成在凹槽901的内侧。换句话说，微透镜钝化膜902形成为从平坦化膜865的上端覆盖到硅基板861的一部分，并且微透镜钝化膜902的前端形成为与硅基板861接触。

疏水膜903形成为从微透镜钝化膜868的上端覆盖到硅基板861的一部分，并且疏水膜903的前端形成为与硅基板861接触。换句话说，疏水膜903形成为覆盖微透镜钝化膜902。

凹槽(狭缝)形成在划线区域A3中，并且疏水膜形成在凹槽中。凹槽904形成在划线区域A3中，并且在凹槽904的内壁上，疏水膜906-1形成为叠置在微透镜钝化膜905-1上，疏水膜906-2形成为叠置在微透镜钝化膜905-2上。

类似于凹槽901，凹槽904形成为使得直到其中形成有光电二极管862的硅基板861的一部分被挖掘。微透镜钝化膜905和疏水膜906形成在凹槽904的内侧。

换句话说，微透镜钝化膜905形成为从平坦化膜865的上端覆盖到硅基板861的一部分，并且微透镜钝化膜905的前端形成为与硅基板861接触。

疏水膜906形成为从微透镜钝化膜868的上端覆盖到硅基板861的一部分，并且疏水膜906的前端形成为与硅基板861接触。换句话说，疏水膜906形成为覆盖微透镜钝化膜905。

如上所述，由于形成凹槽并且形成微透镜钝化膜和疏水膜，因此其中布置有光电二极管862的像素区域A1和包括滤色层866的区域膜被具有防水性能的硅基板861、微透镜钝化膜和疏水无间隙地包围。结果，防止水分或杂质侵入光电二极管862和滤色层866，并且防止暗电流的增加和滤色器的分光特性的变化。

如上所述，根据图84所示的芯片900，通过微透镜钝化膜和疏水膜防止水分或杂质侵入芯片900。因此，可以实现具有改善的防湿性能的芯片900。

由于在衬垫开口部869和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部869和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部869和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-21)实施方案>

图85示出根据第七实施方案的芯片的另一种构成。图85所示的芯片910构成表面照射型CMOS图像传感器。在图85所示的芯片910中，具有与图81所示的芯片860相同的构成的部分用相同的附图标记示出，然后进行说明。

图85所示的芯片910与图81所示的芯片860的不同之处在于，代替微透镜钝化膜868，形成微透镜层911用作微透镜。

在图85所示的芯片910中，用于防止水分或杂质侵入的钝化膜912形成在层间绝缘膜863和平坦化膜865之间。配线层金属864形成在层间绝缘膜863的上表面上，并且在其中形成配线层金属864的部分中，钝化膜912形成在配线层金属864和平坦化膜865之间。

钝化膜912连续形成。例如，钝化膜912由具有防水性的透明SiN(氮化硅)形成。

钝化膜912的顶棚部连续形成在层间绝缘膜863和平坦化膜865之间以及配线层金属864和平坦化膜865之间，并且与层间绝缘膜863和配线层金属864的上表面和平坦化膜865的下表面接触。

在衬垫区域A2和划线区域A3中，未形成配线层金属864、平坦化膜865和滤色层866，因此顶棚部中的钝化膜912形成在层间绝缘膜863和微透镜层911之间，并且与层间绝缘膜863的上表面和微透镜层911的下表面接触。

形成在顶棚部中的钝化膜912形成为覆盖除了其中形成衬垫开口部913的那部分之外的由侧壁部包围的整个区域。

形成在侧壁部中的钝化膜912垂直于硅基板861的表面形成在芯片910的侧面作为钝化膜915。侧壁部中的钝化膜915从层间绝缘膜863的上端到硅基板861的一部分的范围覆盖芯片910的侧面，并且侧壁部的内壁与硅基板861接触。

因此，除了其中形成衬垫开口部913的那部分之外，包括像素区域A1的硅基板861的整个表面被顶棚部中的钝化膜912和侧壁部中的钝化膜915无间隙地包围。

结果，通过顶棚部中的钝化膜912防止水分或杂质从芯片910的表面(上部)侵入。此外，通过侧壁部中的钝化膜915防止水分或杂质从芯片910的侧面侵入。此外，通过防止硅基板861的下表面水分或杂质从芯片910的下部侵入。

结果，例如，即使当芯片910被放置在其中水蒸汽压力很高并且水分迅速扩散的环境中时，也可以防止由于水分或杂质侵入光电二极管862的表面引起的暗电流的增加或分光特性的变化。

此外，在图85所示的芯片910中，疏水膜形成在多孔壁部和侧壁部中。

在图85所示的芯片910中，疏水膜914-1形成在衬垫开口部913的像素区域A1侧，疏水膜914-2形成在衬垫开口部913的划线区域A3侧。

形成在衬垫开口部913中的疏水膜914形成为覆盖衬垫开口部913的内壁，并且覆盖钝化膜912的在衬垫开口部913侧的侧面。疏水膜914的前端与电极衬垫870的上表面接触。

疏水膜916形成在芯片边缘。形成在侧壁部中的疏水膜916从钝化膜912的上端到硅基板861的一部分覆盖芯片900的侧面。疏水膜916的前端与硅基板861接触。换句话说，疏水膜916形成为覆盖钝化膜915。

如上所述，芯片910的各衬垫开口部913的内壁无间隙地覆盖有疏水膜914。芯片910的侧壁部无间隙地覆盖有疏水膜916。

由于在多孔壁部和侧壁部中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入多孔壁部和侧壁部。由于疏水膜形成在多孔壁部和侧壁部中以覆盖叠层膜界面，因此可以防止水分或杂质侵入芯片。

此外，由于钝化膜和疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

如上所述，图85所示的芯片910具有其中通过其中钝化膜和疏水膜的两层被叠置的膜防止水分或杂质侵入的结构。因此，可以实现具有改善的防湿性能的芯片910。

<第(7-22)实施方案>

图86示出根据第七实施方案的芯片的另一种构成。图86所示的芯片920构成表面照射型CMOS图像传感器。在图86所示的芯片920中，具有与图85所示的芯片910相同的构成的部分用相同的附图标记示出，然后进行说明。

在图86所示的芯片920中，类似于图85所示的芯片910，代替微透镜钝化膜868，形成微透镜层911用作微透镜。

在图86所示的芯片920中，类似于图85所示的芯片910，用于防止水分或杂质侵入的钝化膜912形成在层间绝缘膜863和平坦化膜865之间。配线层金属864形成在层间绝缘膜863的上表面上，并且在其中形成配线层金属864的部分中，钝化膜912形成在配线层金属864和平坦化膜865之间。

图86所示的芯片920的像素区域A1和衬垫区域A2具有与图85所示的芯片910的像素区域A1和衬垫区域A2相同的构成。

凹槽921形成在芯片920的划线区域A3中，并且钝化膜922和疏水膜923形成在凹槽921中。换句话说，凹槽921形成在划线区域A3中，并且在凹槽921的内壁上，疏水膜923-1形成为叠置在钝化膜922-1上，疏水膜923-2形成为叠置在钝化膜922-2上。

凹槽921形成为使得直到其中形成有光电二极管862的硅基板861的一部分被挖掘。钝化膜922和疏水膜923形成在凹槽921的内侧。

换句话说，钝化膜922形成为从层间绝缘膜863的上端覆盖到硅基板861的一部分，并且钝化膜922的前端形成为与硅基板861接触。

疏水膜923形成为从钝化膜912的上端覆盖到硅基板861的一部分，并且疏水膜923的前端形成为与硅基板861接触。疏水膜923形成为覆盖钝化膜922的整个侧面。

如上所述，由于形成凹槽并且形成钝化膜和疏水膜，因此其中布置有光电二极管862的像素区域A1被具有防水性能的硅基板861、钝化膜和疏水膜无间隙地包围。结果，防止水分或杂质侵入光电二极管862，并且防止暗电流增加。

如上所述，根据图86所示的芯片920，通过钝化膜和疏水膜防止水分或杂质侵入芯片920。因此，可以实现具有改善的防湿性能的芯片920。

由于在衬垫开口部913和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入衬垫开口部913和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部913和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-23)实施方案>

例如，芯片尺寸封装(CSP)技术可以用作封装第(7-1)～(7-22)实施方案中描述的各芯片的方法。

图87是示意性地示出通过利用CSP技术封装图66所示的芯片720而获得的半导体封装930的示例性构成的截面图。在图87中，对应于图66的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装930中，透明密封树脂931形成在芯片720的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片720从外部环境被保护。

此外，衬垫开口部703也填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜724包围的衬垫开口部703的内部填充有密封树脂931。此外，形成在侧壁部中的疏水膜725覆盖有密封树脂931。

由于衬垫开口部703填充有密封树脂931，因此例如，当外力施加到半导体封装930上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于形成在侧壁部中的疏水膜725覆盖有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片720的质量可能会劣化。然而，如上所述，由于通过钝化膜721的功能防止水分侵入芯片720的光电二极管74的表面和滤色层77，因此防止芯片720的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片720的光电二极管74的表面和滤色层77，因此可以防止芯片720的质量的劣化。

<第(7-24)实施方案>

图88是示意性地示出通过利用CSP技术封装图68所示的芯片730而获得的半导体封装940的示例性构成的截面图。在图88中，对应于图68的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装940中，透明密封树脂931形成在芯片730的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片730从外部环境被保护。

此外，衬垫开口部703、凹槽731-1、凹槽731-2和凹槽734也填充有密封树脂931。划线区域A3的芯片边缘也填充有密封树脂931。

由于衬垫开口部703、凹槽731-1、凹槽731-2和凹槽734填充有密封树脂931，因此例如，当外力施加到半导体封装940上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片720的质量可能会劣化。然而，如上所述，由于通过钝化膜721的功能防止水分侵入芯片730的光电二极管74的表面和滤色层77，因此防止芯片730的质量的劣化。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-25)实施方案>

图89是示意性地示出通过利用CSP技术封装图71所示的芯片760而获得的半导体封装950的示例性构成的截面图。在图89中，对应于图71的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装950中，透明密封树脂931形成在芯片760的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片760从外部环境被保护。

衬垫开口部703填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜764包围的内部填充有密封树脂931。此外，形成在侧壁部中的疏水膜766也覆盖有密封树脂931。

由于衬垫开口部703填充有密封树脂931，因此例如，当外力施加到半导体封装950上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于形成在侧壁部中的疏水膜766覆盖有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片760的质量可能会劣化。然而，如上所述，由于通过微透镜钝化膜761、763和765的功能防止水分侵入芯片760的光电二极管74的表面和滤色层77，因此可以防止芯片760的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和微透镜钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片760的光电二极管74的表面和滤色层77，因此可以防止芯片760的质量的劣化。

<第(7-26)实施方案>

图90是示意性地示出通过利用CSP技术封装图72所示的芯片770而获得的半导体封装960的示例性构成的截面图。在图90中，对应于图72的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装960中，透明密封树脂931形成在芯片770的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片770从外部环境被保护。

此外，衬垫开口部703、凹槽771-1、凹槽771-2和凹槽774也填充有密封树脂931。划线区域A3也填充有密封树脂931。

由于衬垫开口部703、凹槽771-1、凹槽771-2和凹槽774填充有密封树脂931，因此例如，当外力施加到半导体封装930上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片770的质量可能会劣化。然而，如上所述，由于通过微透镜钝化膜761、772和775的功能防止水分侵入芯片770的光电二极管74的表面和滤色层77，因此防止芯片770的质量的劣化。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-27)实施方案>

图91是示意性地示出通过利用CSP技术封装图73所示的芯片780而获得的半导体封装970的示例性构成的截面图。在图91中，对应于图73的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装970中，透明密封树脂931形成在芯片780的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片780从外部环境被保护。

衬垫开口部703填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜782包围的内部填充有密封树脂931。此外，形成在侧壁部中的疏水膜784也覆盖有密封树脂931。

由于衬垫开口部703填充有密封树脂931，因此例如，当外力施加到半导体封装970上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于形成在侧壁部中的疏水膜784覆盖有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片780的质量可能会劣化。然而，如上所述，由于通过微透镜钝化膜761、781和783的功能防止水分侵入芯片780的光电二极管74的表面和滤色层77，因此可以防止芯片780的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和微透镜钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片780的光电二极管74的表面和滤色层77，因此可以防止芯片780的质量的劣化。

<第(7-28)实施方案>

图92是示意性地示出通过利用CSP技术封装图74所示的芯片790而获得的半导体封装980的示例性构成的截面图。在图92中，对应于图74的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装980中，透明密封树脂931形成在芯片790的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片790从外部环境被保护。

此外，衬垫开口部703、凹槽791-1、凹槽791-2和凹槽794也填充有密封树脂931。此外，划线区域A3的芯片边缘也填充有密封树脂931。

由于衬垫开口部703、凹槽791-1、凹槽791-2和凹槽794填充有密封树脂931，因此例如，当外力施加到半导体封装980上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片790的质量可能会劣化。然而，如上所述，由于通过微透镜钝化膜761、792和795的功能防止水分侵入芯片790的光电二极管74的表面和滤色层77，因此防止芯片790的质量的劣化。

由于在衬垫开口部703和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部703和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部703和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-29)实施方案>

图93是示意性地示出通过利用CSP技术封装图75所示的芯片800而获得的半导体封装990的示例性构成的截面图。在图93中，对应于图75的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装990中，透明密封树脂931形成在芯片800的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片800从外部环境被保护。

衬垫开口部802填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜804包围的内部填充有密封树脂931。此外，形成在侧壁部中的疏水膜806也覆盖有密封树脂931。

由于衬垫开口部802填充有密封树脂931，因此例如，当外力施加到半导体封装990上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于形成在侧壁部中的疏水膜806覆盖有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片800的质量可能会劣化。然而，如上所述，由于通过钝化膜801、803和805的功能防止水分侵入芯片800的光电二极管74的表面和滤色层77，因此可以防止芯片800的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片800的光电二极管74的表面和滤色层77，因此可以防止芯片800的质量的劣化。

<第(7-30)实施方案>

图94是示意性地示出通过利用CSP技术封装图76所示的芯片810而获得的半导体封装1000的示例性构成的截面图。在图94中，对应于图76的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1000中，透明密封树脂931形成在芯片810的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片810从外部环境被保护。

此外，衬垫开口部802、凹槽811-1、凹槽811-2和凹槽815也填充有密封树脂931。此外，划线区域A3的芯片边缘也填充有密封树脂931。

由于衬垫开口部802、凹槽811-1、凹槽811-2和凹槽815填充有密封树脂931，因此例如，当外力施加到半导体封装930上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片810的质量可能会劣化。然而，如上所述，由于通过钝化膜801、812和816的功能防止水分侵入芯片810的光电二极管74的表面和滤色层77，因此防止芯片810的质量的劣化。

此外，由于在衬垫开口部802和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入衬垫开口部802和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部802和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-31)实施方案>

图95是示意性地示出通过利用CSP技术封装图77所示的芯片820而获得的半导体封装1010的示例性构成的截面图。在图95中，对应于图77的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1010中，透明密封树脂931形成在芯片820的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片820从外部环境被保护。

衬垫开口部802填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜823包围的内部填充有密封树脂931。此外，形成在侧壁部中的疏水膜825也覆盖有密封树脂931。

由于衬垫开口部802填充有密封树脂931，因此例如，当外力施加到半导体封装1010上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于形成在侧壁部中的疏水膜825和微透镜层79覆盖有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片820的质量可能会劣化。然而，如上所述，由于通过钝化膜821、822和824的功能防止水分侵入芯片820的光电二极管74的表面，因此可以防止芯片820的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片820的光电二极管74的表面，因此可以防止芯片820的质量的劣化。

<第(7-32)实施方案>

图96是示意性地示出通过利用CSP技术封装图78所示的芯片830而获得的半导体封装1020的示例性构成的截面图。在图96中，对应于图78的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1020中，透明密封树脂931形成在芯片830的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片830从外部环境被保护。

此外，衬垫开口部802、凹槽831-1、凹槽831-2和凹槽835也填充有密封树脂931。此外，划线区域A3的芯片边缘也填充有密封树脂931。

由于衬垫开口部802、凹槽831-1、凹槽831-2和凹槽835填充有密封树脂931，因此例如，当外力施加到半导体封装1020上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片830的质量可能会劣化。然而，如上所述，由于通过钝化膜821、832和836的功能防止水分侵入芯片830的光电二极管74的表面和滤色层77，因此防止芯片830的质量的劣化。

由于在衬垫开口部802和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部802和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部802和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-33)实施方案>

图97是示意性地示出通过利用CSP技术封装图79所示的芯片840而获得的半导体封装1030的示例性构成的截面图。在图97中，对应于图79的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1030中，透明密封树脂931形成在芯片840的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片840从外部环境被保护。

衬垫开口部842填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜844包围的内部填充有密封树脂931。此外，形成在侧壁部中的疏水膜846也覆盖有密封树脂931。

由于衬垫开口部842填充有密封树脂931，因此例如，当外力施加到半导体封装1030上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于形成在侧壁部中的疏水膜846、平坦化膜75和微透镜层79覆盖有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片840的质量可能会劣化。然而，如上所述，由于通过钝化膜841、843和845的功能防止水分侵入芯片840的光电二极管74的表面，因此可以防止芯片840的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片840的光电二极管74的表面，因此可以防止芯片840的质量的劣化。

<第(7-34)实施方案>

图98是示意性地示出通过利用CSP技术封装图80所示的芯片850而获得的半导体封装1040的示例性构成的截面图。在图98中，对应于图80的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1040中，透明密封树脂931形成在芯片850的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片850从外部环境被保护。

此外，衬垫开口部842、凹槽851-1、凹槽851-2和凹槽855也填充有密封树脂931。此外，划线区域A3的芯片边缘也填充有密封树脂931。

由于衬垫开口部842、凹槽851-1、凹槽851-2和凹槽855填充有密封树脂931，因此例如，当外力施加到半导体封装1040上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片850的质量可能会劣化。然而，如上所述，由于通过钝化膜821、852和856的功能防止水分侵入芯片850的光电二极管74的表面，因此防止芯片850的质量的劣化。

由于在衬垫开口部842和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部842和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部842和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-35)实施方案>

图99是示意性地示出通过利用CSP技术封装图81所示的芯片860而获得的半导体封装1050的示例性构成的截面图。在图99中，对应于图81的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1050中，透明密封树脂931形成在芯片860的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片860从外部环境被保护。

衬垫开口部869填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜872包围的内部填充有密封树脂931。此外，形成在侧壁部中的疏水膜874也覆盖有密封树脂931。

由于衬垫开口部869填充有密封树脂931，因此例如，当外力施加到半导体封装1050上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于形成在侧壁部中的疏水膜874覆盖有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片860的质量可能会劣化。然而，如上所述，由于通过微透镜钝化膜868、871和873的功能防止水分侵入芯片860的光电二极管862的表面，因此可以防止芯片860的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片860的光电二极管862的表面，因此可以防止芯片860的质量的劣化。

<第(7-36)实施方案>

图100是示意性地示出通过利用CSP技术封装图82所示的芯片880而获得的半导体封装1060的示例性构成的截面图。在图100中，对应于图82的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1060中，透明密封树脂931形成在芯片880的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片880从外部环境被保护。

此外，衬垫开口部869、凹槽881-1、凹槽881-2和凹槽884也填充有密封树脂931。此外，划线区域A3的芯片边缘也填充有密封树脂931。

由于衬垫开口部869、凹槽881-1、凹槽881-2和凹槽884填充有密封树脂931，因此例如，当外力施加到半导体封装1060上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片880的质量可能会劣化。然而，如上所述，由于通过微透镜钝化膜868、882和885的功能防止水分侵入芯片880的光电二极管862的表面，因此防止芯片880的质量的劣化。

由于在衬垫开口部842和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部842和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部842和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-37)实施方案>

图101是示意性地示出通过利用CSP技术封装图83所示的芯片890而获得的半导体封装1070的示例性构成的截面图。在图101中，对应于图83的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1070中，透明密封树脂931形成在芯片890的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片890从外部环境被保护。

衬垫开口部869填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜892包围的内部填充有密封树脂931。此外，疏水膜894形成在侧壁部中的也覆盖有密封树脂931。

由于衬垫开口部869填充有密封树脂931，因此例如，当外力施加到半导体封装1070上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于形成在侧壁部中的疏水膜894覆盖有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片890的质量可能会劣化。然而，如上所述，由于通过微透镜钝化膜868、891和893的功能防止水分侵入芯片890的光电二极管862的表面，因此可以防止芯片890的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片890的光电二极管862的表面，因此可以防止芯片890的质量的劣化。

<第(7-38)实施方案>

图102是示意性地示出通过利用CSP技术封装图84所示的芯片900而获得的半导体封装1080的示例性构成的截面图。在图102中，对应于图84的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1080中，透明密封树脂931形成在芯片900的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片900从外部环境被保护。

此外，衬垫开口部869、凹槽901-1、凹槽901-2和凹槽904也填充有密封树脂931。此外，划线区域A3的芯片边缘也填充有密封树脂931。

由于衬垫开口部869、凹槽901-1、凹槽901-2和凹槽904填充有密封树脂931，因此例如，当外力施加到半导体封装1080上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片900的质量可能会劣化。然而，如上所述，由于通过微透镜钝化膜868、902和905的功能防止水分侵入芯片900的光电二极管862的表面，因此防止芯片900的质量的劣化。

由于在衬垫开口部869和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部869和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部869和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第(7-39)实施方案>

图103是示意性地示出通过利用CSP技术封装图85所示的芯片910而获得的半导体封装1090的示例性构成的截面图。在图103中，对应于图85的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1090中，透明密封树脂931形成在芯片910的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片910从外部环境被保护。

衬垫开口部913填充有密封树脂931。换句话说，由形成在多孔壁部中的疏水膜914包围的内部填充有密封树脂931。此外，形成在侧壁部中的疏水膜916也覆盖有密封树脂931。

由于衬垫开口部913填充有密封树脂931，因此例如，当外力施加到半导体封装1090上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

由于形成在侧壁部中的疏水膜916和微透镜层911填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片910的质量可能会劣化。然而，如上所述，由于通过钝化膜912和915的功能防止水分侵入芯片910的光电二极管862的表面，因此可以防止芯片910的质量的劣化。

此外，由于在其中形成衬垫开口部的部分和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分等更容易侵入其中形成衬垫开口部的部分和芯片边缘。由于疏水膜和钝化膜形成在上述部分中以覆盖叠层膜界面，即使当水分侵入密封树脂931时，由于防止水分侵入芯片910的光电二极管862的表面，因此可以防止芯片910的质量的劣化。

<第(7-40)实施方案>

图104是示意性地示出通过利用CSP技术封装图86所示的芯片920而获得的半导体封装1100的示例性构成的截面图。在图104中，对应于图86的部分用相同的附图标记示出，并且其说明将适宜地省略。

在半导体封装1100中，透明密封树脂931形成在芯片920的表面上，并且玻璃基板932叠置在密封树脂931上。因此，芯片920从外部环境被保护。

此外，衬垫开口部913和凹槽921也填充有密封树脂931。此外，划线区域A3的芯片边缘也填充有密封树脂931。

由于衬垫开口部913和凹槽921填充有密封树脂931，因此例如，当外力施加到半导体封装1100上时，可以预期填充有密封树脂931的部分充当减振器，因此可以改善对外部压力等的耐受性。

此外，由于划线区域A3也填充有密封树脂931，因此在切割时施加到膜界面上的力可以缓解，并且在切割时发生膜剥离或裂纹的可能性可以降低。此外，由于不发生膜剥离或裂纹，因此芯片的防湿性能可以改善。

此外，当水分侵入密封树脂931时，密封树脂931中包含的粘合剂的成分容易溶入侵入的水分中，因此芯片920的质量可能会劣化。然而，如上所述，由于通过钝化膜912和922的功能防止水分侵入芯片920的光电二极管862的表面，因此防止芯片920的质量的劣化。

由于在衬垫开口部913和芯片边缘中存在叠层膜界面，因此与芯片的表面相比，水分更容易侵入衬垫开口部913和芯片边缘。由于凹槽和疏水膜形成在衬垫开口部913和芯片边缘中，并且叠层膜界面覆盖有疏水膜，因此可以防止水分或杂质侵入芯片。

此外，由于疏水膜形成在侧壁部(划线区域A3)中，因此在切割时施加到各膜之间界面上的力预期可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

此外，即使当发生膜剥离或裂纹时，由于形成凹槽，因此通过凹槽可以防止膜剥离或裂纹的发生，并且可以防止衬垫区域A2受到影响。

可以减小膜剥离或裂纹发生的可能性并且减小即使当发生膜剥离或裂纹时造成的影响，因此芯片的防湿性能可以进一步改善。

<第八实施方案>

图105示出根据第八实施方案的芯片的构成。图105示出包括多个芯片(图105中3个芯片)并且尚未切割的晶片，类似于图2。

这里，位于中央的芯片称为“芯片1300-1”，位于左侧的芯片称为“芯片1300-2”，位于右侧的芯片称为“芯片1300-3”。在下面的说明中，当芯片1300-1～1300-3不需要彼此区分时，芯片简称为“芯片1300”。

各芯片1300具有与上面参照图2和图3所述的芯片70相同的构成。换句话说，芯片1300被构造成使得配线层72布置在支撑基板71上，并且硅基板73布置在配线层72上。在硅基板73中，以一定间隔形成用作像素的光电转换单元的多个光电二极管74(光学元件)。

平坦化膜75形成在硅基板73上，用于防止光泄漏到相邻像素中的遮光膜76在对应于相邻光电二极管74之间的位置形成在平坦化膜75中。滤色层77形成在平坦化膜75上。平坦化膜78形成在滤色层77上。微透镜层79形成在平坦化膜78上。盖玻璃81经由粘合剂层80粘合到微透镜层79。

阻焊层1312和用于与外部电路连接的连接端子1313形成在支撑基板71的下部。此外，形成诸如硅通孔(TSV)等贯通电极，但是图105中省略了图示。

在图105所示的晶片中，凹槽1311形成在芯片1300之间。凹槽1311-1形成在芯片1300-1和芯片1300-2之间，并且凹槽1311-2形成在芯片1300-1和芯片1300-3之间。

在芯片1300-1和芯片1300-2之间存在划线部91-1，并且凹槽1311-1形成在划线部91-1中。类似地，在芯片1300-1和芯片1300-3之间存在划线部91-2，并且凹槽1311-2形成在划线部91-2中。

在图105所示的芯片1300中，凹槽1311形成为使得盖玻璃81、粘合剂层80、微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71被挖掘。

凹槽1311填充有由与粘合剂层80相同的材料形成的粘合剂层1314。当树脂用作粘合剂层80的粘合剂时，凹槽1311也填充有树脂。

从粘合剂层80延伸的粘合剂层1314-1在凹槽1311-1的芯片1300-1侧和芯片1300-2侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。

从粘合剂层80延伸的粘合剂层1314-2在凹槽1311-2的芯片1300-1侧和芯片1300-3侧形成在微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的侧面。如上所述，当粘合剂层80在水平方向上形成时，粘合剂层1314在垂直方向上形成。

当沿着划线部91切割其中凹槽1311形成在芯片1300之间的晶片时，切出图106所示的芯片1300-1。在图106所示的芯片1300-1中，微透镜层79、平坦化膜78、滤色层77、平坦化膜75、硅基板73、配线层72和支撑基板71的截面覆盖有其中粘合剂层1314叠置的膜，因此不会露出表面。

如上所述，切割的芯片1300-1具有其中芯片1300-1的叠层覆盖有形成在凹槽1311-1'(撇号加到切割后的凹槽上，以与图105所示的切割前的凹槽1311-1进行区分)中的粘合剂层1314-1的结构。

此外，切割的芯片1300-1具有其中芯片1300-1的叠层覆盖有形成在凹槽1311-2'中的粘合剂层1314-2的结构。

如上所述，芯片1300-1的两端覆盖有粘合剂层1314。因此，可以防止水分从芯片1300-1的侧面侵入芯片1300-1。

此外，阻焊层1312-1形成在芯片1300-1的下部，因此可以防止水分从下部侵入芯片1300-1。代替阻焊层1312-1，可以使用氧化物膜，或者氧化物膜可以进一步叠置在阻焊层1312-1上。

如上所述，由于切割的芯片1300-1被构造成使得凹槽1311-1'和凹槽1311-2'残留，因此在切割前的芯片1300之间的凹槽1311-1和凹槽1311-2的宽度优选大于在切割处理中使用的刀片的宽度。

如上所述，由于形成凹槽1311并且粘合剂层1314形成在凹槽1311中，因此防湿性能可以进一步改善。

<根据第八实施方案的芯片的制造>

对制造具有这种凹槽的芯片(晶片)的方法进行说明。图107是用于说明切割之前的芯片的制造过程的图。

参照图107说明的制造过程将集中在作为本技术的特征构成的凹槽的制造，现有技术中的制造方法可被用于制造其他部件，如层的形成，因而其说明将适宜地省略。

在步骤S1311中，准备其中形成有光电二极管74等的半导体晶片。半导体晶片被构造成使得支撑基板71、配线层72、硅基板73、平坦化膜75、滤色层77、平坦化膜78和微透镜层79被叠置，光电二极管74形成在硅基板73中，遮光膜76形成在平坦化膜75中。

在步骤S1311中，凹槽1311-1和凹槽1311-2形成在半导体晶片中。如上所述，凹槽1311形成在划线部91中。例如，凹槽1311通过在图案化后进行干式蚀刻形成。可选择地，凹槽1311可以通过湿式蚀刻或与切割相同的技术而形成。

形成的凹槽1311形成为具有大于在切割处理中使用的刀片的宽度的宽度w'。此外，形成的凹槽1311具有当支撑基板71在后续过程中变薄时露出填充凹槽1311的粘合剂层1314的深度h'。

在步骤S1312中，形成粘合剂层80。当形成粘合剂层80时，凹槽1311也填充有与用于形成粘合剂层80的材料相同的材料，例如，树脂。填充凹槽1311的材料是粘合剂层1314。使用诸如涂布技术或层压技术等技术形成粘合剂层80。

在步骤S1313中，将半导体晶片贴合到盖玻璃81。当进行贴合时，为了防止气泡进入贴合面，优选使用真空贴合机。此外，由于在晶片级进行贴合，因此没有大的影响，并且后述的芯片尺寸封装(CSP)工艺不受影响。

在步骤S1314中，使支撑基板71变薄。进行支撑基板71的变薄直到粘合剂层1314的底部(粘合剂层1314的凸部的前端)，使得支撑基板71的下表面与粘合剂层1314的下表面在同一平面上。

在步骤S1315中，进行CSP工艺。为了打开形成在半导体晶片表面中的多层配线(未示出)的配线部分，通过蚀刻形成通孔，形成诸如氧化硅膜等绝缘膜，通过蚀刻打开通孔内的绝缘膜，例如通过Cu镀层在通孔中形成贯通电极，并且在半导体晶片的透光性基板的相对侧的表面(背面)上形成配线。

在步骤S1316中，沿着划线部91进行切割，从而芯片被切割。

如上所述，由于形成凹槽1311并且粘合剂层1314形成在凹槽1311中，因此防湿性能可以进一步改善。

此外，由于形成凹槽1311、粘合剂层1314叠置在凹槽1311中并且沿着粘合剂层1314进行切割，因此在切割时施加到各膜之间界面上的力可以缓解，并且发生膜剥离或裂纹的可能性可以降低。

由于可以减小膜剥离或裂纹发生的可能性，因此芯片的防湿性能可以进一步改善。

上面已经描述了其中本技术应用到CMOS图像传感器的例子，但是例如本技术可以应用到其他类型的固态成像装置，如CCD图像传感器。

此外，上面已经描述了其中钝化膜和微透镜钝化膜由SiN形成的例子，但是可以使用满足诸如电气特性、光学特性和耐久性等要求并且具有防水性的其他透明材料。

此外，即使当利用CSP以外的方法封装芯片时，本技术也可以适用。

可以组合第一实施方案至第七实施方案来构成芯片。

<电子设备>

本技术不限于应用于成像装置，并且可以应用于其中成像装置用作图像获取单元(光电转换单元)的一般电子设备，例如，诸如数字静态相机或摄像机等成像装置、诸如移动电话等具有成像功能的移动终端设备和其中成像装置用作图像读取单元的复印机。此外，存在其中安装在电子设备中的模块状构造(即，相机模块)用作成像装置的情况。

图108是示出用作本技术的示例性电子设备的成像装置的示例性构成的框图。如图105所示，本技术的成像装置2000包括：包括透镜组2001的光学单元、固态图像传感器2002、用作相机信号处理单元的DSP电路2003、帧存储器2004、显示单元2005、记录单元2006、操作单元2007和电源单元2008等。

DSP电路2003、帧存储器2004、显示单元2005、记录单元2006、操作单元2007和电源单元2008经由2009总线彼此连接。

透镜组2001从被写体接收入射光(图像光)，并且在固态图像传感器2002的成像面上形成图像。固态图像传感器2002将由透镜组2001在成像面上形成的入射光的光量转换成像素单位的电信号，并且输出该电信号作为像素信号。根据上述实施方案中任一项所述的图像传感器可以用作固态图像传感器2002。

显示单元2005包括诸如液晶显示(LCD)装置或有机电致发光(EL)显示装置等平板显示装置，并且显示由固态图像传感器2002成像的运动图像或静止图像。记录单元2006在诸如数字通用光盘(DVD)等记录介质上记录由固态图像传感器2002成像的运动图像或静止图像。

操作单元2007根据由用户进行的操作发出关于本成像装置的各种功能的操作命令。电源单元2008将用作DSP电路2003、帧存储器2004、显示单元2005、记录单元2006和操作单元2007的操作电源的各种电源适宜地供给到目标。

成像装置2000适用于摄像机、数字静态相机和诸如移动电话等移动设备的相机模块。在成像装置2000中，根据上述实施方案中任一项所述的固态图像传感器可以用作固态图像传感器2002。

在本说明书中记载的效果只是例子，而不是限制，并且可以获得任何其他效果。

此外，本技术的实施方案不限于上述实施方案，并且可以在不脱离本技术主旨的情况下做出各种改变。

本技术可以具有如下构成。

(1)一种图像传感器，包括：

基板；叠置在所述基板上的多个层；所述多个层包括光电二极管层，多个光电二极管形成在所述光电二极管层的表面上；所述多个层包括形成有凹槽的至少一个层，使得所述至少一个层的一部分被挖掘；和形成在所述光电二极管层的上方并形成在所述凹槽中的透明树脂层。

(2)根据上述任一项所述的图像传感器，其中所述凹槽的宽度大于划线刀片的宽度。

(3)根据上述任一项所述的图像传感器，其中所述凹槽包括所述光电二极管层的一部分，所述光电二极管层的该部分被挖掘。

(4)根据上述任一项所述的图像传感器，其中所述凹槽包括所述基板的一部分，所述基板的该部分被挖掘。

(5)根据上述任一项所述的图像传感器，还包括形成在所述凹槽中的钝化膜。

(6)根据上述任一项所述的图像传感器，还包括形成在所述光电二极管层上方的微透镜层，其中所述钝化膜形成在所述微透镜层上。

(7)根据上述任一项所述的图像传感器，还包括形成在所述透明树脂层中的肋部。

(8)根据上述任一项所述的图像传感器，还包括形成在所述凹槽和所述肋部中的钝化膜。

(9)根据上述任一项所述的图像传感器，还包括第一和第二贯通电极，其中第一和第二贯通电极均具有侧壁保护部，和其中所述凹槽包括所述侧壁保护部的至少一部分。

(10)根据上述任一项所述的图像传感器，还包括填充所述凹槽的第二贯通电极的材料。

(11)根据上述任一项所述的图像传感器，还包括：形成在所述光电二极管层上方的透明树脂层；形成在所述透明树脂层上的透明元件；形成在所述凹槽中的防湿膜；其中所述凹槽包括所述透明元件的层的被挖掘部。

(12)根据上述任一项所述的图像传感器，还包括：形成在所述光电二极管层上方的透明树脂层；和形成在所述透明树脂层上的透明元件；其中所述凹槽延伸到所述基板的底面，所述透明元件覆盖所述凹槽的侧面，并且所述透明树脂层形成在所述透明元件和所述基板的侧面之间。

(13)根据上述任一项所述的图像传感器，还包括形成在所述凹槽中的疏水膜。

(14)一种图像传感器，包括：

叠置的多个层；所述多个层包括光电二极管层，多个光电二极管形成在所述光电二极管层的表面上；

形成在所述光电二极管层上方的透明树脂层；形成在所述透明树脂层中的肋部；和

形成在所述肋部的底面和所述透明树脂之间的防湿膜。

(15)根据上述任一项所述的图像传感器，还包括形成在所述透明树脂层上的透明元件，其中所述防湿膜形成在所述透明元件和所述透明树脂层之间。

(16)根据上述任一项所述的图像传感器，其中所述防湿膜包括叠置的折射率不同的多个膜。

(17)根据上述任一项所述的图像传感器，其中所述肋部是吸收特定光的材料。

(18)一种包括图像传感器和支持电路的成像装置，所述图像传感器包括：

基板；叠置在所述基板上的多个层；所述多个层包括光电二极管层，多个光电二极管形成在所述光电二极管层的表面上；所述多个层包括形成有凹槽的至少一个层，使得所述至少一个层的一部分被挖掘；和形成在所述光电二极管层的上方并形成在所述凹槽中的透明树脂层。

(19)根据上述任一项所述的成像装置，其中所述凹槽的宽度大于划线刀片的宽度。

(20)一种方法，包括：

形成在基板上叠置的多个层，所述多个层包括光电二极管层，多个光电二极管形成在所述光电二极管层的表面上；在所述多个层的至少一个层中形成凹槽，所述凹槽形成为使得所述至少一个层被挖掘；和形成在所述光电二极管层的上方并形成在所述凹槽中的透明树脂层。

本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求书或其等同物的范围内进行各种修改、组合、次组合以及改变。

[附图标记列表]

71 支撑基板

72 配线层

73 硅基板

74 光电二极管

75 平坦化膜

76 遮光膜

77 滤色层

78 平坦化膜

79 微透镜层

80 粘合剂层

81 盖玻璃

100 芯片