一种半导体器件的制作方法与流程

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。

背景技术：

随着半导体技术的发展，在大规模集成电路cmos(互补金属氧化物)器件的几何尺寸一直在不断缩小，半导体器件的特征尺寸已经缩小到纳米级别，传统的sio2已经不适合用作栅极氧化层，人们提出了各种改进技术，其中一种为使用sion作为界面层。对于45nm节点的高性能逻辑电路，需要等效氧化层厚度(eot)小于0.7nm，栅漏电流小于的具有良好性能的栅介电薄膜。

对于32nm及以下技术节点，在高k金属栅极下用作界面层的sion薄膜厚度小于1nm，并且需要n集中分布于表面上，否则会对超薄sion薄膜中的负偏压温度不稳定性造成影响。并且对于双栅氧均需要做氮掺杂的过程以提高i/o区域栅氧可靠性，虚拟栅极图案化后由于关键尺寸的偏移或其他原因有时需要进行返工，在这个过程中，由于在光阻移除期间少量氧化物的损失使得sion薄膜中的n移到表面，从而表面上高的n掺杂剂量将会导致光阻的二次中毒(poison)、引起光阻残留和晶圆标记缺陷。

因此，有必要提出一种新的制作方法，以解决上述问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供一种半导体器件的制作方法，该方法包括：

提供半导体衬底，在所述半导体衬底中形成有隔离结构，所述隔 离结构将所述半导体衬底分为i/o区域和内核区域；

在所述半导体衬底上形成栅极氧化层，所述栅极氧化层中包括掺杂剂；

对所述栅极氧化层进行氧化处理，以使富集在所述栅极氧化层表面中的掺杂剂向所述栅极氧化层的体内转移；

去除所述内核区域的栅极氧化层，并在所述内核区域的半导体衬底上形成界面层。

进一步，所述栅极氧化层的材料包括sion，其中所述掺杂剂为n。

进一步，在形成所述栅极氧化层之后，所述氧化处理步骤之前，还包括以下步骤：

形成光阻层覆盖所述栅极氧化层和所述隔离结构；

去除所述光阻层。

进一步，所述氧化处理的方法包括：通入稀释的含氧气体进行热退火。

进一步，所述热退火的温度范围为800℃至1100℃，所述热退火的时间范围为1s至180s。

进一步，稀释的含氧气体包括氧气和稀释气体，其中，所述稀释气体包括n2、n2o或ar中的一种或几种。

进一步，所述氧化处理的方法选自臭氧处理、去耦合等离子氧化或原位水蒸气氧化中的一种。

进一步，所述去耦合等离子氧化的功率范围为300w～3000w，时间范围为10s～180s。

进一步，所述臭氧处理的气体流量范围为50sccm～500sccm。

进一步，所述栅极氧化层的厚度大于所述界面层的厚度。

综上所述，通过本发明的制作方法，通过对栅极氧化层进行氧化处理，从而使的富集于栅极氧化层表面的n向体内转移，提高了栅氧可靠性，并减少了返工过程中电阻中毒(poison)和残留问题。另外，保留位于集成电路的i/o区域的氮氧化硅栅极氧化层，而在内核区域形成氧化硅界面层，从而一方面降低氮对i/o的负面影响的同时获得良好的等效氧化层厚度，另一方面，在受氮影响较大的内核区域， 使用氧化硅作为界面层，从而完全克服界面氮的影响，以提高半导体器件/集成电路的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a～图1f示出了根据本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；

图2示出了根据本发明一实施方式的制作方法的步骤流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下， 下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面将参照图1a～图1f以及图2对本发明的半导体器件的制作方法做详细描述。

首先，执行步骤s101，提供半导体衬底，在所述半导体衬底中形成有隔离结构，所述隔离结构将所述半导体衬底分为i/o区域和内核区域。

如图1a所示，提供半导体衬底100，在所述半导体衬底100中形成隔离结构101，所述隔离结构101将所述半导体衬底分为i/o区 域和内核(core)区域。

其中，半导体衬底100为体硅衬底，其可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底上可以形成有器件，例如nmos和/或pmos等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。

隔离结构101可以为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构，可以通过本领域常用的隔离结构形成方法形成。作为示例，在本实施，隔离结构101为浅沟槽隔离结构，其通过在半导体衬底100上构图和刻蚀形成，比如先通过构图和刻蚀形成用于形成浅沟槽隔离结构101的沟槽，然后通过向所述沟槽内填充隔离材料形成所述浅沟槽隔离结构101。刻蚀工艺可以为干法刻蚀工艺或湿法刻蚀，干法刻蚀工艺包括但不限于：反应离子刻蚀(rie)、离子束刻蚀、等离子体刻蚀或者激光切割。所述隔离材料包括但不限于：未掺杂硅玻璃(usg)、二氧化硅、氮化硅等。作为示例，在本实施例中，使用未掺杂硅玻璃(usg)作为隔离结构101的隔离材料，其可通过诸如cvd等常用沉积工艺形成，在此不再赘述。

所述隔离结构101将半导体衬底100分为i/o区域和内核(core)区域，作为示例，在本实施例中隔离结构101左侧区域为用于形成i/o电路部分的区域，右侧为用于内核(core)电路的区域。示例性地，隔离结构101的顶面高于半导体衬底100的顶面。可以理解的是，如前所述其仅用作示意性说明，并不构成对本发明的限制。

接着，执行步骤202，在所述半导体衬底上形成栅极氧化层，所述栅极氧化层中包括掺杂剂。

继续参考图1a所示，在所述半导体衬底100上形成栅极氧化层102，所述栅极氧化层102中包括掺杂剂。

作为示例，本实施例中，所述栅极氧化层102的材料包括sion，其中所述掺杂剂为n。可采用本领域技术人员熟知的任何沉积方法例如化学气相沉积法(cvd)等形成该栅极氧化层102，也可以通过诸如干氧氧化、湿氧氧化、高压氧化等热氧化工艺或通过快速加热cvd、lpcvd、hdpcvd等cvd工艺形成氧化硅栅极氧化层，再对氧化硅栅极氧化层进行n掺杂注入，进而形成sion栅极氧化层，所述栅极氧化层102的厚度示例性可以为

在一个示例中，虚拟栅极图案化后由于关键尺寸的偏移或其他原因有时需要进行返工，该返工过程往往包括以下步骤：如图1b所示，通过旋涂、曝光和显影等光刻工艺形成光阻层103覆盖所述栅极氧化层102和所述隔离结构101，并进行关键尺寸的测量，以修复关键尺寸发生的偏移；如图1c所示去除所述光阻层103，例如可采用湿法清洗等方法去除该光阻层103，在这个过程中，由于在光阻去除期间少量氧化物的损失使得sion栅极氧化层中的n转移到表面，表面上高的n掺杂剂量将会导致光阻的二次中毒(poison)、引起光阻残留和晶圆标记缺陷。

为了解决上述问题，接着，执行步骤203，对所述栅极氧化层进行氧化处理，以使富集在所述栅极氧化层表面中的掺杂剂向所述栅极氧化层的体内转移。

具体地，如图1d所示，对栅极氧化层102进行氧化处理，以使富集在所述栅极氧化层102表面中的掺杂剂向所述栅极氧化层102的体内转移。

以栅极氧化层102为sion，其掺杂的掺杂剂为n的情况为例。

该氧化处理可以为快速热氧化(rapidthermaloxidation，rto)过程，可采用任何适合的氧化方法实现该rto过程。

在一个示例中，该氧化处理可以采用通入稀释的含氧气体进行热退火的方法，以使栅极氧化层102的表面氧化，进而以使富集在所述栅极氧化层102表面中的n向所述栅极氧化层102的体内转移。

可选地，稀释的含氧气体包括氧气和稀释气体，其中，所述稀释气体包括n2、n2o或ar中的一种或几种。本实施例中，较佳地使用o2和n2的混合气体作为稀释的含氧气体。

进一步，该热退火的温度范围为800℃至1100℃，所述热退火的时间范围为1s至180s。

对栅极氧化层102的氧化处理的方法还可以选用臭氧处理(ozone)、去耦合等离子氧化(dpo)或原位水蒸气氧化(issg)中的一种。

示例性地，去耦合等离子氧化(decoupledplasmaoxidation，简称dpo)方法的具体过程是，通过高能等离子体将氧气进行去耦合化，形成高能、洁性强的氧自由基与放置在反应腔中的栅极氧化层进行反应，形成氧化物。射频源(或射频发生器)在反应腔中施加射频，使进入反应腔气体分子分解，产生高能等离子体。可选地，所述去耦合等离子氧化的功率范围为300w～3000w，时间范围为10s～180s。上述参数范围仅作为示例，并不构成对本发明的限制。

在另一个示例中，臭氧处理方法的具体过程是，向反应腔中通入臭氧，所述臭氧处理的气体流量范围为50sccm～500sccm，使用臭氧对栅极氧化层102的表面进行处理，可在高温下进行。

在一个示例中，还可采用原位水蒸气氧化(issg)的方法，其具体过程是，使用携带水蒸气的氧气代替干氧作为氧化气体，水蒸汽也常由蒸汽供给，称为热蒸汽。在氧化生长中，湿氧反应会产生一层二氧化硅膜。潮湿环境有更快的生长速率是由于水蒸汽比氧气在二氧化硅中扩散更快、溶解度更高。

故通过增加的氧化处理过程，使得富集在所述栅极氧化层102表面中的n向所述栅极氧化层102的体内转移。

接着，执行步骤204，去除所述内核区域的栅极氧化层，并在所述内核区域的半导体衬底100上形成界面层105。

如图1e所述，首先通过曝光、显影等光刻工艺在i/o区域内半导体衬底100上以及部分隔离结构101上形成图案化的光阻层104，该图案化的光阻层104暴露内核区以及部分隔离结构101，然后以该 图案化的光阻层104为掩膜通过刻蚀工艺去除内核区域的栅极氧化层102。所述刻蚀工艺可以为湿法刻蚀工艺或干法刻蚀工艺。所述干法刻蚀工艺包括但不限于：反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻或者激光切割。本实施例中，较佳地使用湿法刻蚀工艺，该湿法刻蚀工艺具有对于栅极氧化层102的高的刻蚀选择比，以及对于隔离结构101低的刻蚀选择比。

如图1f所示，在所述内核区域的半导体衬底100上形成界面层105。

界面(il)层105的构成材料包括硅氧化物(siox)，形成界面层的作用是改善高k介电层与半导体衬底100之间的界面特性。界面层层105的可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用诸如干氧氧化、湿氧氧化、高压氧化等热氧化工艺或cvd、ald或者pvd等适合的工艺形成界面层105。示例性地，所述栅极氧化层102的厚度大于所述界面层105的厚度，界面层105的厚度示例性可以为

至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如形成虚拟栅极、金属栅极或形成源漏极的步骤，其都包括在本实施制作方法的范围内。

综上所述，通过本发明的制作方法，通过对栅极氧化层进行氧化处理，从而使的富集于栅极氧化层表面的n向体内转移，提高了栅氧可靠性，并减少了返工过程中电阻中毒(poison)和残留问题。另外，保留位于集成电路的i/o区域的氮氧化硅栅极氧化层，而在内核区域形成氧化硅界面层，从而一方面降低氮对i/o的负面影响的同时获得良好的等效氧化层厚度，另一方面，在受氮影响较大的内核区域，使用氧化硅作为界面层，从而完全克服界面氮的影响，以提高半导体器件/集成电路的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述 实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。