晶圆级封装模块的制作方法与流程

本发明有关于一种模块封装的制作方法，特别是一种将焊接球设置于基底的一侧的晶圆级封装模块的制作方法。

背景技术：

为提高半导体模块上光电组件的效能，硅光子领域的技术不断地进步。硅光子学的领域包含在光子系统中利用硅质组件作为光学媒介的研究和应用。硅质组件能够以次微米等级的精确度设置于硅光子组件当中。硅质组件一般会设置在硅质基底的顶层。

现今，硅光子组件的制程仍存在有成本和精确度的问题。若在焊接球的植球制程(bumping process)之前，先将组件附接于基底，则植球制程中产生的热能会让温度过高，而使原先附接在基底上的组件与基底分离。此外，对于植球制程所使用的机台来说，组件、包护组件的罩盖以及基底的总厚度也可能过厚，导致制程无法顺利进行。若为了使机台能够容纳组件、保护组件的罩盖以及基底的总厚度而调整机台架构，则将使制程成本大幅提高。若在完成植球制程之后，才将组件附接于基底，则在使组件附接于基底的过程中，也可能导致焊接球脱落或受损，因此如何找到在组件附接的过程中，不会受到影响的焊接球材质也是一大难题。因此，如何找到可行又能符合成本效益的晶圆级封装模块的制作方法即为现今所需。

技术实现要素：

本发明的一实施例提供一种晶圆级封装模块的制作方法，制作方法包含 提供基底，于基底的第一侧设置至少一组件，以及在模块封装完毕后，于基底的第二侧设置多个焊接球。

附图说明

图1为本发明一实施例的晶圆级封装模块的制作方法的各步骤对应的架构示意图。

图2为图1的晶圆级封装模块的制作方法的步骤流程图。

图3为图2的晶圆级封装模块的制作方法中提供基底的步骤流程图。

图4为图2的晶圆级封装模块的制作方法中于基底的第一侧设置模块的步骤流程图。

图5为本发明一实施例的图1的晶圆级封装模块的俯视图。

图6为本发明一实施例的晶圆基底上的多个模块的示意图。

附图标记为：

101 基底

102 层间导孔

103 导电材料

104、107 线路布局

105 接合物质

106 载体

107a 焊垫

108 组件

109 环圈

110 罩盖

111 焊接球

112 接合材料

113 附接物

114 导线

UBM 凸块(焊接球)底部金属化层

201至203、301至306、401至405 步骤

601 模块

具体实施方式

图1为本发明一实施例的晶圆级封装模块的制作方法的各步骤对应的架构示意图。图2为图1的晶圆级封装模块的制作方法的步骤流程图。其制作方法可包含但不限于以下的步骤：

步骤201：提供基底101；

步骤202：于基底101的第一侧设置该模块的至少一组件；

步骤203：于基底101的第二侧设置多个焊接球。

步骤201可提供在晶圆级封装模块的制作方法中所需的基底101。基底101可为玻璃晶圆或硅晶圆。图3为图2的晶圆级封装模块的制作方法中提供基底101的步骤流程图。图1包含执行图2的步骤201时，模块的结构变化。晶圆级封装模块的制作方法可包含但不限于以下的步骤：

步骤301：蚀刻基底101以产生多个空的层间导孔(via)，或间层开口(holes)，102；

步骤302：利用导电材料103填满每一层间导孔102；

步骤303：于基底101的第二侧形成线路布局104；

步骤304：将载体106与基底101的第二侧接合；

步骤305：研磨基底101的第一侧以减少基底101的厚度；及

步骤306：于基底101的第一侧形成线路布局107。

本发明的晶圆级封装模块的制作方法并不限于具备前述的所有步骤。在部分实施例中，步骤201未必包含图3中的所有步骤。在本发明的部分实施例中，至少对应于层间导孔102的步骤303及306可以省略。

步骤301中，可对基底101蚀刻以产生多个层间导孔102。在蚀刻过程中形成空的层间导孔102可为高度约为100μm至300μm的通孔结构(hollow structure)或埋孔结构(buried hole)。在部分实施例中，蚀刻的过程可使用干式蚀刻或准分子雷射。每一个空的层间导孔102的孔径可根据所使用的制程科技或所设置的组件(例如光电组件或光子组件)的需求来设计。举例来说，空的层间导孔102的孔径可大于或等于10μm。

在步骤302中，导电材料103可将每一个层间导孔102填满以形成具有实心结构的埋孔。导电材料103可为金属，例如为铜或铝。导电材料103可用来形成基底101的第二侧的线路布局104与基底101的第一侧的线路布局107之间的中介层，而这些中介层则可用来耦接形成于基底101的第一侧的线路布局107上的焊垫以及形成于基底101的第二侧的线路布局104上对应的焊垫(如图1所示)。

在本发明的其他实施例中，基底101可仅具有垂直的层间导孔，而与组件相耦接的焊垫则可以直接设置于垂直的层间导孔的上方。此时，可以不形成线路布局104及107。

在步骤303中，线路布局104可形成于基底101的第二侧。线路布局104可包含多个焊垫、多条走线、重新布线层(redistribution layer)及/或凸块(焊接球)底部金属化层(under bump metallization，UBM)。重新布线层可为模块基底的第一侧或第二侧上额外的一层线路，并使基底101上的组件所需的讯号线路可根据模块的需要重新布线。因此，模块与模块间的接合可以更加简化。重新布线层可为铜层或铝层。凸块(焊接球)底部金属化层可形成在重新布线层上方，并可作为扩散阻障且有利于沾锡。

在其他实施例中，当层间导孔的孔径具有足够的面积以作为光电组件的焊垫时，在第一侧的层间导孔102可用来与组件的导线或端点接合，而在第二侧的层间导孔102则可用来设置焊接球。在此情况下，步骤303及306即 可省略。

在步骤304中，载体106可与基底101的第二侧相接合。载体106可为玻璃晶圆或硅晶圆。优选的载体106会具有与硅晶源相符的热膨胀系数。载体106与基底101的第二侧之间可利用接合物质105来接合。接合物质105可为聚合物、环氧树脂材料或光阻材料。将载体106与基底101相接合时，可在载体106及基底101之间涂上接合物质105。接合物质105可在受热或接受紫外光照射后，被软化而降低或消除黏性。

在步骤305中，基底101的第一侧可被研磨或蚀刻以减少基底101的厚度。基底101的第一侧可被研磨使其接触到层间导孔102或导电材料103的表面，将原先的埋孔变为通孔。基底101的厚度可能由原先的约700μm被减少至约100μm至300μm。

在步骤306中，线路布局107可形成于基底101的第一侧。线路布局107可用以形成导电路径(走线)、焊垫及其他使组件108得以耦接至基底101的结构。导电路径可利用导电材质，例如铜或铝，来形成。

在步骤202中，模块可包含光电组件或光子组件(photonic element)，亦即可将至少一光电组件或光子组件，例如硅光子组件，设置于基底101的第一侧。光电组件或光子组件，例如硅光子组件，能够处理光学讯号。处理光学讯号的过程可能包含将电子讯号转换为光学讯号以及对光学讯号进行调变、聚光、分光、导光、平行化、滤波及光耦合...等运作。用来发射光学讯号的组件可包含雷射二极管及发光二极管。这类型的组件可能是由表面发光或侧边发光。光传感器，例如感光二极管，则能够感测光学讯号。感光二极管可例如为PN二极管、PIN二极管或雪崩型光二极管(avalanche photo diode)。另外，也可使用金属-半导体-金属光侦测器(Metal-Semiconductor-Metal photo-detector，MSM photo-detector)或光导体(photoconductor)来感测光学讯号。光学讯号的调变、聚光、分光、导光、平行、滤波及光耦合...等运作则可利用光电集成电路、聚光透镜、光学分光器、光波导组件、光学隔离器...等来完成。此外，可利用焊接技术将前述的光电组件设置于基底101。在晶圆级(wafer level)封装制程中，多个模块的多个组件可设置于同一块基底101。模块可包含环圈109、罩盖110及电路。模块 中的电路可为由组件108、主动组件及/或被动电子组件组合而成的覆晶(flip chip)、裸晶(bare die)、球栅数组(ball grid array，BGA)集成电路或雷射二极管...等。图4为图2的晶圆级封装模块的制作方法中于基底的第一侧设置模块的步骤流程图。图1包含执行图2的步骤202时，模块的结构变化。其制作方法可包含但不限于以下的步骤：

步骤401：将组件108(包含至少一光电组件或光子组件)附接于基底101的第一侧；

步骤402：将环圈109附接于基底101的第一侧；

步骤403：将罩盖110附接于基底101的第一侧；

步骤404：移除接合于基底的第二侧的载体106；及

步骤405：将模块与基底101上的其他模块分离。

步骤405可以包含在步骤202当中，但也可轻易地改在步骤203之后再执行。于步骤202中包含步骤405的做法仅为例举性质的实施例，而并非限定在步骤202中必须执行步骤405。

在步骤401中，组件108可附接于基底101的第一侧。所述组件108可为硅光子封装模块或平台中的电子组件，例如可包含但不限于电子集成电路(芯片)、光电集成电路、雷射二极管及雷射二极管透镜。当硅光子封装模块或平台中的电子组件附接于基底101时，可优先设置及附接电子集成电路、光电集成电路、雷射二极管，接着再设置雷射二极管透镜，以确保雷射二极管透镜能够精准对齐。组件108可包含接脚焊垫，用以将组件108电性耦接至基底101的第一侧的线路布局107的焊垫107a。组件108与基底101的第一侧的线路布局107的焊垫107a之间的电性耦接可透过焊接或接合导线(金属线的电性接合)来完成。用以耦接组件108及线路布局107的焊接材料可为导电合金材料，例如锡金(SnAu)合金、锡银(SnAg)合金及锡银铜(SnAgCu)合金等等。导电合金材料的熔点可介于280℃及340℃之间。导线接合的方式则可利用接合导线114来将组件108的接脚焊垫电性耦接至线路布局107的焊垫，接合导线114可由导电材料制成，例如铜、金及银。

在步骤402中，环圈109可附接于基底101的第一侧。环圈109可为半 透明或光学媒介的材料，例如以玻璃或硅制程的材料。光线能够穿透环圈109，使得在基底101上，环圈109内的光学组件能够接收或发射光学讯号。环圈109可以围绕于模块的至少一组件108或全部电路(或全部组件)的方式设置。环圈109的大小及形状可根据模块的电路的大小或所需保护的组件108的大小来制造。举例来说，当环圈109用来保护组件108，例如为雷射二极管时，环圈109所围绕的面积即会大于雷射二极管的面积。在部分其他实施例中，环圈109的形状也可能不固定。环圈109的形状可以配合基底101上的模块中各组件108的摆设来设计。甚至在部分实施例中，环圈109可用以保护模块中对湿度较为敏感的单一个组件，例如雷射二极管，并同时保护模块中的全部电路(或组件)。图5为本发明一实施例的图1的晶圆级封装模块的俯视图。环圈109可利用局部加热的方式附接。环圈109亦可利用接合材料112来附接于基底101上，接合材料112可例如为导电合金材料(例如锡金(SnAu)合金、锡银(SnAg)合金及锡银铜(SnAgCu)合金等等)。接合物质105的熔点范围会低于接合材料112的熔点范围。在此实施例中，导电合金材料的熔点范围可介于280℃及340℃之间。由于只有局部被加热，因此用以附接载体106的接合物质105(例如为聚合物)不会融化。接合材料112并不限于导电合金材料，导电合金材料仅是将环圈109附接于基底101的一种示例性材料。

在步骤403中，罩盖110可附接于基底101的第一侧及环圈109的上方。罩盖110可经由环圈109附接于基底101的第一侧。有许多制作方法都能够将罩盖110附接于环圈109。附接物113为罩盖110及环圈109之间的中介层，其需以气密封的方式接合两者以避免外部环境干扰或破坏模块的运作。罩盖110可利用直接接合的方式附接于环圈109，例如对环圈109或罩盖110局部加热接合。在使用直接接合的方式时，接合的过程无须额外的中介层。阳极接合(Anodic bonding)也可用来将罩盖110附接于环圈109。阳极接合是用以将玻璃与金属材料相接合，或将玻璃与硅材料相接合的晶圆接合过程，且无需使用额外的中介层。因此当环圈109及罩盖110皆为硅材质时，阳极接合即可进行硅材质对硅材质的接合。共晶接合(Eutectic bonding)也可用来将罩盖110附接至环圈109。共晶接合是利用共晶金属层来接合罩盖110及环圈109。共晶金属是在特定金属成分组合条件及温度下，形成稳定的金属 化合物。共晶金属(导电合金金属)可例如为锡金(SnAu)、铜锡(CuSn)金硅(AuSi)、铝硅(A1Si)、及锡银铜(SnAgCu)合金等等。黏性接合亦可用于将罩盖110附接于环圈109。黏性接合会使用中介层来黏接罩盖110及环圈109。中介层可例如为SU-8聚合物及苯并环丁烯(benzocyclobutene，BCB)等材质。玻璃介质(Glass frit)接合亦可用于将罩盖110附接于环圈109。玻璃胶接合会使用中介玻璃层来进行接合。低黏性的特质使得中介玻璃层能够适用于粗糙或不规则的表面，并确保罩盖110及环圈109之间能够气密封合。再者，罩盖110亦可利用导电金属来附接于环圈109。用来附接罩盖110及环圈109的导电金属可例如为金或银。罩盖110可用来保护组件避免受到外在环境的影响，例如保护雷射二极管射避免受到外在湿度的影响。举例来说，罩盖110可如图5所示，用来保护组件108，例如雷射二极管，及组件108的接合导线114。罩盖110可由玻璃或硅制成。环圈109及罩盖110的整体高度约在800μm及1000μm之间。此外，罩盖110的外层还可涂布一层抗反射层。对于硅光子组件而言，抗反射层可以避免雷射二极管发出的讯号的能量散失。将罩盖110附接的过程可在低压且高氮的环境下完成。

再者，本发明的部分实施例中，环圈109及罩盖110可以制造成一体。举例来说，可将罩盖110蚀刻出凹陷部，而凹陷部具有足够的深度能够容纳至少一组件108或整个模块的电路。在此情况下，及无需另将罩盖110附接至环圈109。如此一来，气密封合以保护模块的效果即可大大地提升。步骤402及403可相结合以将环圈109及罩盖110同时附接至基底101的第一侧。

在步骤404中，可移除接合于基底101的第二侧的载体106。载体106可利用雷射、紫外光(去除或降低接合物质105的黏性)、加热或以机械方法来移除。并可具有清洁基底101的第二侧的步骤，以利于晶圆级封装模块制程的下一步骤的进行。

在步骤405中，可将基底101上的每一个模块彼此分离。此步骤亦可在图2的步骤203完成后再进行。在半导体的制程中，单一晶圆，在此实施例中基底101可以是整片的晶圆，可包含多个模块。在基底101上的所有模块都建立完成后，可透过晶圆切割来将各个模块(封装模块)彼此分离。单一晶圆上所能承载的模块数量会与一片晶圆的大小、建立模块及其环圈所需的面 积有关。

在基底101上设置焊接球111之前，模块的厚度可能大于或等于800μm。现今技术中，没有在厚度约1000μm的模块上进行植球制程的制作方法及机具。为能克服上述的问题，在步骤203中，焊接球111可以设置在基底101的第二侧。图1包含执行图2的步骤203时，模块的结构变化。

在基底101的第二侧设置焊接球的制作方法可称为植球(ball placement)。植球可利用局部加热的方式将每一个焊接球附接至基底101。植球的过程还可利用雷射或紫外光使焊接球111在原地硬化。本发明并不限于一次将所有的焊接球全部设置到基底的第二侧，即一次完成全部焊接球111的植球。亦可由多次方式来完成所有焊接球111的放置，一次可以将一个或多个焊接球对齐至基底的第二侧上对应的坐标，并局部加热，达成部分植球的作业。此外，亦可在坐标上设置光罩来将多个焊接球附接于基底。

在植球过程中，一个焊接球111可能会被设置于基底101的一个特定坐标上。在部分实施例中，焊接球111可能会被设置在基底101的凸块(焊接球)底部金属化层(UBM)上方。在焊接球与基底101的特定坐标对齐后，可在特定坐标上进行局部加热。接着，焊接球111即可附接上基底101。前述的过程可以不断重复，直到将所有的焊接球111都附接至基底101的凸块(焊接球)底部金属化层(UBM)。

根据焊接球的大小和规格，植球过程可利用网版印刷(screen printing)的方式产生焊接球。执行网版印刷时，需施加压力至模块端。当将图1所示的第二至最后等过程中的模块结构翻面以使基底101的第二侧面向上时，模块即会由环圈109所支撑。

在此实施例中，由于植球过程会利用局部加热来设置每一个焊接球，因此模块接收到的压力会比较小。如此一来，焊接球摇晃的现象会实质上地减少，且焊接球111与基底101的对应坐标间也能够更精准地对齐。焊接球111可由导电合金形成，例如锡银(SnAg)合金、锡银铜(SnAgCu)合金、银或锡。焊接球的设置可在包含多个模块的整块晶圆上执行，亦可在将各个模块与整块晶圆分离后，于各个模块上进行。焊接球111的大小(例如面积及高度)可根据制程科技的凸块(焊接球)底部金属化层(UBM)的大小做适当的选 择。在部分实施例中，焊接球111自基底101凸出的高度可大于或等于50μm。

图6为本发明一实施例的晶圆基底上的多个模块的示意图。如图6所示，单一晶圆基底上建立了多个模块601。多个模块可彼此相同。晶圆基底可为图1的基底101。基底101可为硅晶圆或玻璃晶圆。晶圆基底的直径从25.4mm(1英寸)至300mm(11.8英寸)都有。当晶圆基底的直径越大时，同一晶圆基底上所能制造的模块601的数量也会随着增加。为能降低每个模块的制造成本，可将单一晶圆基底上所能制造的模块的数量最大化。由于晶圆切割的限制，模块的形状可以是正方形或长方形。晶圆切割是将多个模块601彼此分离的程序。在提供包含模块中电路所需的焊垫及导电路径的基底101后，可利用焊接方法或导线接合的方法，将模块中建立电路所需的组件设置于基底101。在多个模块601的电路形成完毕后，可形成每一个模块601的环圈109。接着将罩盖110设置于多个环圈109上。罩盖110可为单一晶圆，例如与基底101相同的单一晶圆。罩盖110与基底101可具有相同的大小。罩盖110、环圈109及基底101可使用相同的材料或相异的材料制成。形成罩盖110、环圈109及基底101的材料可为硅或玻璃。

上述模块的晶圆级封装并不限于适用在硅光子模块。模块的晶圆级封装也可用在无线模块、系统逻辑模块及感测模块...等等。用以形成前述导电路径、重新布线层、凸块(焊接球)底部金属化层及填满层间导孔的金属的导电材料不限于铜或铝。其他熔点高于焊接球的导电材料也可用于前述的导电路径、重新布线层、凸块(焊接球)底部金属化层及填满层间导孔的金属。由于本发明提供的晶圆级封装模块的制作方法所需的机械装置都已成熟，因此使用晶圆级封装模块的制作方法来制造硅光子组件模块的成本即可大大地降低。

以上所述仅为本发明的优选实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属于本发明的保护范围。