具有嵌入式输出电感器的半导体封装体的制作方法

本申请要求2015年6月9日提交的、序号为62/172,947、名称为“Power Semiconductor Package with Conductive Clip and Embedded Inductor”的临时申请的优先权。该未决临时申请的公开内容由此通过引用全部并入本申请。

背景技术：

诸如为稳压器的功率转换器在大量电子电路和系统中使用。众多集成电路(IC)应用诸如要求将直流(DC)输入电压转换成较低或较高的DC输出电压。例如，可以实现降压转换器以将较高电压DC输入转换成较低电压DC输出以在要求相对大的输出电流的低压应用中使用。

功率转换器的开关级典型地包括高侧控制晶体管和低侧同步(sync)晶体管，并且可以包括被设计成驱动控制和/或同步晶体管的驱动器IC。除此之外，功率转换器电路典型地包括用于开关级的相对大的输出电感器。结果，在印刷电路板(PCB)之上实现功率转换器的传统的方法要求足够容纳并排布局的PCB区域，该并排布局不仅包括包含有功率转换器开关级的控制和同步晶体管的封装体，而且还包括用于开关级的输出电感器。

技术实现要素：

本公开内容针对具有嵌入式输出电感器的半导体封装体，其基本上如所有图中的至少一幅图所示和/或结合所有图中的至少一幅图所描述，并且如权利要求中限定。

附图说明

图1示出了示例性功率转换器的示图。

图2示出了根据一个实现方式的表示用于制作具有嵌入式输出电感器的半导体封装体的示例性方法的流程图。

图3A示出了按照一个实现方式的图示根据图2的示例性流程图来执行初始动作的结果的顶视图。

图3B示出了按照一个实现方式的图示根据图2的示例性流程图来执行后续动作的结果的顶视图。

图3C示出了按照一个实现方式的图示根据图2的示例性流程图来执行后续动作的结果的顶视图。

图3D示出了按照一个实现方式的图3C中所示的结构的截面视图，其图示了根据图2的示例性流程图来执行最终动作的结果。

图4示出了根据一个实现方式的具有嵌入式输出电感器的半导体封装体的截面视图。

图5示出了根据另一实现的具有嵌入式输出电感器的半导体封装体的截面视图。

具体实施方式

下面的描述包含涉及本公开内容中的各实现的具体信息。本领域技术人员将认识到本公开内容可以以不同于这里具体讨论的方式的方式来实现。本申请中的附图及其所附的具体描述致力于仅仅示例性的实现。除非提及的其他情况，图中相同的或对应的元素可以由相同的或对应的附图标记来指示。此外，本申请中的附图和阐述一般不按比例，并且不意图对应于实际的相对尺寸。

如上所记载的，比如为稳压器的功率转换器在大量电子电路和系统中使用。诸如，集成电路(IC)应用可能要求将直流(DC)输入电压转换成较低或较高的DC输出电压。作为具体示例，可以将降压转换器实现为稳压器以将较高电压DC输入转换成较低电压DC输出以在要求相对大的输出电流的低电压应用中使用。

图1示出了示例性功率转换器的示图。功率转换器100包括半导 体封装体102和被耦合在半导体封装体102的输出106与接地之间的输出电容器108。如图1中所示，半导体封装体102包括功率转换器开关级110和用于功率转换器开关级110的输出电感器104。如图1中进一步所示的，功率转换器100被配置为接收输入电压V_IN，并且被配置为在输出106处提供例如为整流和/或步降电压的经转换的电压作为V_OUT。

例如，功率转换器开关级110可以使用被配置为半桥的金属氧化物半导体场效应晶体管(MOSFET)形式的两个功率开关来实现。也就是说，功率转换器开关级110可以包括具有漏极122、源极124、以及栅极126的高侧或控制FET 120(Q₁)，以及具有漏极132、源极134、以及栅极136的低侧或同步(sync)FET 130(Q₂)。如图1中所示，控制FET 120在开关节点128处耦合到同步FET 130，同步FET 130接着通过输出电感器104来耦合到半导体封装体102的输出106。还如图1中所示，如以下更具体地描述的，用于功率转换器开关级110的输出电感器104诸如通过被嵌入到半导体封装体102中来被集成到半导体封装体102中。

根据图1中所示的示例性实现方式，功率转换器开关级110包括用于驱动控制FET 120和同步FET 130的驱动器IC 140。然而，注意在功率转换器开关级110中包括驱动器IC 140是可选的。因而，在其他实现方式中，功率转换器开关级110和用于功率转换器开关级110的半导体封装体102和集成的输出电感器104可以不包括驱动器IC140。

例如，可以将相应的控制和同步FET 110和120实现为基于IV族的功率FET，诸如具有垂直设计的硅功率MOSFET。在大量汽车、工业、器械、以及照明应用中，功率转换器100可以有利地例如利用为降压转换器。注意，为了益于使描述容易和简要，在一些例子中，本发明创造的原理将参照包括一个或多个基于硅的功率FET的降压转换器的具体实现方式来描述。然而，强调的是这样的实现仅仅是示例性的，并且这里所公开的发明创造的原理可广泛应用于宽范围的应 用，包括降压和升压转换器，使用基于其他IV族、或者基于III-V族半导体的功率晶体管来实现。

进一步注意，如这里所使用的，术语“III-V族”指包括至少一个III族元素和至少一个V族元素的化合物半导体。通过示例方式，III-V族半导体可以采用包括氮和至少一个III族元素的III-氮化物半导体的形式。例如，III-氮化物功率FET可以使用氮化镓(GaN)来制作，其中一个或多个III族元素包括一些或大量的镓，并且除了镓之外还可以包括其他III族元素。因而，在一些实现方式中，控制FET 120和同步FET 130中的一者或两者可以采用诸如为III-氮化物高电子迁移率晶体管(HEMT)的III-氮化物功率FET的形式。

继续图2，图2示出了表示用于制作具有嵌入式的输出电感器的半导体封装体的示例性方法的流程图250。例如，由流程图250描述的示例性方法在可以为半导体封装体引线框架的导电载体结构的一部分上执行，或者可以采用导电片或导电板的形式。

关于图3A、3B、3C、以及3D(此后“图3A-3D”)，分别在那些图中示出的结构352、354、356、以及358图示了根据一个实现方式的执行流程图250的方法的结果。例如，图3A中的结构352表示其之上附接有控制FET 320和同步FET 330的第一图案化导电载体360(动作252)。图3B中的结构354示出了被置于第一图案化导电载体360的引线368a、368b、368c、368d、368e、368f、368g、368h、368i以及368j之上的磁性材料370(动作254)。图3C中的结构356示出了被附接在第一图案化导电载体360、控制和同步FET 320和330、以及磁性材料370之上的第二图案化导电载体380(动作256)，等等。

参见流程图250，在图2中，结合图1和3A，流程图250开始以在第一图案化导电载体360之上附接功率转换器开关级110的控制FET 320和同步FET 330(动作252)。第一图案化导电载体360可以是用作半导体封装体302的一部分的完全图案化的导电载体，在图3A中示出其轮廓。如在图3A中另外输出的，第一图案化导电载体360 具有包括控制漏极分段362、同步源极分段364、同步栅极分段366、以及引线368a-368j的多个部件。注意，根据图3A中所示的示例性实现方式，第一图案化导电载体360的引线368e和368f提供了半导体封装体302的输出306。半导体封装体302的输出306总体上对应于图1中的输出106。

第一图案化导电载体360可以由具有适当低的电阻值的任何导电材料形成。可以形成第一图案化导电载体360的材料的示例包括铜(Cu)、铝(Al)、或导电合金。在一个实现方式中，如以上提及的，第一图案化导电载体360可以使用半导体封装体引线框架的至少一部分来实现。

根据图3A中所示的示例性实现方式，半导体封装体302包括用于驱动控制FET 320和同步FET 330的驱动器IC 340。在本申请中，半导体封装体302、控制FET 320、同步FET 330、以及驱动器IC 340总体上分别对应于图1中的半导体封装体102、控制FET 120、同步FET 130、以及驱动器IC 140，并且可以共享归于本申请中的那些对应的特征的任何特性。换而言之，并且如以上参照图1讨论的，在半导体封装体302中包括驱动器IC 340是可选的。因而，在其他实现方式中，用于控制FET 320和同步FET 330的半导体封装体302可以不包括驱动器IC 340。

在其中控制FET 320和同步FET 330采用垂直功率FET的形式的实现方式中，控制FET 320的漏极可以被附接到第一图案化导电载体360的漏极分段362(控制FET 320的漏极被置于控制FET 320的与源极324和栅极326相对的底表面上，并且对应于图1中的控制FET120的漏极122)。类似地，同步FET 330的源极和栅极可以被附接到第一图案化导电载体360的相应的同步源极分段364和同步栅极分段366(同步FET 330的源极和栅极被置于与漏极332相对的同步FET330的表面之上并且分别对应于图1中的同步FET 130的源极134和栅极136)。

控制FET 320和同步FET 330可以使用导电裸片贴装材料(图3A 所示的视角中不可见)来附接到第一图案化导电载体360。此外，当被包括在半导体封装体302中时，驱动器IC 340可以使用与用于附接控制FET 320和同步FET 330的材料相同的导电裸片贴装材料、或者使用电绝缘裸片贴装材料(用于驱动器IC 340的裸片贴装材料同样在图3A所示的视角中不可见)来被附接到第一图案化导电载体360。

如图3A中所示，当存在时，驱动器IC 340可以通过电连接器342耦合到控制FET 320的栅极326，并且可以通过电连接器344和第一图案化导电载体的同步栅极分段366耦合到同步FET 330的栅极。注意，尽管将电连接器342和344描述为图3A中的线键合，这种表示仅仅用于概念上清楚的目的。更总体上地，例如，电连接器342和344中的一个或两个可以实现为线键合，实现为导电夹、导电条或导电带，或实现为过孔，比如贯穿衬底的过孔。

伴随一直参照图2，移到图3B中的结构354，流程图250继续以在第一图案化导电载体360的引线368a-368j之上放置磁性材料370(动作254)。磁性材料370可以是适于用作电感器芯体的任何材料。例如，磁性材料370可以采用磁性芯体的形式，诸如图1中的输出电感器104的高稳定性铁氧体芯体。

根据图3B中所示的示例性实现方式，磁性材料370被置于邻近同步FET 330。也就是说，同步FET 330被置于磁性材料370与控制FET 320之间，以及当驱动器IC出现在半导体封装体302中时在磁性材料370与驱动器IC 340之间。然而，在其他实现方式中，可以适配半导体封装体302，使得磁性材料370被置于邻近同步FET 330和控制FET 320。在那些实现方式中，例如，当驱动器IC出现在半导体封装体302中时，控制FET 320被置于磁性材料370与驱动器IC 340之间。

移到图3C中的结构356，流程图250继续以在第一图案化导电载体360、控制和同步FET 320和330以及磁性材料370之上附接第二图案化导电载体380(动作256)。如图3C中所示，第二图案化导电载体380可以是具有开关节点接触328、并且包括斜引线388a、 388b、388c、388d、388e、388f、388g、以及388h(此后“斜引线388a-388h”)的完全图案化的导电载体。在图3C中还示出的是相应的线3D-3D。

如同第一图案化导电载体360，第二图案化导电载体380可以由具有适当低的电阻值的任何导电材料形成。可以形成第二图案化导电载体380的材料的示例包括Cu、铝Al、或导电合金。在一个实现方式中，第二图案化导电载体380可以使用半导体封装体引线框架的至少一部分来实现。换而言之，在各种实现方式中，第一图案化导电载体360和第二图案化导电载体380中的一者或两者可以使用半导体封装体引线框架来实现。

参见图3D并且继续参见图3C，图3D示出了对应于图3C中的结构356的沿着图3C中的视线3D-3D观察到的结构358。根据图2中概述的示例性方法，流程图250能够结束以将第二图案化导电载体380的斜引线388a-388h覆于磁性材料370之上并且耦合到第一图案化导电载体360的引线368a-368j以提供输出电感器304的绕组。

如图3D中所示，控制FET 320的漏极322通过导电裸片贴装材料372来附接到第一图案化导电载体360的控制漏极分段362，而同步FET 330的源极334通过导电裸片贴装材料372附接到第一图案化导电载体360的同步源极分段364。除此之外，导电裸片贴装材料372用于将控制FET 320的源极324和同步FET 330的漏极332附接到第二图案化导电载体380的开关节点接触328，以及用于将第二图案化导电载体380的开关节点接触328和斜引线388a附接到第一图案化导电载体360的引线368a。

导电裸片贴装材料372可以为用作导电粘合剂的任何适当的物质。例如，导电裸片贴装材料372可以为形成到约10μm或更大的示例性厚度的导电环氧树脂、焊料、导电烧结材料、或扩散键合材料。

注意，控制漏极分段362和同步源极分段364可以为第一图案化导电载体360的部分蚀刻的分段。例如，在一个实现方式中，控制漏极分段362和同步源极分段364可以为第一图案化导电载体360的基 本上半蚀刻的分段。除此之外，第一图案化导电载体360的引线368a至368j中的每个可以包括例如部分蚀刻的部分(比如约半蚀刻的部分)、以及基本上非蚀刻的部分。引线368a的经部分蚀刻的部分、以及引线368a-368j中的全部在磁性材料370之下并且形成以基本上非蚀刻的部分为边界的磁性材料370的凹陷。

第二图案化导电载体380的斜引线388a-388h中的每一个还可以包括部分蚀刻的部分(比如为约半蚀刻的部分)、以及基本上非蚀刻的部分。斜引线388a-388h的部分蚀刻的部分覆于磁性材料370之上，而斜引线388a-388h的非蚀刻的部分被附接到第一图案化导电载体360的引线368a-368j。

如从图3C和3D中显而易见的，第二导电载体380的斜引线388a-388h中的每个可以耦合到第一图案化导电载体360的相邻引线368a-368j之间并且形成其间的导电桥。也就是说，第二图案化导电载体380的斜引线388a将第一图案化导电载体360的引线368a电连接到第一导电载体的引线368b。类似地，第二图案化导电载体380的斜引线388b将第一图案化导电载体360的引线368b电连接到第一导电载体的引线368c，等等。

因而，第一图案化导电载体360的引线368a-368j和第二图案化导电载体380的斜引线388a-388h电耦合以形成输出电感器304的从引线368a到引线368j的围绕磁性材料370的连续绕组。由此，输出电感器304被集成到半导体封装体302中，这通过使提供输出电感器304的磁性芯体的磁性材料370嵌入在通过相应的第一和第二图案化导电载体360和380的引线368a-368j和斜引线388a-388h提供的电感器绕组内。在本申请中，输出电感器304总体上对应于图1中的功率转换器开关级110的输出电感器104，并且可以共享归于此对应的特征的任何特性。

如由图3C和3D所示，第二图案化导电载体380的开关节点接触328通过导电裸片贴装材料372附接到控制FET 320的源极324和同步FET 330的漏极332。结果，第二图案化导电载体380的开关节点 接触328被配置为将控制FET 320的控制源极324电耦合到同步FET330的漏极332，以及被配置为将控制FET 320的源极324和同步FET330的漏极332耦合到输出电感器304。换而言之，本申请中，开关节点接触328总体上对应于图1中的开关节点128，并且可以共享归于此对应的特征的任何特性。

根据图3A-3D所示的示例性实现方式，第二图案化导电载体380的开关节点接触328在引线368a处和在引线368j处耦合到第一图案化导电载体360，而半导体封装体302的输出306通过引线368e和368f来提供。然而要强调的是，图3A-3D中描述的具体实现方式仅仅是示例性的。在其他实现方式中，第二图案化导电载体380的开关节点接触328可以耦合到第一图案化导电载体360的引线368a或368j中的仅仅一个引线，而半导体302的输出306可以通过未耦合到开关节点接触328的引线368a或368j中的另一个引线来提供。

移到图4，图4示出了根据一个实现方式的具有嵌入式输出电感器404的半导体封装体402的截面视图。注意，半导体封装体402总体上对应于图3A-3D中的半导体封装体302，并且是从对应于图3C中的视线3D-3D的视角观察到的。

半导体封装体402包括具有漏极422和源极424的控制FET 420，以及具有漏极432和源极434的同步FET 430。如图4中所示，半导体封装体402包括具有控制漏极分段462、同步源极分段464、以及引线468a的第一图案化导电载体460。如图4中进一步示出的，半导体封装体402包括具有开关节点接触428和斜引线488a的第二图案化半导体载体480。在图4中还示出的是包括磁性材料470的输出电感器404、导电裸片贴装材料472、以及封装密封剂490。

包括控制FET 420、同步FET 430、以及集成输出电感器404的半导体封装体402总体上对应于图1和3A-3D中的包括控制FET120/320、同步FET 130/330、以及集成输出电感器104/304的半导体封装体102/302，并且可以共享归于以上的此对应的特征的任何特性。此外，具有控制漏极分段462、同步源极分段464、以及引线468a的 第一图案化导电载体460总体上对应于具有控制漏极分段362、同步源极分段364、以及引线368a-368j的第一图案化导电载体360，并且可以共享归于以上的此对应的特征的任何特性。

除此之外，具有开关节点接触428和斜引线488a的第二图案化导电载体480总体上对应于具有开关节点接触328和斜引线388a-388h的第二图案化导电载体380，并且可以共享归于以上的此对应的特征的任何特性。进而，磁性材料470和导电裸片贴装材料427总体上分别对应于图3C和3D中的磁性材料370和导电裸片贴装材料372，并且可以共享归于以上的那些对应的特征的任何特性。注意，封装密封剂490可以为典型地在半导体封装中使用的任何适当的电介质模制复合物或密封剂。

如图4中所指示的，第二导电载体480的斜引线488a被耦合到第一图案化导电载体460的引线468a与其相邻引线468b之间并且形成其间的导电桥。也就是说，第二图案化导电载体480的斜引线488a将第一图案化导电载体460的引线468a电连接到第一图案化导电载体460的引线468b。

因而，第一图案化导电载体460的引线468a、以及第二图案化导电载体480的斜引线488a电耦合以形成输出电感器404的从引线468a到对应于图3C中的引线368j的引线的围绕磁性材料470的连续绕组的一部分。由此，输出电感器404被集成到半导体封装体402中，这通过使提供输出电感器404的磁性芯体的磁性材料470嵌入在部分通过相应的第一和第二图案化导电载体460和480的引线468a和斜引线488a提供的电感器绕组内。

继续图5，图5示出了根据另一实现的具有嵌入式输出电感器504的半导体封装体502的截面视图。注意，半导体封装体502总体上对应于图3A-3D中的半导体封装体302，并且为从对应于图3C中的视线3D-3D的视角观察到的。

半导体封装体502包括具有漏极522和源极524的控制FET 520、以及具有漏极532和源极534的同步FET 530。如图5中所示，半导 体封装体502包括具有控制漏极分段562、同步源极分段564、以及引线568a的第一图案化导电载体560。如图5中进一步示出的，半导体封装体502包括具有开关节点接触528和斜引线588a的第二图案化导电载体580。在图5中还示出的有包括磁性材料574的输出电感器504、导电裸片贴装材料572、以及封装密封剂590。

包括控制FET 520、同步FET 530、以及集成输出电感器504的半导体封装体502总体上对应于图1和3A-3D中的包括控制FET120/320、同步FET 130/330、以及集成输出电感器104/304的半导体封装体102/302，并且可以共享归于以上的此对应的特征的任何特性。此外，具有控制漏极分段562、同步源极分段564、以及引线568a的第一图案化半导体载体560总体上对应于具有控制漏极分段362、同步源极分段364、以及引线368a-368j的第一图案化导电载体360，并且可以共享归于以上此对应的特征的任何特性。

除此之外，具有开关节点接触528和斜引线588a的第二图案化导电载体580总体上对应于具有开关节点接触328和斜引线388a-388h的第二图案化导电载体380，并且可以共享归于以上的此对应的特征的任何特性。注意，导电裸片贴装材料572总体上对应于图3D中的导电裸片贴装材料372，并且可以共享归于以上的此对应的特征的任何特性。进一步注意，封装密封剂590可以是典型地在半导体封装中使用的任何适当的电介质模制复合物或密封剂。

然而，半导体封装体502与半导体封装体302的区别在于根据本实现方式，输出电感器504的磁性材料574通过密封剂590来提供，密封剂590例如可以是用磁性颗粒576浸渍(impregnat)的模制复合物的封装。诸如，磁性颗粒576可以为铁氧体颗粒，其可以分散在引线568a与斜引线588a之间的封装密封剂590中，以及在第一图案化导电载体560的所有其他引线与提供输出电感器504的绕组的第二图案化导电载体580的斜引线之间。

关于输出电感器504的绕组，注意，第二导电载体580的斜引线588a耦合到第一图案化导电载体560的引线568a与其相邻引线568b 之间并且形成其间的导电桥。也就是说，第一图案化导电载体560的引线568a、以及第二图案化导电载体580的斜引线588a电耦合以形成输出电感器504的从引线568a到对应于图3C中的引线368j的引线的围绕包括磁性颗粒576的磁性材料574的连续绕组的一部分。由此，输出电感器504被集成到半导体封装体502中，这通过使提供输出电感器504的磁性材料574嵌入在提供相应的第一和第二图案化导电载体560和580的引线568a和斜引线588a部分提供的电感器绕组内。

因而，本申请公开了提供用于封装适合用作稳压器的功率转换器开关级的高紧凑性设计的具有嵌入式输出电感器的半导体封装体。通过将第一图案化导电载体的引线耦合到第二图案化导电载体的斜引线，这里所公开的实现使得能够将引线和斜引线用作输出电感器的绕组，该输出电感器使其磁性芯体置于第一与第二图案化导电载体之间。结果，这里所公开的封装方案有利地导致实现功率转换器所需的印刷电路板表面面积的实质性降低。

从以上描述中，表明各种技术能够用于实现本申请中所描述的概念而不脱离那些概念的范围。此外，虽然已经具体参照特定实现描述了概念，本领域技术人员将认识到能够做出形式和细节上的变化，而不脱离那些概念的范围。照此，所描述的实现被当做在所有的方面是阐述性的而非限制性的。还应该理解到本申请不限于这里所描述的特别的实现，而是众多重新安排、修改以及替代是可能的，而不脱离本公开内容的范围。