FinFET半导体器件及其制造方法与流程

本发明涉及半导体技术领域，具体涉及一种finfet半导体器件及其制造方法。

背景技术：

鳍式场效晶体管(finfieldeffecttransistor，简称finfet)是一种新型的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(soi)衬底上形成，包括狭窄而孤立的半导体鳍状结构(即垂直型的沟道结构，也称鳍片)，鳍片两侧形成有栅极结构。

具体参考图1，其为现有技术的鳍式场效晶体管的结构示意图。如图1所示，现有的鳍式场效晶体管包括：半导体绝缘体上硅衬底1、源极2、漏极3、鳍状应变硅沟道区4、以及围绕在鳍状应变硅沟道区4两侧及上方的导电栅极5。其中，所述鳍状应变硅沟道区4的厚度通常极薄，且其凸出的三个面均为受控面，受到导电栅极5的控制。由此，所述导电栅极5可以较为容易的在沟道区构造出全耗尽结构，彻底切断沟道的导电通路。采用finfet结构使得器件体积更小，性能更高。

但是随着半导体器件尺寸的不断减小，源漏极区域也随之减小，使得源漏极外延层合并，而同时我们又需要大体积的外延层来减小接触电阻。现有技术中一般采用嵌入sip(硅磷)外延层来控制外延层的形状，增加外延层的体积，但是在形成sip外延层的过程中，侧墙的刻蚀是一个重要的步骤，该步骤很容易导致侧墙的坍塌。

因此，如何提供厚度均匀的侧墙，尤其是在侧墙刻蚀之后仍然保持侧墙的厚度均匀性是本领域技术人员亟待解决的问题。

技术实现要素：

本发明的目的在于提供一种finfet半导体器件及其制造方法，防止在形成外延层的过程中由于刻蚀导致的侧墙坍塌，提高半导体器件的性能。

为实现上述目的，本发明提供一种finfet半导体器件制造方法，包括以下步骤：

提供一半导体衬底，所述半导体衬底包括多个第一区域与第二区域，所述多个第一区域与多个第二区域依次间隔排列，并且在所述第一区域上形成有第一鳍状物，在所述第二区域上形成有第二鳍状物；

对所述半导体衬底进行第一次沉积工艺，在所述第一鳍状物的侧壁及顶部形成第一侧墙，并在所述第二鳍状物的侧壁及顶部形成第二侧墙；

对所述第一鳍状物和第一侧墙进行第一次刻蚀，至所述第一鳍状物和第一侧墙剩余部分高度；

对所述第一鳍状物进行外延工艺，在所述剩余的第一鳍状物和第一侧墙上形成第一外延层；

进行第二次沉积工艺，在所述半导体衬底上形成第一介质层，所述第一介质层包围所述第一外延层、第二鳍状物和第二侧墙；

对所述第二区域的第一介质层进行第二次刻蚀工艺，使得所述第二鳍状物的高度低于所述第二侧墙的高度，并且所述第一介质层的高度高于所述第二鳍状物的高度；

对所述第二鳍状物两侧的第二侧墙进行第三次刻蚀工艺，所述第三次刻蚀工艺为横向刻蚀，从所述第二鳍状物两侧分别向外部刻蚀，至剩余部分厚度的第二侧墙；

对所述第二鳍状物进行外延工艺，形成第二外延层。

可选的，所述第一区域为p型半导体衬底，所述第二区域为n型半导体衬底。

可选的，在进行第一次沉积工艺之前，所述半导体衬底上还形成有第二介质层，所述第二介质层覆盖所述半导体衬底以及部分高度的第一鳍状物与第二鳍状物；并且在所述第一鳍状物与第二鳍状物的侧壁及顶部上均形成有第一氧化层。

可选的，所述第二次刻蚀工艺包括：

对所述第二区域的第一介质层进行刻蚀，至暴露出所述第二侧墙的顶部；

对所述暴露出的第二侧墙进行刻蚀，至暴露出所述第二鳍状物；

对所述暴露出的第二鳍状物进行刻蚀，至剩余部分高度的所述第二鳍状物。

可选的，对所述暴露出的第二鳍状物进行刻蚀，刻蚀掉的所述第二鳍状物的高度为10nm～30nm。

可选的，在对所述第二区域的第一介质层进行刻蚀之前，还包括：在所述第一介质层上形成图形化的光刻胶。

可选的，对所述暴露出的第二鳍状物进行刻蚀之后，还包括：去除所述图形化的光刻胶。

可选的，采用灰化与湿法清洗的方法去除所述图形化的光刻胶，去除光刻胶的同时实现所述第二鳍状物的再氧化，在所述第二鳍状物的上表面形成第三氧化层。

可选的，在第一次沉积工艺中，形成的所述第二侧墙的厚度为40nm～80nm。

可选的，在对所述第一鳍状物进行外延工艺之后，在进行第二次沉积工艺之前，还包括：对所述第一外延层进行再氧化，在所述第一外延层的表面形成第二氧化层。

可选的，在对所述第一外延层进行再氧化之后，在进行第二次沉积工艺之前，还包括：进行第三次沉积工艺，增加所述第二侧墙的厚度。

可选的，所述第二侧墙增加的厚度为60nm～120nm。

可选的，在所述第三次刻蚀工艺中，所述第二侧墙剩余的厚度均为1nm～4nm。

可选的，形成第二外延层之后，还包括：对所述第二外延层进行再氧化，在所述第二外延层表面形成第四氧化层。

可选的，对所述第二外延层进行再氧化之后，还包括：进行第四次沉积工艺，在所述半导体衬底上形成第三介质层，所述第三介质层包围所述第二外延层。

可选的，所述第一外延层为硅锗外延层，所述第二外延层为硅磷外延层。

可选的，所述第一外延层与第二外延层的纵截面均为多边形。

相应的，本发明还提供一种finfet半导体器件，包括：

半导体衬底，所述半导体衬底包括多个第一区域与第二区域，所述多个第一区域与多个第二区域依次间隔排列；

形成于所述第一区域的半导体衬底上的第一鳍状物，在所述第一鳍状物上形成有第一外延层；

形成于所述第二区域的半导体衬底上的第二鳍状物，所述第二鳍状物的侧壁上形成有第二侧墙，并且所述第二侧墙的高度高于所述第二鳍状物的高度，在所述第二鳍状物及其侧墙上形成有第二外延层；

以及介质层，包围所述第一鳍状物、第二鳍状物以及第一外延层与第二外延层。

可选的，所述第一外延层为硅锗外延层，所述第二外延层为硅磷外延层。

可选的，所述第一外延层与第二外延层的纵截面均为多边形。

与现有技术相比，本发明提供的finfet半导体器件及其制造方法有以下优点：

本发明在形成第一外延层之后，首先在半导体衬底上沉积第一介质层，包围所述第一外延层、第二鳍状物与第二侧墙，然后通过对第二区域的第一介质层进行刻蚀，使得所述第二鳍状物的高度低于所述第二侧墙的高度，并且所述第一介质层的高度高于所述第二鳍状物的高度，然后对所述第二鳍状物两侧的第二侧墙进行刻蚀，该刻蚀为横向刻蚀，从所述第二鳍状物两侧的第二侧墙分别向外部刻蚀，至剩余部分厚度的第二侧墙，此时由于第二侧墙的两侧存在有第一介质层，可以保证剩余的第二侧墙不会由于厚度的减少而坍塌，之后在所述第二鳍状物与所述第二侧墙上形成第二外延层，在增加外延层体积的基础上防止坍塌发生，最终达到了提高半导体器件性能的目的。

附图说明

图1为本现有技术中鳍式场效晶体管的结构示意图。

图2为本发明一实施例所提供的finfet半导体器件的制造方法的流程图。

图3～16为本发明一实施例所提供的finfet半导体器件的制造方法的各步骤结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。

本发明提供一种finfet半导体器件制造方法，包括以下步骤：提供一半导体衬底，所述半导体衬底包括多个第一区域与第二区域，所述多个第一区域与多个第二区域依次间隔排列，并且在所述第一区域上形成有第一鳍状物，在所述第二区域上形成有第二鳍状物；对所述半导体衬底进行第一次沉积工艺，在所述第一鳍状物的侧壁及顶部形成第一侧墙，并在所述第二鳍状物的侧壁及顶部形成第二侧墙；对所述第一鳍状物和第一侧墙进行第一次刻蚀，至所述第一鳍状物和第一侧墙剩余部分高度；对所述第一鳍状物进行外延工艺，在所述剩余的第一鳍状物和第一侧墙上形成第一外延层；进行第二次沉积工艺，在所述半导体衬底上形成第一介质层，所述第一介质层包围所述第一外延层、第二鳍状物和第二侧墙；对所述第二区域的第一介质层进行第二次刻蚀工艺，使得所述第二鳍状物的高度低于所述第二侧墙的高度，并且所述第一介质层的高度高于所述第二鳍状物的高度；对所述第二鳍状物两侧的第二侧墙进行第三次刻蚀工艺，所述第三次刻蚀工艺为横向刻蚀，从所述第二鳍状物两侧分别向外部刻蚀，至剩余部分厚度的第二侧墙；对所述第二鳍状物进行外延工艺，形成第二外延层。

本发明在形成第一外延层之后，首先在半导体衬底上沉积第一介质层，包围所述第一外延层、第二鳍状物与第二侧墙，然后通过对第二区域的第一介质层进行刻蚀，使得所述第二鳍状物的高度低于所述第二侧墙的高度，并且所述第一介质层的高度高于所述第二鳍状物的高度，然后对所述第二鳍状物两侧的第二侧墙进行刻蚀，该刻蚀为横向刻蚀，从所述第二鳍状物两侧的第二侧墙分别向外部刻蚀，至剩余部分厚度的第二侧墙，此时由于第二侧墙的两侧存在有第一介质层，可以保证剩余的第二侧墙不会由于厚度的减少而坍塌，之后在所述第二鳍状物与所述第二侧墙上形成第二外延层，在增加外延层体积的基础上防止坍塌发生，最终达到了提高半导体器件性能的目的。

请参考图2，其为本发明一实施例所提供的finfet半导体器件的制造方法的流程图。如图2所示，本发明提供一种finfet半导体器件的制造方法，包括以下步骤：

步骤s01：提供一半导体衬底，所述半导体衬底分为多个第一区域与第二区域，所述多个第一区域与多个第二区域依次间隔排列，并且在所述第一区域上形成有第一鳍状物，在所述第二区域上形成有第二鳍状物；

步骤s02：对所述半导体衬底进行第一次沉积工艺，在所述第一鳍状物的侧壁及顶部形成第一侧墙，并在所述第二鳍状物的侧壁及顶部形成第二侧墙；

步骤s03：对所述第一鳍状物和第一侧墙进行第一次刻蚀，至所述第一鳍状物和第一侧墙剩余部分高度；

步骤s04：对所述第一鳍状物进行外延工艺，在所述剩余的第一鳍状物和第一侧墙上形成第一外延层；

步骤s05：进行第二次沉积工艺，在所述半导体衬底上形成第一介质层，所述第一介质层包围所述第一外延层、第二鳍状物和第二侧墙；

步骤s06：对所述第二区域的第一介质层进行第二次刻蚀工艺，使得所述第二鳍状物的高度低于所述第二侧墙的高度，并且所述第一介质层的高度高于所述第二鳍状物的高度；

步骤s07：对所述第二鳍状物两侧的第二侧墙进行第三次刻蚀工艺，所述第三次刻蚀工艺为横向刻蚀，从所述第二鳍状物两侧分别向外部刻蚀，至剩余部分厚度的第二侧墙；

步骤s08：对所述第二鳍状物进行外延工艺，形成第二外延层。

图3～16为本发明一实施例所提供的finfet半导体器件的制造方法的各步骤结构示意图，请参考图2所示，并结合图3～图16，详细说明本发明提出的finfet半导体器件的制造方法：

如图3所示，在步骤s01中，提供一半导体衬底100，所述半导体衬底分为多个第一区域10与第二区域20，所述多个第一区域10与多个第二区域20依次间隔排列，并且在所述第一区域10上形成有第一鳍状物11，在所述第二区域20上形成有第二鳍状物21。

本实施例中，所述第一区域10为p型半导体衬底，所述第二区域20为n型半导体衬底。所述半导体衬底100上还形成有第二介质层101，所述第二介质层101覆盖所述半导体衬底100以及部分高度的第一鳍状物11与第二鳍状物21；并且在所述第一鳍状物11与第二鳍状物21的侧壁及顶部上均形成有第一氧化层102。需要说明的是，本实施例中仅列举了一个第一区域10与一个第二区域20，在其他实施例中，所述第一区域10与第二区域20的数量可以由实际情况来确定。所述第一鳍状物11与第二鳍状物21的材质为硅，或本领域技术人员已知的其他材料。

在步骤s02中，对所述半导体衬底100进行第一次沉积工艺，在所述半导体衬底上形成材料层103，形成在所述第一鳍状物11的侧壁及顶部的材料层组成第一侧墙103a，形成在所述第二鳍状物21的侧壁及顶部的材料层组成第二侧墙103b，如图4所示。本实施例中，在所述第二侧墙103b的厚度为40nm～80nm，例如所述第二侧墙103b的厚度为40nm、50nm、60nm、70nm或80nm。

在步骤s03中，对所述第一鳍状物11和第一侧墙103a进行第一次刻蚀，至所述第一鳍状物11和第一侧墙103a剩余部分高度，如图5所示。首先在所述第二介质层101上沉积光刻胶，并进行图形化，形成暴露出所述第一区域10的图形化的光刻胶104，然后以图形化的光刻胶104为掩膜，对所述第一鳍状物11和第一侧墙103a进行第一次刻蚀，至所述第一鳍状物11和第一侧墙103a剩余部分高度。

在步骤s04中，对所述第一鳍状物11进行外延工艺，在所述剩余的第一鳍状物11和第一侧墙103a上形成第一外延层105，如图6所示。优选的，所述第一外延层105为硅锗(sige)外延层；优选的，所述第一外延层105的纵截面为多边形，需要说明的是，在该步骤中形成的第一外延层105的纵截面并不局限于某一形状，还可以是其他不规则的多边形形状。

如图7所示，形成所述第一外延层105之后，还包括：对所述第一外延层105进行再氧化，在所述第一外延层105的表面形成氧化层，本步骤形成的氧化层与在步骤s01中形成的第一氧化层102的材质相同，因此在图7中，在第一区域，不对第一氧化层102与本步骤形成的氧化层进行区分，统一标记为第二氧化层106。

然后，进行第三次沉积工艺，增加所述第二侧墙103b的厚度，本实施例中，增加的厚度为60nm～120nm，例如增加的厚度为60nm、80nm、100nm或120nm。需要说明的是，第一次沉积工艺与第三次沉积工艺的工艺条件相同，在所述第二鳍状物21上形成的第二侧墙的材质也相同，其区别仅在于侧墙的厚度不同，因此，为了清楚的说明后续步骤，在图7中，在第二区域，不对第一次沉积工艺形成的第二侧墙103b与第三次沉积工艺形成的第二侧墙进行区分，统一标记为第二侧墙108。所述第二侧墙108的材质一般为氮化物，优选的，本实施例中，所述第二侧墙108的材质为氮化硅。

进行第三次沉积工艺，在增加所述第二鳍状物21上第二侧墙的厚度的同时，在所述第一区域10的第二介质层101的表面以及第二氧化层106的表面形成侧墙，同样的，将所述第一鳍状物11的侧墙103a与本步骤中形成的侧墙统一标记为第一侧墙107。

在步骤s05中，进行第二次沉积工艺，在所述半导体衬底100上形成第一介质层109，所述第一介质层109包围所述第一外延层105、第二鳍状物21和第二侧墙108，如图8所示。所述第一介质层109与在步骤s01中形成的第二介质层101的材质相同，优选为氧化层，形成所述第一介质层109之后，进行平坦化处理，例如采用化学机械研磨(cmp)的方法进行平坦化处理。

在步骤s06中，对所述第二区域的第一介质层109进行第二次刻蚀工艺，使得所述第二鳍状物21的高度低于所述第二鳍侧墙108的高度，并且所述第一介质层109的高度高于所述第二鳍状物21的高度，如图11所示。

所述第二次刻蚀工艺具体包括以下步骤：

首先，对所述第二区域20的第一介质层109进行刻蚀，至暴露出所述第二侧墙108的顶部。具体的，在所述第一介质层109上沉积光刻胶，并进行图形化，形成暴露出第二区域20的图形化的光刻胶110，然后以图形化的光刻胶110为掩膜对所述第二区域20内的第一介质层109进行刻蚀，至暴露出所述第二侧墙108的顶部，形成如图9所示的结构。

然后，对所述暴露出的第二侧墙108进行刻蚀，至暴露出所述第二鳍状物21，如图10所示。在本实施例中，在所述第二鳍状物21上形成有第一氧化层102，因此刻蚀至暴露出所述第二鳍状物21顶部的第一氧化层102时停止，此时所述第二区域20的上表面为平整表面。

最后，对所述暴露出的第二鳍状物21进行刻蚀，至剩余部分高度的所述第二鳍状物21，形成如图11所示的结构。本实施例中，刻蚀掉的所述第二鳍状物的高度为10nm～30nm，例如10nm、15nm、20nm、25nm、30nm，此时所述第二鳍状物21的高度低于所述第二侧墙208的高度，虽然在对所述第二鳍状物21进行刻蚀的过程中，不可避免的会对第一介质层109进行部分刻蚀，但是最终所述第一介质层109的高度高于所述第二鳍状物21的高度，以此保证在后续对第二侧墙108的刻蚀以及外延过程中，避免第二侧墙108的坍塌，并且能够增加外延层的体积。

对所述暴露出的第二鳍状物21进行刻蚀之后，还包括：去除所述图形化的光刻胶110，本实施例中，采用灰化与湿法清洗的方法去除所述图形化的光刻胶110，去除光刻胶的过程中同时实现所述第二鳍状物21的再氧化，在所述第二鳍状物21的上表面形成第三氧化层，如图12所示，由于在步骤s01中，在所述第二鳍状物21的侧壁上形成有第一氧化层102，所述第一氧化层102与本步骤中形成的第三氧化层的材质相同，因此在图12中，并未区分所述第二鳍状物12的上表面与侧壁上的氧化层，均标记为第三氧化层111。

在步骤s07中，对所述第二侧墙108进行第三次刻蚀工艺，所述第三次刻蚀工艺为横向刻蚀，从所述第二鳍状物21两侧分别向外部刻蚀，至剩余部分厚度的第二侧墙108，如图13所示。

由于在所述第二侧墙108的两侧围绕有第一介质层109，在第三次刻蚀工艺中可以避免所述第二侧墙108发生坍塌。本实施例中，所述第二侧墙108的材质为氮化硅，可以采用湿法刻蚀的方法对所述第二侧墙108进行刻蚀，刻蚀液优选为磷酸(h3po4)，所述第二侧墙108剩余的厚度为1nm～4nm，即所述第二鳍状物21两侧的第二侧墙的厚度均为1nm～4nm，例如，1nm、2nm、3nm或4nm。

在步骤s08中，对所述第二鳍状物21进行外延工艺，形成第二外延层112，如图14所示。具体的，首先对步骤s07形成的半导体器件表面进行预清洗，去掉第三次刻蚀残留的杂质，并去除所述第二鳍状物21顶部的第三氧化层111，然后进行外延工艺，形成第二外延层112。通过步骤s06与步骤s07，可以增加第二外延层112的体积。优选的，所述第二外延层112为硅磷外延层；优选的，所述第二外延层112的纵截面为多边形，需要说明的是，在该步骤中形成的第二外延层112的纵截面并不局限于某一形状，还可以是其他不规则的多边形形状。

最后还包括：对所述第二外延层112进行再氧化，在所述第二外延层112表面形成第四氧化层113，如图15所示，最后进行第四次沉积工艺，形成第三介质层，所述第三介质层包围所述第二外延层112，形成如图16所示的结构。在本实施例中，由于本步骤中形成的第三介质层与所述第一介质层109的材质相同，因此在图16中，本步骤中形成的第三介质层与所述第一介质层109统一用第三介质层114表示，所述第三介质层114的材质优选为氧化物。并且，进行第四次沉积工艺之后，需要进行平坦化处理，例如采用化学机械研磨(cmp)的方法进行平坦化处理。

本发明在形成第一外延层之后，首先在半导体衬底上沉积第一介质层，包围所述第一外延层、第二鳍状物与第二侧墙，然后通过对第二区域的第一介质层进行刻蚀，使得所述第二鳍状物的高度低于所述第二侧墙的高度，并且所述第一介质层的高度高于所述第二鳍状物的高度，然后对所述第二鳍状物两侧的第二侧墙进行刻蚀，该刻蚀为横向刻蚀，从所述第二鳍状物两侧的第二侧墙分别向外部刻蚀，至剩余部分厚度的第二侧墙，此时由于第二侧墙的两侧存在有第一介质层，可以保证剩余的第二侧墙不会由于厚度的减少而坍塌，之后在所述第二鳍状物与所述第二侧墙上形成第二外延层，在增加外延层体积的基础上防止坍塌发生，最终达到了提高半导体器件性能的目的。

相应的，本发明还提供一种finfet半导体器件，采用上述finfet半导体器件的制造方法制造，请参考图16所示，本发明提供一种finfet半导体器件，包括：

半导体衬底100，所述半导体衬底100包括多个第一区域10与第二区域20，所述多个第一区域10与多个第二区域20依次间隔排列；图16中仅表示了一个第一区域10与一个第二区域20，在其他实施例中，所述第一区域10与第二区域20的数量可以由实际情况来确定；

形成于所述第一区域10的半导体衬底100上的第一鳍状物11，在所述第一鳍状物11上形成有第一外延层105；

形成于所述第二区域20的半导体衬底100上的第二鳍状物21，所述第二鳍状物21的侧壁上形成有第二侧墙108，并且所述第二侧墙108的高度高于所述第二鳍状物21的高度，在所述第二鳍状物21及其侧墙108上形成有第二外延层112；

以及第三介质层114，包围所述第一鳍状物11、第二鳍状物21以及第一外延层105与第二外延层111。

优选的，在所述半导体衬底100上还形成有第二介质层101，在第一外延层105上形成有第二氧化层106以及侧墙107，在所述第二外延层112上形成有第四氧化层113。优选的，所述第一外延层105为硅锗外延层，所述第二外延层111为硅磷外延层；优选的，所述第一外延层105与第二外延层111的纵截面为多边形，需要说明的是，本实施例中，所述第一外延层105第二外延层112的纵截面并不局限于某一形状，还可以是其他不规则的多边形形状。

综上所述，本发明所提供的finfet半导体器件及其制造方法，在形成第一外延层之后，首先在半导体衬底上沉积第一介质层，包围所述第一外延层、第二鳍状物与第二侧墙，然后通过对第二区域的第一介质层进行刻蚀，使得所述第二鳍状物的高度低于所述第二侧墙的高度，并且所述第一介质层的高度高于所述第二鳍状物的高度，然后对所述第二鳍状物两侧的第二侧墙进行刻蚀，该刻蚀为横向刻蚀，从所述第二鳍状物两侧的第二侧墙分别向外部刻蚀，至剩余部分厚度的第二侧墙，此时由于第二侧墙的两侧存在有第一介质层，可以保证剩余的第二侧墙不会由于厚度的减少而坍塌，之后在所述第二鳍状物与所述第二侧墙上形成第二外延层，在增加外延层体积的基础上防止坍塌发生，最终达到了提高半导体器件性能的目的。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。