一种半导体器件及其制造方法与流程

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法。

背景技术：

在cmos集成电路工艺中，随着器件尺寸的不断缩小，要求栅介质厚度不断减薄，而栅极漏电流则随着栅介质厚度的减薄呈指数增大，这就使得高k介质材料的使用成为必然。而传统的多晶硅栅电极由于多晶硅耗尽效应、硼穿通、与高k介质存在不兼容性(如费米能级钉扎)等问题而会被金属性栅电极材料来替代。

在高k介质/金属栅结构中，在电场的作用下，金属栅极中的金属及栅介质层中的氧等会扩散到功函数层中，引起功函数的漂移，使器件性能降低甚至失效。因此需要在高k介质层与功函数层之间以及金属金属栅极与功函数层之间加入扩散阻挡层。目前常用的扩散阻挡层为tin层。然而，tin层为多晶和柱状晶微结构，具有较多的晶界，在电场的作用下，栅电极中的金属及栅介质层中的氧等很容易经由其晶界扩散进功函数层。研究发现，加入si元素可阻止tin柱状晶生长，形成无定形结构，因而si掺杂tin层(tisin)可提高tin层的扩散阻挡能力。然而，tisin的电阻较高，采用tisin扩散阻挡层将提高栅极电阻，从而降低器件性能。

因此，为解决现有技术中的上述技术问题，有必要提出一种新的半导体器件的制造方法

技术实现要素：

针对现有技术的不足，本发明提供一种新型的半导体器件，包括：半导体衬底；位于所述半导体衬底上的金属栅极；以及位于所述金属栅极与所述半导体衬底之间的覆盖层，所述覆盖层具有渐变的si掺杂浓度。

示例性地，所述覆盖层包括位于栅介质层与功函数层之间的第一扩散阻挡层，所述第一扩散阻挡层的si掺杂浓度由栅介质层到功函数层方向逐渐降低。

示例性地，所述覆盖层包括位于功函数层与金属栅极之间的第二扩散阻挡层，所述第二扩散阻挡层的si掺杂浓度由金属栅极到功函数层方向逐渐降低。

示例性地，还包括位于所述第一扩散阻挡层与所述功函数层之间的第三扩散阻挡层。

示例性地，还包括位于所述第二扩散阻挡层与所述功函数层之间的第四扩散阻挡层。

示例性地，所述第一和第二扩散阻挡层包括tisin层。

示例性地，所述第三和第四扩散阻挡层包括tin层。

示例性地，所述第一扩散阻挡层与第三扩散阻挡层的厚度比为2-3。

示例性地，所述第二扩散阻挡层与第四扩散阻挡层的厚度比为2-3。

本发明还提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成覆盖层，所述覆盖层具有渐变的si掺杂浓度；在所述覆盖层上形成金属栅极。

示例性地，所述覆盖层包括位于栅介质层与功函数层之间的第一扩散阻挡层，所述第一扩散阻挡层的si掺杂浓度由栅介质层到功函数层方向逐渐降低。

示例性地，所述覆盖层包括位于功函数层与金属栅极之间的第二扩散阻挡层，所述第二扩散阻挡层的si掺杂浓度由金属栅极到功函数层方向逐渐降低。

示例性地，还包括位于所述第一扩散阻挡层与所述功函数层之间的第三扩散阻挡层。

示例性地，还包括位于所述第二扩散阻挡层与所述功函数层之间的第四扩散阻挡层。

示例性地，所述第一和第二扩散阻挡层包括tisin层。

示例性地，所述第三和第四扩散阻挡层包括tin层。

示例性地，所述第一扩散阻挡层与第三扩散阻挡层的厚度比为2-3。

示例性地，所述第二扩散阻挡层与第四扩散阻挡层的厚度比为2-3。

示例性地，包括：通过控制每个反应周期反应物中si基气体的剂量或沉积时间以控制每个反应周期的生成物中si的掺杂浓度。

示例性地，所述一个反应周期为：依次导入ti基气体，si基气体，n基气体，以生成一个tisin层。

与现有工艺相比，本发明提出的半导体器件，其中的覆盖层具有较高的扩散阻挡能力和较低的电阻。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为本发明的实施例一提供的一种半导体器件的示意性剖面图。

图2为本发明的实施例二提供的一种半导体器件的示意性剖面图。

图3为本发明的实施例三提供的一种半导体器件的示意性剖面图。

图4为本发明提供的半导体器件的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了阻挡高k介质/金属栅结构中，金属电极层中的金属及栅介质层中的氧等会扩散进功函数层中，需要在高k介质层与功函数层之间以及金属栅极层与功函数层之间之间加入扩散阻挡层。目前常用的扩散阻挡层为tin层。然而，元素容易经由tin中的晶界进行扩散。加入si元素可提高tin层的扩散阻挡能力。然而，tisin层的电阻较高。

针对现有技术的不足，本发明提供一种新型的半导体器件，包括：半导体衬底；位于所述半导体衬底上的金属栅极；以及位于所述金属栅极与所述半导体衬底之间的覆盖层，所述覆盖层具有渐变的si掺杂浓度。

所述覆盖层包括位于栅介质层与功函数层之间的第一扩散阻挡层，所述第一扩散阻挡层的si掺杂浓度由栅介质层到功函数层方向逐渐降低。所述覆盖层包括位于功函数层与金属栅极之间的第二扩散阻挡层，所述第二扩散阻挡层的si掺杂浓度由金属栅极到功函数层方向逐渐降低。还包括位于所述第一扩散阻挡层与所述功函数层之间的第三扩散阻挡层。还包括位于所述第二扩散阻挡层与所述功函数层之间的第四扩散阻挡层。

所述第一和第二扩散阻挡层包括tisin层。所述第三和第四扩散阻挡层包括tin层。所述第一扩散阻挡层与第三扩散阻挡层的厚度比为2-3。所述第二扩散阻挡层与第四扩散阻挡层的厚度比为2-3。

本发明还提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成覆盖层，所述覆盖层具有渐变的si掺杂浓度；在所述覆盖层上形成金属栅极。

所述覆盖层包括位于栅介质层与功函数层之间的第一扩散阻挡层，所述第一扩散阻挡层的si掺杂浓度由栅介质层到功函数层方向逐渐降低。所述覆盖层包括位于功函数层与金属栅极之间的第二扩散阻挡层，所述第二扩散阻挡层的si掺杂浓度由金属栅极到功函数层方向逐渐降低。还包括位于所述第一扩散阻挡层与所述功函数层之间的第三扩散阻挡层。还包括位于所述第二扩散阻挡层与所述功函数层之间的第四扩散阻挡层。

所述第一和第二扩散阻挡层包括tisin层。所述第三和第四扩散阻挡层包括tin层。所述第一扩散阻挡层与第三扩散阻挡层的厚度比为2-3。所述第二扩散阻挡层与第四扩散阻挡层的厚度比为2-3。

通过控制每个反应周期中si基气体的剂量或沉积时间以控制每个反应周期的生成物中si的掺杂浓度。所述一个反应周期为：依次导入ti基气体，si基气体，n基气体，以生成一个tisin层。

与现有工艺相比，本发明提出的半导体器件，其中的覆盖层具有较高的扩散阻挡能力和较低的电阻。

为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[示例性实施例一]

参照图1，其中示出了本发明实施例提出的半导体器件的示意性剖面图。所述金属栅极包括：栅介质层101，第一扩散阻挡层102，第三扩散阻挡层103，功函数层104，第二扩散阻挡层105，第四扩散阻挡层106，金属栅极107。

所述栅介质层101为高k栅极介质层，其材料可以选用例如tio2、al2o3、zro2、hfo2、ta2o5、la2o3等。示例性地，在本实施例中选用hfo2作为所述高k介质层。形成所述高k栅极介质层101的方法可以是物理气相沉积工艺或原子层沉积工艺，其厚度可以为15-60埃。

所述第一扩散阻挡层102及第三扩散阻挡层103分别为依次形成于所述栅介质层101上的tisin层及形成于tisin层上的tin层，其中tisin层的si掺杂浓度由下到上逐渐降低。示例性地，所述tisin层与所述tin层的厚度比为2-3，本实施例中其厚度比为2，二者的总厚度可以为10-100埃。所述第一扩散阻挡层102及第三扩散阻挡层103可有效地阻挡栅介质层101中的氧等扩散进功函数层104，其扩散阻挡能力高于tin层，与tisin层近似，而其电阻则低于tisin层。

所述功函数层104为栅极结构的叠层中的一层。示例性地，所述功函数层104包括tial层及tin层，其制备可以通过原子层沉积(ald)法等方法形成，其厚度也不局限于某一数值范围。

所述第四扩散阻挡层106及所述第二扩散阻挡层105由依次形成于所述功函数层104上的tin层及形成于tin层上的tisin层组成，其中tisin层的si掺杂浓度由下到上逐渐增加。示例性地，所述tisin层与所述tin层的厚度比为2-3，本实施例中其厚度比为2，二者的总厚度可以为10-100埃。所述第二扩散阻挡层105及第四扩散阻挡层106可有效地阻挡金属栅极107中的金属离子扩散进功函数层104，其扩散阻挡能力高于tin层，与tisin层近似，而其电阻则低于tisin层。

所述金属栅极107位于所述第二扩散阻挡层105上。所述金属栅极107为金属性电极，其材料可包括al、ta、ti、w、cu、pt、ru、mo或ir中的一种或多种，但不仅限于上述材料。

需要说明的是，本发明的实施例中，所述栅极结构中还可以包括未示出的其它层，例如浸润层等。

与现有工艺相比，本发明提出的半导体器件，其中的覆盖层具有较高的扩散阻挡能力和较低的电阻。

[示例性实施例二]

参照图2，其中示出了本发明实施例提出的半导体器件的示意性剖面图。所述半导体器件包括：栅介质层201，第一扩散阻挡层202，第三扩散阻挡层203，功函数层204，金属栅极205。

所述栅介质层201为高k栅极介质层，其材料可以选用例如tio2、al2o3、zro2、hfo2、ta2o5、la2o3等。示例性地，在本实施例中选用hfo2作为所述高k介质层。形成所述高k栅极介质层201的方法可以是物理气相沉积工艺或原子层沉积工艺，其厚度可以为15-60埃。

所述第一扩散阻挡层202及第三扩散阻挡层203分别为依次形成于所述栅介质层201上的tisin层及形成于tisin层上的tin层，其中tisin层的si掺杂浓度由下到上逐渐降低。示例性地，所述tisin层与所述tin层的厚度比为2-3，本实施例中其厚度比为2，二者的总厚度可以为10-100埃。所述第一扩散阻挡层202及第三扩散阻挡层203可有效地阻挡栅介质层201中的氧等扩散进功函数层，其扩散阻挡能力高于tin层，与tisin层近似，而其电阻则低于tisin层。

所述功函数层204为栅极结构的叠层中的一层。示例性地，所述功函数层204包括tial层及tin层，其制备可以通过原子层沉积(ald)法等方法形成，其厚度也不局限于某一数值范围。

所述金属栅极205位于所述功函数层上。所述金属栅极205为金属性电极，其材料可包括al、ta、ti、w、cu、pt、ru、mo或ir中的一种或多种，但不仅限于上述材料。所述金属栅极与功函数层之间还可以有扩散阻挡层，例如tin、tan、tac、tisin、tasin、wn、tial、tialn中的一种或多种，但不限于上述材料。

需要说明的是，本发明的实施例中，所述栅极结构中还可以包括未示出的其它层，例如浸润层等。

与现有工艺相比，本发明提出的半导体器件，其中的覆盖层具有较高的扩散阻挡能力和较低的电阻。

[示例性实施例三]

参照图3，其中示出了本发明实施例提出的半导体器件的示意性剖面图。所述半导体器件包括：栅介质层301，功函数层302，第四扩散阻挡层303，第二扩散阻挡层304，金属栅极305。

所述栅介质层301为高k栅极介质层，其材料可以选用例如tio2、al2o3、zro2、hfo2、ta2o5、la2o3等。示例性地，在本实施例中选用hfo2作为所述高k介质层。形成所述高k栅极介质层301的方法可以是物理气相沉积工艺或原子层沉积工艺，其厚度可以为15-60埃。

所述功函数层302为栅极结构的叠层中的一层。示例性地，所述功函数层302包括tial层及tin层，其制备可以通过原子层沉积(ald)法等方法形成，其厚度也不局限于某一数值范围。所述功函数层与栅介质层之间还可以有扩散阻挡层，例如tin、tan、tac、tisin、tasin、wn、tial、tialn中的一种或多种，但不限于上述材料。

所述第四扩散阻挡层303及所述第二扩散阻挡层304分别为依次形成于所述功函数层302上的tin层及形成于tin层上的tisin层，其中tisin层的si掺杂浓度由下到上逐渐增加。示例性地，所述tisin层与所述tin层的厚度比为2-3，本实施例中其厚度比为2，二者的总厚度可以为10-100埃。所述第二扩散阻挡层304及第四扩散阻挡层303可有效地阻挡金属栅极305中的金属离子扩散进功函数层302，其扩散阻挡能力高于tin层，与tisin层近似，而其电阻则低于tisin层。

所述金属栅极305位于所述第二扩散阻挡层304上。所述金属栅极305为金属性电极，其材料可包括al、ta、ti、w、cu、pt、ru、mo或ir中的一种或多种，但不仅限于上述材料。

需要说明的是，本发明的实施例中，所述栅极结构还可以包括未示出的其它层，例如浸润层等。

与现有工艺相比，本发明提出的半导体器件，其中的覆盖层具有较高的扩散阻挡能力和较低的电阻。

[示例性实施例四]

下面，参照图1及图4来描述本发明的一个实施例提出的一种半导体器件的制造方法。其中，图1为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图2为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。

示例性地，本发明的一个实施例的半导体器件的制造方法，包括如下步骤：

首先，执行步骤401，提供半导体衬底。具体地，本发明中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。

可选地，在所述半导体衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构以及其他有源器件。

接着，在衬底表面形成栅介质层101。所述栅介质层101为高k栅极介质层，其材料可以选用例如tio2、al2o3、zro2、hfo2、ta2o5、la2o3等。示例性地，在本实施例中选用hfo2作为高k介质层。形成所述高k栅极介质层101的方法可以是物理气相沉积工艺或原子层沉积工艺，其厚度可以为15-60埃。

接着，执行步骤402，在所述栅介质层101上形成第一扩散阻挡层102及第三扩散阻挡层103。所述第一扩散阻挡层102及第三扩散阻挡层103分别为依次形成于所述栅介质层101上的tisin层及形成于tisin层上的tin层，其中tisin层的si掺杂浓度由下到上逐渐降低。示例性地，所述tisin层与所述tin层的厚度比为2-3，本实施例中其厚度比为2，二者的总厚度可以为10-100埃。所述扩散阻挡层的形成方法可以是物理气相沉积法(pvd)，化学气相沉积法(cvd)，原子层沉积法(ald)等。本实施例中选用ald法形成所述第一扩散阻挡层102。具体地，沉积温度为350℃，腔室内压力为3torr，反应物气体的流速控制在100～500sccm。首先，通入ticl4气体0.5-2s。接着，导入ar气体6s，冲洗反应腔并带走多余的反应气体，以隔离反应物。接着通入sih4气体15s。接着，导入ar气体6s以隔离反应物。接着，导入nh3气体10s。接着，导入ar气体6s以隔离反应物。至此完成一个反应周期。通过逐渐降低每个反应周期sih4气体的流量或溅射时间，可逐渐降低不同反应周期所生成的tisin层中si掺杂浓度。本实施例中，将sih4气体的溅射时间从15s逐渐降低到0s，从而得到si掺杂浓度逐渐降低直至为零的tisin层。示例性地，当通入sih4气体时间为15s时，此反应周期得到的tisin层厚度为0.73埃，其中si掺杂浓度为8.5atom％。生成目标厚度的tisin层后，维持sih4气体时间为0s继续进行反应，以生成tin层。示例性地，一个反应周期内得到的tin层厚度为0.46埃。重复此周期一定次数，以获得目标厚度的tin层。

接着，在所述第三扩散阻挡层103上形成功函数层104。所述功函数层104包括tial层及tin层，其制备可以通过原子层沉积(ald)法等方法形成，其厚度也不局限于某一数值范围。

接着，在功函数层104上形成第四扩散阻挡层105及第二扩散阻挡层106。所述第四扩散阻挡层105及第二扩散阻挡层106由依次形成于所述功函数层104上的tin层及形成于tin层上的tisin层组成，其中tisin层的si掺杂浓度由下到上逐渐增加。示例性地，所述tisin层与所述tin层的厚度比为2-3，本实施例中其厚度比为2，二者的总厚度可以为10-100埃。制备方法其余与第一扩散阻挡层及第三扩散阻挡层相同，不同之处在于：首先保持sih4气体的溅射时间为0s，生成目标厚度的tin层，接着将sih4气体的溅射时间从0s逐渐增加到15s，在所述tin层上形成si掺杂浓度逐渐提高的tisin层。

接着，执行步骤403，在所述第二扩散阻挡层106上形成金属栅极107。所述金属栅极107为金属性电极，其材料可包括al、ta、ti、w、cu、pt、ru、mo或ir中的一种或多种，但不仅限于上述材料。

至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。可以理解的是，本实施例半导体器件制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制造方法的范围内。

与现有工艺相比，本发明提出的半导体器件，其中的覆盖层具有较高的扩散阻挡能力和较低的电阻。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。