模块化智能电子积木的多通道拼接结构的制作方法

本发明涉及智能玩具技术领域，具体涉及模块化智能电子积木的多通道拼接结构及其连接方法。

背景技术：

前的很多电路类实验产品都是以一种独立形式存在的，无法与机械结构类的产品一起使用，其拼接、电路连接都存在各种限制，使用者难以根据自己的需求和想法自由拼接，难以调动青少年儿童对于搭建结构以及电路原理的认知。而可自由组合、根据用户想法自由拼接的智能、模块化积木，满足用户在进行积木拼接的过程中，感受电子控制电路带来的乐趣并学习相关知识。为了实现用户根据电路原理自由设计各种电路结构，实现积木系统自由拼接、拼接模块之间供电、总线信号、上下位模块信号的连通、分配及传输，提出了一种模块化智能电子积木的多通道拼接结构。本发明的涉及的智能积木系统由多个智能积木模块（简称积木模块）构成。

技术实现要素：

为了实现用户根据电路原理自由设计各种电路结构，实现积木系统自由拼接、拼接模块之间供电、总线信号、上下位模块信号的连通、分配及传输，提出了一种模块化智能电子积木的多通道拼接结构。

本发明至少通过如下技术方案之一实现。

模块化智能电子积木的多通道拼接结构，其包括输入模块、输出模块和处理器，输入模块包括高电平输入端、数据总线输入端、信号输入端、低电平输入端四个端口，模数转换器与信号输入端连接，输入模块和模数转换器安装在输入端基板上；输出模块包括高电平输出端、数据总线输出端、信号输出端和低电平输出端四个端口，数模转换器与信号输出端连接，输出模块和数模转换器安装在输出端基板上；

所述输入模块和输出模块能自由组合形成多通道的拼接结构；一个多通道的拼接结构中包括N个输入模块和M个输出模块，则N个输入模块的高电平输入端并联连接，M个输出模块的高电平输出端并联连接，高电平输入端的并联连接段和高电平输出端的并联连接段之间串联连接，处理器的高电平端口与上述高电平串联段连接，N、M均大于或等于1；

N个输入模块的低电平输入端并联连接，M个输出模块的低电平输出端并联连接，低电平输入端的并联连接段和低电平输出端的并联连接段之间串联连接；处理器的低电平端口与低电平串联段连接；

处理器实时对智能积木系统中高电平和低电平之间的电压差进行采样，当电压差超出标称电压的设定范围时，处理器发出报警信号，提示用户对外接的电源系统进行调整，所述的调整包括更换合适电压的电池模块，或者增加一个或者多个外接电源系统以并联的方式接入智能积木系统；

N个输入模块的数据总线输入端并联连接，M个输出模块的数据总线输出端并联连接，两个并联连接段进行串联连接，处理器的数据总线与串联连接段连接，实现双向数据联通；

N个输入模块的信号输入端经过模数转换器的处理，转换为数字信号，并与处理器的输入引脚连接，输入端的信号输入经过处理器的处理后，从M个输出模块的数模转换器转换为模拟电压信号，并从信号输出端输出；若 N个输入端的输入信号分别为 U_i，i=1,2,…,N，那么M个输出模块的每一个输出端输出相同幅度的信号。

进一步地，一个输入模块和两个输出模块以及一个处理器能构成T型三通模块，其中，输入模块的高电平输入端、数据总线输入端、信号输入端、低电平输入端直接输出作为两个输出模块的高电平输出端、数据总线输出端、信号输出端和低电平输出端。

进一步地，两个输入模块和一个输出模块以及一个处理器可构成Y型三通模块；两个输入模块的高电平输入端、数据总线输入端、信号输入端、低电平输入端相加求取平均值，将平均值分别输出为输出模块的高电平输出端、数据总线输出端、信号输出端和低电平输出端。

进一步地，两个输入模块和两个输出模块以及一个处理器可构成四通模块；两个输入模块的高电平输入端、数据总线输入端、信号输入端、低电平输入端相加求取平均值，将平均值分别作为两个输出模块的高电平输出端、数据总线输出端、信号输出端和低电平输出端。

相对于现有技术，本发明具有以下优点和技术效果：

本发明一种模块化智能电子积木的多通道拼接结构，构建了标准化的输入模块和输出模块，不同数量的输入模块和不同数量的输出模块可自由组合形成多通道拼接结构；本发明电力和数据连接方式，可满足任意拼接的积木系统中供电需求、数据信号分配和传输方案。本发明使得智能积木模块搭接结构简洁，使用灵活方便。

附图说明

图1是实例中模块化智能电子积木的多通道拼接结构的输入模块的原理图。

图2是实例中模块化智能电子积木的多通道拼接结构的输入模块的结构图。

图3是实例中模块化智能电子积木的多通道拼接结构的输出模块的原理图。

图4是实例中模块化智能电子积木的多通道拼接结构的输出模块的结构图。

图5是实例中一个输入两个输出组合而成的T型三通模块的原理图。

图6是实例中一个输入两个输出组合而成的T型三通模块的结构图。

图7是实例中两个输入一个输出组合而成的Y型三通模块的原理图。

图8是实例中两个输入一个输出组合而成的Y型三通模块的结构图。

图9是实例中两个输入两个输出组合而成的四通模块的原理图。

图中：1-高电平输入端；2-数据总线输入端；3-信号输入端；4-低电平输入端；5-模数转换器；6-输入端基板；7-高电平输出端；8-数据总线输出端；9-信号输出端；10-低电平输出端；11-数模转换器；12-输出端基板；13-处理器。

具体实施方式

以下将结合具体实施例对本发明作进一步说明，但本发明的实施和保护不限于此，以下若有未特别详细说明之过程，均是本领域技术人员可参照现有技术实现的。

如图1～图5所示，模块化智能电子积木的多通道拼接结构，包括输入模块、输出模块和处理器13。

如图1、图2，输入模块主要包括高电平输入端1、数据总线输入端2、信号输入端3、低电平输入端4四个端口，模数转换器5与信号输入端3连接，上述各部件安装在输入端基板6上。如图3、图4，输出模块主要包括高电平输出端7、数据总线输出端8、信号输出端9和低电平输出端10四个端口，数模转换器11与信号输出端9连接，上述各部件安装在输出端基板12上。

所述输入模块和输出模块可自由组合形成多通道的拼接结构；假定一个多通道拼接结构中保护N个（N大于等于1）输入模块和M个（M大于等于1）输出模块，则N个输入模块的高电平输入端1并联连接，M个输出模块的高电平输出端4并联连接，高电平输入端的并联连接段和高电平输出端的并联连接段串联连接，处理器13的高电平端口与上述高电平串联段连接。

个输入模块的低电平输入端5并联连接，M个输出模块的低电平输出端8并联连接，低电平输入端的并联连接段和低电平输出端的并联连接段串联连接。处理器13的低电平端口与低电平串联段连接。

处理器13实时对系统中高电平和低电平之间的电压差进行采样，当电压差超出标称电压的+/-5%时，处理器发出报警信号，提示用户对电源系统进行调整。

个输入模块的数据总线输入端2并联连接，M个输出模块的数据总线输出端6并联连接，两个并联连接段进行串联连接，处理器13的数据总线与串联连接段连接，实现双向数据联通。

个输入模块的信号输入端3经过模数转换器的处理，转换为数字信号，并与处理器13的输入引脚连接，输入端的信号输入经过处理器13的处理后，从M个输出模块的数模转换器11转换为模拟电压信号，并从信号输出端5输出；假定N个输入端的输入信号分别为 U_i(i=1,2,…,N)，那么M个输出模块的每一个输出端输出相同幅度的信号

。

如图5和图6所示，一个输入模块601和两个输出模块602以及一个处理器可构成T型三通模块；输入模块的高电平输入端1、数据总线输入端2、信号输入端3、低电平输入端4直接输出作为两个输出模块的高电平输出端7、数据总线输出端8、信号输出端9和低电平输出端10。

如图7和图8所示，两个输入模块和一个输出模块以及一个处理器可构成Y型三通模块；两个输入模块601和一个输出模块602以及一个处理器可构成Y型三通模块；两个输入模块的高电平输入端1、数据总线输入端2、信号输入端3、低电平输入端4相加求取平均值，将平均值分别输出为输出模块的高电平输出端7、数据总线输出端8、信号输出端9和低电平输出端10。

如图9所示，两个输入模块和两个输出模块以及一个处理器可构成四通模块；两个输入模块的高电平输入端1、数据总线输入端2、信号输入端3、低电平输入端4相加求取平均值，将平均值分别作为两个输出模块的高电平输出端7、数据总线输出端8、信号输出端9和低电平输出端10。

根据上述说明书的揭示和教导，本发明所属领域的技术人员还可以对上述实施方式进行变更和修改。因此，本发明并不局限于上面揭示和描述的具体实施方式，对本发明的一些修改和变更也应当落入本发明的权利要求的保护范围内。