有界栅极的硅控整流器的制作方法

本发明是关于一种静电防护元件，特别是关于一种有界栅极的硅控整流器。

背景技术：

随着集成电路(integratedcircuit，ic)中的晶体管尺寸日渐缩小，静电放电(electrostaticdischarge，esd)所造成的元件损坏的问题逐渐被重视。寄生pnp与npn双载子接面晶体管构成的硅控整流器(siliconcontrolledrectifier，scr)为目前常用的静电放电保护元件，相较于其他静电防护元件，硅控整流器具有较低的保持电压(holdingvoltage)，可以在较小的布局面积内，承受较大的静电放电能量，却也导致硅控整流器在正常电路运作下，容易无预警的产生闩锁(latchup)现象，此闩锁现象可能导致集成电路无法运作或损坏。

因此，如何在追求静电放电防护的同时，避免闩锁现象的产生，对于硅控整流器的设计是一大难题。

技术实现要素：

本发明揭露的一方面是关于一种有界栅极的硅控整流器。有界栅极的硅控整流器包含基板、n型井区、p型井区、第一n型半导体区、第一p型半导体区、第二n型半导体区、第二p型半导体区以及第三半导体区。n型井区与p型井区皆配置于基板之中，且n型井区与p型井区之间存在一接面，第一n型半导体区连接至第一接脚，且第一n型半导体区配置于n型井区之中，第一p型半导体区连接至第二接脚，且第一p型半导体区配置于p型井区之中，第二n型半导体区连接至第二接脚，且第二n型半导体区配置于p型井区之中，介于第一n型半导体区与第一p型半导体区之间，第二p型半导体区连接至第一接脚，且第二p型半导体区配置于n型井区之中，介于第一n型半导体区与第一p型半导体区之间，第三半导体区介于第二n型半导体区与第二p型半导体区之间。其中，第一接脚与第二接脚分别连接至阳极端与阴极端。

在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二p型半导体区与第三半导体区的区间之上。第二栅极结构连接至第四接脚，第二栅极结构配置于第二n型半导体区与第三半导体区的区间之上，且n型井区与p型井区的接面位于第二栅极结构之下。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为p型基板。第三半导体区为p型半导体区，配置于n型井区之中。

在一个或多个实施方式中，有界栅极的硅控整流器还包含第一深沟渠隔离槽、第二深沟渠隔离槽、第三深沟渠隔离槽以及第四深沟渠隔离槽。第一深沟渠隔离槽介于基板与第一n型半导体区之间，配置于基板与n型井区的接面处。第二深沟渠隔离槽介于基板与第一p型半导体区之间，配置于基板与该p型井区的接面处。第三深沟渠隔离槽介于第一n型半导体区与第二p型半导体区之间，配置于n型井区之中。第四深沟渠隔离槽介于第二n型半导体区与第一p型半导体区之间，配置于p型井区之中。

在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二p型半导体区与第三半导体区的区间之上，且n型井区与p型井区的接面位于第一栅极结构之下。第二栅极结构连接至第四接脚，第二栅极结构配置于第二n型半导体区与第三半导体区的区间之上。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为p型基板。第三半导体区为n型半导体区，配置于p型井区之中。

在一个或多个实施方式中，有界栅极的硅控整流器还包含第一深沟渠隔离槽、第二深沟渠隔离槽、第三深沟渠隔离槽以及第四深沟渠隔离槽。第一深沟渠隔离槽介于基板与第一n型半导体区之间，配置于基板与n型井区的接面处。第二深沟渠隔离槽介于基板与第一p型半导体区之间，配置于基板与p型井区的接面处。第三深沟渠隔离槽介于第一n型半导体区与第二p型半导体区之间，配置于n型井区之中。第四深沟渠隔离槽介于第二n型半导体区与第一p型半导体区之间，配置于p型井区之中。

在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二p型半导体区与第三半导体区的区间之上。第二栅极结构连接至第四接脚，第二栅极结构配置于第二n型半导体区与第三半导体区的区间之上，且n型井区与p型井区的接面位于第二栅极结构之下。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为p型基板，第三半导体区为p型半导体区，配置于n型井区之中。

在一个或多个实施方式中，有界栅极的硅控整流器还包含第三栅极结构、第一深沟渠隔离槽、第二深沟渠隔离槽以及第三深沟渠隔离槽。第三栅极结构连接至第二接脚，第三栅极结构配置于第二n型半导体区与第一p型半导体区的区间之上。第一深沟渠隔离槽介于基板与第一n型半导体区之间，且配置于基板与n型井区的接面处。第二深沟渠隔离槽介于基板与第一p型半导体区之间，且配置于基板与p型井区的接面处。第三深沟渠隔离槽介于第一n型半导体区与第二p型半导体区之间，且配置于n型井区之中。

在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二p型半导体区与第三半导体区的区间之上，且n型井区与p型井区的接面位于第一栅极结构之下。第二栅极结构连接至第四接脚，第二栅极结构配置于第二n型半导体区与第三半导体区的区间之上。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为p型基板。第三半导体区为n型半导体区，配置于p型井区之中。

在一个或多个实施方式中，有界栅极的硅控整流器还包含第三栅极结构、第一深沟渠隔离槽、第二深沟渠隔离槽以及第三深沟渠隔离槽。第三栅极结构连接至第一接脚，第三栅极结构配置于第一n型半导体区与第二p型半导体区的区间之上。第一深沟渠隔离槽介于基板与第一n型半导体区之间，且配置于基板与n型井区的接面处。第二深沟渠隔离槽介于基板与第一p型半导体区之间，且配置于基板与p型井区的接面处。第三深沟渠隔离槽介于第二n型半导体区与第一p型半导体区之间，配置于p型井区之中。

综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，本发明所揭示的有界栅极的硅控整流器透过将硅控整流器结合栅极结构与深沟渠隔离槽，从而控制闩锁现象的产生，并通过将n型井区中的第一n型半导区与第二p型半导区连接至阳极端，p型井区中的第一p型半导区与第二n型半导区连接至阴极端，进一步降低阳极端与阴极端之间的等效距离，因此得以兼顾硅控整流器于电路设计中闩锁现象的控制与静电防护功能的维持。

附图说明

图1为依据本发明揭露的第一实施例所绘制的有界栅极的硅控整流器的示意图；

图2为依据本发明揭露的第二实施例所绘制的有界栅极的硅控整流器的示意图；

图3为依据本发明揭露的第三实施例所绘制的有界栅极的硅控整流器的示意图；

图4为依据本发明揭露的第四实施例所绘制的有界栅极的硅控整流器的示意图；

图5为依据本发明揭露的第五实施例所绘制的有界栅极的硅控整流器的示意图；

图6为依据本发明揭露的第六实施例所绘制的有界栅极的硅控整流器的示意图；

图7为依据本发明揭露的第七实施例所绘制的有界栅极的硅控整流器的示意图；以及

图8为依据本发明揭露的第八实施例所绘制的有界栅极的硅控整流器的示意图。

具体实施方式

下文是举实施例配合所附附图作详细说明，以更好地理解本发明的实施方式，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。

在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本发明揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明揭露的描述上额外的引导。

此外，在本发明中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本发明中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。

于本发明中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本发明中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。

图1为依据本发明揭露的第一实施例所绘制的有界栅极的硅控整流器的示意图。如图1所示，有界栅极的硅控整流器100包含p型基板102、n型井区104、p型井区114、第一n型半导体区106、第一p型半导体区116、第二n型半导体区108、第二p型半导体区118、第三半导体区110、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132以及第二栅极结构134。

于本发明第一实施例中，n型井区104与p型井区114皆配置于p型基板102之中，且n型井区104与p型井区114之间存在接面190，第一n型半导体区106连接至阳极端128，且第一n型半导体区106配置于n型井区104之中，第一p型半导体区116连接至阴极端130，且第一p型半导体区116配置于p型井区114之中。第二n型半导体区108连接至阴极端130，且第二n型半导体区108配置于p型井区114之中，介于第一n型半导体区106与第一p型半导体区116之间，第二p型半导体区118连接至阳极端128，且第二p型半导体区118配置于n型井区104之中，介于第一n型半导体区106与第一p型半导体区116之间。第三半导体区110介于第二n型半导体区108与第二p型半导体区118之间，配置于n型井区104之中，且第三半导体区110为p型半导体区。

于此实施例中，第一栅极结构132连接至阳极端128，且第一栅极结构132配置于第二p型半导体区118与第三半导体区110的区间之上。第二栅极结构134连接至阴极端130，且第二栅极结构134配置于第二n型半导体区108与第三半导体区110的区间之上，其中n型井区104与p型井区114的接面190位于第二栅极结构134之下。

第一深沟渠隔离槽120介于p型基板102与第一n型半导体区106之间，且配置于p型基板102与n型井区104的接面处。第二深沟渠隔离槽126介于p型基板102与第一p型半导体区116之间，且配置于p型基板102与p型井区114的接面处。第三深沟渠隔离槽122介于第一n型半导体区106与第二p型半导体区118之间，且配置于n型井区104之中。第四深沟渠隔离槽124介于第二n型半导体区108与第一p型半导体区116之间，且配置于p型井区114之中。

于一实施例中，通过添加栅极结构(如，第一栅极结构132与第二栅极结构134)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。

图2为依据本发明揭露的第二实施例所绘制的另一种型态之下有界栅极的硅控整流器的示意图。如图2所示，有界栅极的硅控整流器200包含p型基板102、n型井区104、p型井区114、第一n型半导体区106、第一p型半导体区116、第二n型半导体区108、第二p型半导体区118、第三半导体区110、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134、第一触发器元件236以及第二触发器元件238。

于本发明第二实施例中，n型井区104与p型井区114皆配置于p型基板102之中，且n型井区104与p型井区114之间存在接面190，第一n型半导体区106连接至阳极端128，且第一n型半导体区106配置于n型井区104之中，第一p型半导体区116连接至阴极端130，且第一p型半导体区116配置于p型井区114之中。第二n型半导体区108连接至阴极端130，且第二n型半导体区108配置于p型井区114之中，介于第一n型半导体区106与第一p型半导体区116之间，第二p型半导体区118连接至阳极端1128，且第二p型半导体区118配置于n型井区104之中，介于第一n型半导体区106与第一p型半导体区116之间。第三半导体区110介于第二n型半导体区108与第二p型半导体区118之间，配置于n型井区104之中，且第三半导体区110为p型半导体区。

于此实施例中，第一栅极结构132连接至第一触发器元件236，且第一栅极结构132配置于第二p型半导体区118与第三半导体区110的区间之上。第二栅极结构134连接至第二触发器元件238，且第二栅极结构134配置于第二n型半导体区108与第三半导体区110的区间之上，其中n型井区104与p型井区114的接面190位于第二栅极结构134之下。

关于本发明第二实施例中，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124的配置相同于本发明第一实施例中所示范的相对应构造的配置，故于此不详加叙述。

于一实施例中，通过添加栅极结构(如，第一栅极结构132与第二栅极结构134)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。

图3为依据本发明揭露的第三实施例所绘制的有界栅极的硅控整流器的示意图。如图3所示，有界栅极的硅控整流器300包含p型基板102、n型井区104、p型井区114、第一n型半导体区106、第一p型半导体区116、第二n型半导体区108、第二p型半导体区118、第三半导体区310、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132以及第二栅极结构134。

于本发明第三实施例中，n型井区104与p型井区114皆配置于p型基板102之中，且n型井区104与p型井区114之间存在接面390，第一n型半导体区106连接至阳极端128，且第一n型半导体区106配置于n型井区104之中，第一p型半导体区116连接至阴极端130，且第一p型半导体区116配置于p型井区114之中。第二n型半导体区108连接至阴极端130，且第二n型半导体区108配置于p型井区114之中，介于第一n型半导体区106与第一p型半导体区116之间，第二p型半导体区118连接至阳极端1128，且第二p型半导体区118配置于n型井区104之中，介于第一n型半导体区106与第一p型半导体区116之间。第三半导体区310介于第二n型半导体区108与第二p型半导体区118之间，配置于p型井区114之中，且第三半导体区310为n型半导体区。

于此实施例中，第一栅极结构132连接至阳极端128，且第一栅极结构132配置于第二p型半导体区118与第三半导体区310的区间之上，其中n型井区104与p型井区114的接面390位于第一栅极结构132之下。第二栅极结构134连接至阴极端130，且第二栅极结构134配置于第二n型半导体区108与第三半导体区310的区间之上。

第一深沟渠隔离槽120介于p型基板102与第一n型半导体区106之间，且配置于p型基板102与n型井区104的接面处。第二深沟渠隔离槽126介于p型基板102与第一p型半导体区116之间，且配置于p型基板102与p型井区114的接面处。第三深沟渠隔离槽122介于第一n型半导体区106与第二p型半导体区118之间，且配置于n型井区104之中。第四深沟渠隔离槽124介于第二n型半导体区108与第一p型半导体区116之间，且配置于p型井区114之中。

于一实施例中，通过添加栅极结构(如，第一栅极结构132与第二栅极结构134)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。

图4为依据本发明揭露的第四实施例所绘制的有界栅极的硅控整流器的示意图。如图4所示，有界栅极的硅控整流器400包含p型基板102、n型井区104、p型井区114、第一n型半导体区106、第一p型半导体区116、第二n型半导体区108、第二p型半导体区118、第三半导体区310、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134、第一触发器元件236以及第二触发器元件238。

于本发明第四实施例中，n型井区104与p型井区114皆配置于p型基板102之中，且n型井区104与p型井区114之间存在接面390，第一n型半导体区106连接至阳极端128，且第一n型半导体区106配置于n型井区104之中，第一p型半导体区116连接至阴极端130，且第一p型半导体区116配置于p型井区114之中。第二n型半导体区108连接至阴极端130，且第二n型半导体区108配置于p型井区114之中，介于第一n型半导体区106与第一p型半导体区116之间，第二p型半导体区118连接至阳极端1128，且第二p型半导体区118配置于n型井区104之中，介于第一n型半导体区106与第一p型半导体区116之间。第三半导体区310介于第二n型半导体区108与第二p型半导体区118之间，配置于n型井区104之中，且第三半导体区310为n型半导体区。

于此实施例中，第一栅极结构132连接至第一触发器元件236，且第一栅极结构132配置于第二p型半导体区118与第三半导体区310的区间之上，其中n型井区104与p型井区114的接面390位于第一栅极结构132之下。第二栅极结构134连接至第二触发器元件238，且第二栅极结构134配置于第二n型半导体区108与第三半导体区310的区间之上。

关于本发明第四实施例中，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124的配置相同于本发明第三实施例中所示范的相对应构造的配置，故于此不详加叙述。

于一实施例中，通过添加栅极结构(如，第一栅极结构132与第二栅极结构134)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。

图5为依据本发明揭露的第五实施例所绘制的有界栅极的硅控整流器的示意图。如图5所示，有界栅极的硅控整流器500包含p型基板102、n型井区104、p型井区114、第一n型半导体区106、第一p型半导体区116、第二n型半导体区108、第二p型半导体区118、第三半导体区510、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134以及第三栅极结构133。

于本发明第五实施例中，n型井区104与p型井区114皆配置于p型基板102之中，且n型井区104与p型井区114之间存在接面590，第一n型半导体区106连接至阳极端128，且第一n型半导体区106配置于n型井区104之中，第一p型半导体区116连接至阴极端130，且第一p型半导体区116配置于p型井区114之中。第二n型半导体区108连接至阴极端130，且第二n型半导体区108配置于p型井区114之中，介于第一n型半导体区106与第一p型半导体区116之间，第二p型半导体区118连接至阳极端1128，且第二p型半导体区118配置于n型井区104之中，介于第一n型半导体区106与第一p型半导体区116之间。第三半导体区510介于第二n型半导体区108与第二p型半导体区118之间，配置于n型井区104之中，且第三半导体区510为p型半导体区。

于此实施例中，第一栅极结构132连接至阳极端128，且第一栅极结构132配置于第二p型半导体区118与第三半导体区510的区间之上。第二栅极结构134连接至阴极端130，且第二栅极结构134配置于第二n型半导体区108与第三半导体区510的区间之上，其中n型井区104与p型井区114的接面590位于第二栅极结构134之下。第三栅极结构133连接至阴极端130，且第三栅极结构133配置于第二n型半导体区108与第一p型半导体区116的区间之上。

第一深沟渠隔离槽120介于p型基板102与第一n型半导体区106之间，且配置于p型基板102与n型井区104的接面处。第二深沟渠隔离槽126介于p型基板102与第一p型半导体区116之间，且配置于p型基板102与p型井区114的接面处。第三深沟渠隔离槽122介于第一n型半导体区106与第二p型半导体区118之间，且配置于n型井区104之中。

于一实施例中，通过添加栅极结构(如，第一栅极结构132、第二栅极结构134以及第三栅极结构133)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126以及第三深沟渠隔离槽122)于硅控整流器，控制触发闩锁现象所需的临界电压。

图6为依据本发明揭露的第六实施例所绘制的有界栅极的硅控整流器的示意图。如图6所示，有界栅极的硅控整流器600包含p型基板102、n型井区104、p型井区114、第一n型半导体区106、第一p型半导体区116、第二n型半导体区108、第二p型半导体区118、第三半导体区510、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134、第三栅极结构133、第一触发器元件236以及第二触发器元件238。

于本发明第六实施例中，n型井区104与p型井区114皆配置于p型基板102之中，且n型井区104与p型井区114之间存在接面590，第一n型半导体区106连接至阳极端128，且第一n型半导体区106配置于n型井区104之中，第一p型半导体区116连接至阴极端130，且第一p型半导体区116配置于p型井区114之中。第二n型半导体区108连接至阴极端130，且第二n型半导体区108配置于p型井区114之中，介于第一n型半导体区106与第一p型半导体区116之间，第二p型半导体区118连接至阳极端1128，且第二p型半导体区118配置于n型井区104之中，介于第一n型半导体区106与第一p型半导体区116之间。第三半导体区510介于第二n型半导体区108与第二p型半导体区118之间，配置于n型井区104之中，且第三半导体区510为p型半导体区。

于此实施例中，第一栅极结构132连接至第一触发器元件236，且第一栅极结构132配置于第二p型半导体区118与第三半导体区510的区间之上。第二栅极结构134连接至第二触发器元件238，且第二栅极结构134配置于第二n型半导体区108与第三半导体区510的区间之上，其中n型井区104与p型井区114的接面590位于第二栅极结构134之下。第三栅极结构133连接至阴极端130，且第三栅极结构133配置于第二n型半导体区108与第一p型半导体区116的区间之上。

第一深沟渠隔离槽120介于p型基板102与第一n型半导体区106之间，且配置于p型基板102与n型井区104的接面处。第二深沟渠隔离槽126介于p型基板102与第一p型半导体区116之间，且配置于p型基板102与p型井区114的接面处。第三深沟渠隔离槽122介于第一n型半导体区106与第二p型半导体区118之间，且配置于n型井区104之中。

于一实施例中，通过添加栅极结构(如，第一栅极结构132、第二栅极结构134以及第三栅极结构133)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126以及第三深沟渠隔离槽122)于硅控整流器，控制触发闩锁现象所需的临界电压。

图7为依据本发明揭露的第七实施例所绘制的有界栅极的硅控整流器的示意图。如图7所示，有界栅极的硅控整流器700包含p型基板102、n型井区104、p型井区114、第一n型半导体区106、第一p型半导体区116、第二n型半导体区108、第二p型半导体区118、第三半导体区710、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134以及第三栅极结构133。

于本发明第七实施例中，n型井区104与p型井区114皆配置于p型基板102之中，且n型井区104与p型井区114之间存在接面790，第一n型半导体区106连接至阳极端128，且第一n型半导体区106配置于n型井区104之中，第一p型半导体区116连接至阴极端130，且第一p型半导体区116配置于p型井区114之中。第二n型半导体区108连接至阴极端130，且第二n型半导体区108配置于p型井区114之中，介于第一n型半导体区106与第一p型半导体区116之间，第二p型半导体区118连接至阳极端1128，且第二p型半导体区118配置于n型井区104之中，介于第一n型半导体区106与第一p型半导体区116之间。第三半导体区710介于第二n型半导体区108与第二p型半导体区118之间，配置于p型井区114之中，且第三半导体区710为n型半导体区。

于此实施例中，第一栅极结构132连接至阳极端128，且第一栅极结构132配置于第二p型半导体区118与第三半导体区710的区间之上，其中n型井区104与p型井区114的接面790位于第一栅极结构132之下。第二栅极结构134连接至阴极端130，且第二栅极结构134配置于第二n型半导体区108与第三半导体区710的区间之上。第三栅极结构133连接至阳端128，且第三栅极结构133配置于第一n型半导体区106与第二p型半导体区1118的区间之上。

第一深沟渠隔离槽120介于p型基板102与第一n型半导体区106之间，且配置于p型基板102与n型井区104的接面处，第二深沟渠隔离槽126介于p型基板102与第一p型半导体区116之间，且配置于p型基板102与p型井区114的接面处，第四深沟渠隔离槽124介于第二n型半导体区108与第一p型半导体区116之间，且配置于p型井区114之中。

于一实施例中，通过添加栅极结构(如，第一栅极结构132、第二栅极结构134以及第三栅极结构133)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。

图8为依据本发明揭露的第八实施例所绘制的有界栅极的硅控整流器的示意图。如图8所示，有界栅极的硅控整流器800包含p型基板102、n型井区104、p型井区114、第一n型半导体区106、第一p型半导体区116、第二n型半导体区108、第二p型半导体区118、第三半导体区710、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134、第三栅极结构133、第一触发器元件236以及第二触发器元件238。

于本发明第八实施例中，n型井区104与p型井区114皆配置于p型基板102之中，且n型井区104与p型井区114之间存在接面790，第一n型半导体区106连接至阳极端128，且第一n型半导体区106配置于n型井区104之中，第一p型半导体区116连接至阴极端130，且第一p型半导体区116配置于p型井区114之中。第二n型半导体区108连接至阴极端130，且第二n型半导体区108配置于p型井区114之中，介于第一n型半导体区106与第一p型半导体区116之间，第二p型半导体区118连接至阳极端1128，且第二p型半导体区118配置于n型井区104之中，介于第一n型半导体区106与第一p型半导体区116之间。第三半导体区710介于第二n型半导体区108与第二p型半导体区118之间，配置于p型井区114之中，且第三半导体区710为n型半导体区。

于此实施例中，第一栅极结构132连接至第一触发器元件236，且第一栅极结构132配置于第二p型半导体区118与第三半导体区710的区间之上，其中n型井区104与p型井区114的接面790位于第一栅极结构132之下。第二栅极结构134连接至第二触发器元件238，且第二栅极结构134配置于第二n型半导体区108与第三半导体区710的区间之上。第三栅极结构133连接至阳极端128，且第三栅极结构133配置于第一n型半导体区106与第二p型半导体区118的区间之上。

第一深沟渠隔离槽120介于p型基板102与第一n型半导体区106之间，且配置于p型基板102与n型井区104的接面处。第二深沟渠隔离槽126介于p型基板102与第一p型半导体区116之间，且配置于p型基板102与p型井区114的接面处。第四深沟渠隔离槽124介于第二n型半导体区108与第一p型半导体区116之间，且配置于p型井区114之中。

于一实施例中，通过添加栅极结构(如，第一栅极结构132、第二栅极结构134以及第三栅极结构133)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。

于上述实施例中，本发明所揭示的有界栅极的硅控整流器透过将硅控整流器结合栅极结构与深沟渠隔离槽，从而控制闩锁现象的产生，并通过将n型井区中的第一n型半导区与第二p型半导区连接至阳极端，p型井区中的第一p型半导区与第二n型半导区连接至阴极端，进一步降低阳极端与阴极端之间的等效距离。通过本发明技术，得以兼顾硅控整流器于闩锁现象的控制与静电防护功能的维持。

技术领域通常知识者可以容易理解到揭露的实施例实现一或多个前述举例的优点。阅读前述说明书之后，技术领域通常知识者将有能力对如同此处揭露内容作多种类的更动、置换、等效物以及多种其他实施例。因此本发明的保护范围当视权利要求书所界定的范围与其均等范围为主。