本发明属于薄膜电容器技术领域，具体涉及一种薄膜电容器用多层基板。
背景技术：
现有薄膜电容器中，对电容器的电容量有了更高的要求，现有技术中，薄膜电容器一般包括基板、电介质层以及电极层，电介质层的微观结构决定电容器的性能，因此对薄膜电容器的基板材料构造也有严格的要求，现有薄膜电容器的基板通常有金属镍构成，镍基板的纯度或杂质会对电容器的性能产生影响，可能会泄漏电流，影响薄膜电容器的品质，因此需要对薄膜电容器的基板进行进一步研究。
技术实现要素：
本发明的目的是针对现有的问题，提供了一种薄膜电容器用多层基板。
本发明是通过以下技术方案实现的：一种薄膜电容器用多层基板，所述多层基板为三层结构，该三层结构由下到上依次为铜铬合金基板、含有杂质的镍基板和单晶硅基板；
其中，铜铬合金原料中质量百分数为65%的氧化铜与三氧化二铬的含量比为2-3:1；
其中，含有杂质的镍基板中镍含量的重量百分比不小于99.97%，剩余杂质的重量百分比如下：铁0.002-0.004%，银0.006-0.008%，钨0.0008-0.0012%，锰0.012-0.015%，铟0.0004-0.0008%，钼0.004-0.006%，锶0.0002-0.0006%。
作为对上述方案的进一步改进，所述多层基板的厚度为260-320μm，其中铜铬合金基板的厚度为100-120μm，含有杂质的镍基板的厚度为80-100μm。
作为对上述方案的进一步改进，质量百分数为65%的氧化铜除氧化铜以外均为未氧化的铜。
本发明相比现有技术具有以下优点：使薄膜电容器能够更好的与印刷电路板相结合，简化操作过程，在相对环境中具有性能稳定的特征，利用单晶硅基板提高电极的比表面积，增加电介质与电极的接触面积，提高其薄膜电容器的电容量，其电容量为相同尺寸普通电极薄膜电容量的1.6倍以上。
附图说明
图1为薄膜电容器用多层基板的结构示意图。
其中，1-PCB板，21-铜铬合金基板，22-含有杂质的镍基板，23-单晶硅基板，3-电介质层，4-电极。
具体实施方式
如图1中所述，薄膜电容器设于PCB板1上，薄膜电容器由下到上依次为多层基板、电介质层3和电极4，其中多层基板由下到上依次为：铜铬合金基板21、含有杂质的镍基板22和单晶硅基板23。
实施例1
一种薄膜电容器用多层基板，所述多层基板为三层结构，该三层结构由下到上依次为铜铬合金基板、含有杂质的镍基板和单晶硅基板；
其中，铜铬合金原料中质量百分数为65%的氧化铜与三氧化二铬的含量比为2:1；
其中，含有杂质的镍基板中镍含量的重量百分比为99.9755%，剩余杂质的重量百分比如下：铁0.002%，银0.008%，钨0.001%，锰0.012%，铟0.0006%，钼0.004%，锶0.0005%。
其中，所述多层基板的厚度为280μm，其中铜铬合金基板的厚度为100μm，含有杂质的镍基板的厚度为100μm。
其中，质量百分数为65%的氧化铜除氧化铜以外均为未氧化的铜。
测试结果表明，采用本实施例中多层基板制备的薄膜电容器，为与其尺寸相同的普通薄膜电容器电容量1.8倍。
实施例2
一种薄膜电容器用多层基板，所述多层基板为三层结构，该三层结构由下到上依次为铜铬合金基板、含有杂质的镍基板和单晶硅基板；
其中，铜铬合金原料中质量百分数为65%的氧化铜与三氧化二铬的含量比为2:1；
其中，含有杂质的镍基板中镍含量的重量百分比为99.97%，剩余杂质的重量百分比如下：铁0.003%，银0.007%，钨0.0008%，锰0.012%，铟0.0008%，钼0.006%，锶0.0004%。
其中，所述多层基板的厚度为260-320μm，其中铜铬合金基板的厚度为100-120μm，含有杂质的镍基板的厚度为80-100μm。
测试结果表明，采用本实施例中多层基板制备的薄膜电容器，为与其尺寸相同的普通薄膜电容器电容量1.7倍。
实施例3
一种薄膜电容器用多层基板，所述多层基板为三层结构，该三层结构由下到上依次为铜铬合金基板、含有杂质的镍基板和单晶硅基板；
其中，铜铬合金原料中质量百分数为65%的氧化铜与三氧化二铬的含量比为3:1；
其中，含有杂质的镍基板中镍含量的重量百分比为99.9716%，剩余杂质的重量百分比如下：铁0.004%，银0.005%，钨0.0008%，锰0.014%，铟0.0004%，钼0.004%，锶0.0002%。
其中，所述多层基板的厚度为260-320μm，其中铜铬合金基板的厚度为100-120μm，含有杂质的镍基板的厚度为80-100μm。
测试结果表明，采用本实施例中多层基板制备的薄膜电容器，为与其尺寸相同的普通薄膜电容器电容量1.7倍。