半导体工艺设备与半导体装置的制造方法与流程

本发明一些实施例涉及半导体装置的工艺设备及使用此半导体工艺设备的半导体装置的制造方法，且特别涉及一种具有边缘环的半导体装置的工艺设备及使用此半导体工艺设备的半导体装置的制造方法。

背景技术：

半导体装置被用于多种电子应用，例如个人电脑、移动电话、数位相机以及其它电子设备。半导体装置的制造通常是通过在半导体基板上依序沉积绝缘或介电层材料、导电层材料以及半导体层材料，接着使用微影工艺图案化所形成的各种材料层，以形成电路组件和零件于此半导体基板之上。在集成电路的材料及其设计上的技术进步已发展出多个世代的集成电路。相较于前一个世代，每一世代具有更小更复杂的电路。然而，这些发展提升了加工及制造集成电路的复杂度。为了使这些发展得以实现，在集成电路的制造以及生产上相似的发展也是必须的。

在半导体装置的制造中，多个工艺步骤被用以在半导体晶圆的上制造集成电路。然而，由于半导体装置的特征尺寸(featuresize)持续缩小，工艺亦持续地变得更难以进行。因此，如何提升半导体装置的工艺良率面临挑战。

技术实现要素：

本发明的一些实施例提供一种半导体工艺设备，包括：载台；及边缘环，环绕载台，其中边缘环包括：主表面，具有第一粗糙度；以及第一侧壁，连接主表面，且具有第二粗糙度，其中第一粗糙度大于第二粗糙度。

本发明的一些实施例更提供一种半导体装置的制造方法，包括：将晶圆置入半导体工艺设备中；及进行蚀刻步骤以蚀刻晶圆，其中半导体工艺设备包括：载台；及边缘环，环绕载台，其中边缘环包括：主表面，具有第一粗糙度；以及第一侧壁，连接主表面，且具有第二粗糙度，其中第一粗糙度大于第二粗糙度。

为让本发明一些实施例的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合说明书附图，作详细说明如下。

附图说明

图1a是本发明一些实施例的半导体工艺设备的俯视图。

图1b是本发明一些实施例的半导体工艺设备的剖面图。

图1c是图1b于区域1c的部分放大图。

图2是本发明一些实施例的半导体装置的制造方法的流程图。

图3a是本发明一些实施例的半导体工艺设备中的粒子数量分析图。

图3b是本发明另一些实施例的半导体工艺设备中的粒子数量分析图。

图4是本发明另一些实施例的半导体工艺设备的剖面图。

图5是本发明又一些实施例的半导体工艺设备的剖面图。

图6是本发明其它一些实施例的半导体工艺设备的剖面图。

附图标记说明：

100半导体工艺设备；

102腔体；

104载台；

105上表面；

106边缘环；

108晶圆；

109上表面；

110底环；

112a主表面；

112b次表面；

114a第一侧壁；

114b第二侧壁；

116第三侧壁；

118间隙；

120a第一转角；

120b第二转角；

120c第三转角；

122第二斜面；

202步骤；

204步骤；

400半导体工艺设备；

500半导体工艺设备；

600半导体工艺设备；

s1第一侧边；

s2第二侧边；

1c区域；

1b-1b线段。

具体实施方式

以下的发明内容提供许多不同的实施例或范例，以实施本案的不同特征。而以下本发明一些实施例的公开内容是叙述各个构件及其排列方式的特定范例，以求简化说明。当然，这些特定的范例并非用以限定。例如，若是以下本发明的一些实施例的内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本发明的一些实施例中不同范例可能使用重复的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述附图中一元件或特征部件与另一(多)元件或(多)特征部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“较下部”、“上方”、“较上部”及类似的用语等。除了附图所绘示的方位之外，空间相关用语用以涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其它方位)，并对应地解读所使用的空间相关用语的描述。

本发明一些实施例可配合附图一并理解，本发明一些实施例的附图亦被视为发明的对其进行说明一部分。需了解的是，本发明一些实施例的附图并未以实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明一些实施例的特征。此外，附图中的结构及装置是以示意的方式绘示，以便清楚表现出本发明一些实施例的特征。

以下叙述了本发明的一些实施例。图1a是本发明一些实施例的半导体工艺设备100的俯视图。图1b是沿着图1a的线段1b-1b所绘制的剖面图。如图1a-1b所示，根据一些实施例，半导体工艺设备100包括腔体102，此腔体102中容置有载台104以及环绕此载台104的边缘环106。在本发明的一些实施例中，此载台104是用以于半导体工艺步骤中承载晶圆。

在本发明一些实施例中，上述半导体工艺设备100可为一蚀刻设备，例如干蚀刻设备。此干蚀刻可包括电容耦合等离子体蚀刻、感应耦合型等离子体蚀刻、螺旋等离子体蚀刻、电子回旋共振等离子体蚀刻、上述的组合、或其它可应用的等离子体蚀刻。根据本发明一些实施例，半导体工艺设备100可用于等离子体蚀刻、等离子体洁净或适用于上述两者的组合的等离子体工艺。

根据本发明一些实施例，上述载台104可为静电卡盘(esc；electrostaticchuck)或真空卡盘，且可于半导体工艺步骤中通过静电或真空的机制使晶圆牢固地设于其上。

在本发明的一些实施例中，可通过以下工艺步骤蚀刻晶圆。参见图2，该图为本发明一些实施例的半导体装置的制造方法的流程图。附加的处理可于图2所述的步骤之前、之间、及/或之后提供。如图1a-1b及2所示，根据一些实施例，首先进行步骤202，该步骤将一晶圆108置入半导体工艺设备100中。

在本发明的一些实施例中，上述半导体工艺设备100为干蚀刻设备。根据本发明一些实施例，此晶圆108是置于载台104的上表面105上，且在本发明的一些实施例中，边缘环106环绕晶圆108。

根据本发明一些实施例，此晶圆108包括元素半导体材料(例如，硅)或其它元素半导体材料，例如锗。在一些其它实施例中，晶圆108包括化合物半导体。化合物半导体可包括碳化硅、砷化镓、砷化铟、磷化铟、其它适合的化合物半导体、或前述的组合。

在一些实施例中，晶圆108为绝缘层上覆半导体(semiconductor-on-insulator，soi)基板。绝缘层上覆半导体基板可借着使用氧植入分离(separationbyimplantationofoxygen，simox)工艺、晶圆接合工艺、其它可应用方法、或前述的组合而制作。

在一些实施例中，晶圆108包括各种掺杂区(未显示)，其取决于半导体元件的设计需求。掺杂区例如包括p型井(p-typewells)及/或n型井(n-typewells)。在一些实施例中，掺杂区掺杂有p型掺质。例如，掺杂区掺杂有硼或bf2。在一些实施例中，掺杂区掺杂有n型掺质。例如，掺杂区掺杂有磷或砷。在一些实施例中，一些掺杂区为p型掺杂，而其它掺杂区为n型掺杂。

此外，根据本发明一些实施例，晶圆108可还包括欲被蚀刻的膜层，例如介电层或金属层。根据本发明一些实施例，上述介电层的材料可为氧化硅、氮化硅、氮氧化硅、其它任何适合的介电材料、或上述的组合。此外，根据本发明一些实施例，上述金属层的材料可为铜、铝、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它金属材料。

值得注意的是，此处为了简化附图，仅以平整的晶圆表示晶圆108。此外，晶圆表面是表示包括半导体晶圆上最上方且暴露的膜层。根据本发明一些实施例，晶圆表面为硅表面、介电层及/或金属层。

此外，根据本发明一些实施例，晶圆108为用以制造半导体装置的晶圆。例如，在本发明的一些实施例中，晶圆108为用以制造包括鳍式场效晶体管(finfets)的晶片的晶圆。然而，在本发明其它一些实施例中，晶圆108为一虚置晶圆(dummywafer)。

接着，步骤204进行蚀刻步骤以蚀刻晶圆108。在本发明的一些实施例中，此蚀刻步骤对蚀刻晶圆108的硅表面、介电层及/或金属层进行蚀刻，蚀刻步骤通常产生蚀刻副产物，例如聚合物。

在本发明的一些实施例中，此蚀刻步骤为等离子体蚀刻步骤。根据本发明一些实施例，此等离子体蚀刻步骤包括电容耦合等离子体蚀刻、感应耦合型等离子体蚀刻、螺旋等离子体蚀刻、电子回旋共振等离子体蚀刻、上述的组合、或其它可应用的等离子体蚀刻。

此外，根据本发明一些实施例，上述蚀刻步骤所使用的气体可包括惰性气体、含氟气体、含氯气体、含溴气体、含碘气体、上述气体的组合或其它任何适合的气体。在一些实施例中，此干蚀刻步骤使用的气体包括ar、cf4、sf6、ch2f2、chf3、c2f6、cl2、chcl3、ccl4、hbr、chbr3、bf3、bcl3、上述气体的组合或其它任何适合的气体。

继续参见图1a-1b，根据本发明一些实施例，半导体工艺设备100包括边缘环106。在本发明的一些实施例中，此边缘环106可环绕载台104。

根据本发明一些实施例，此边缘环106是用以维持蚀刻晶圆108的蚀刻品质的均匀性。详细而言，于干蚀刻的蚀刻区域中，中央区域的蚀刻品质与边缘区域的蚀刻品质有可能不同。因此，于载台104及/或晶圆108的周围设置边缘环106，可加大半导体工艺设备100中可用以蚀刻的区域(亦即原本晶圆108的面积加上边缘环106的面积)，使晶圆108位于上述干蚀刻的中央区域中，以维持蚀刻晶圆108的蚀刻品质的均匀性。

根据本发明一些实施例，此边缘环106的材料可包括石英或其它可应用的材料。

继续参见图1a-1b，根据一些实施例，半导体工艺设备100可还包括底环110。此底环110环绕载台104，且上述边缘环106是设于底环110上。此外，根据本发明一些实施例，此底环110的材料可包括石英或其它可应用的材料。

如图1a-1b所示，根据本发明一些实施例，边缘环106的剖面可为阶梯型。此外，根据本发明一些实施例，底环110的剖面亦为阶梯型，且与其上的边缘环106呈互补的形状。

接着，参见图1c，该图是图1b于区域1c的放大图。如图1c所示，根据一些实施例，剖面为阶梯型的边缘环106具有一较高的主表面112a以及一较低的次表面112b。

详细而言，如图1c所示，根据本发明一些实施例，次表面112b较接近载台104，且低于载台104的上表面105，而主表面112a较远离载台104，且高于载台104的上表面105。此外，在本发明的一些实施例中，当进行半导体工艺步骤而将晶圆108置入半导体工艺设备100中时，此主表面112a可高于晶圆108的上表面109。

值得注意的是，本发明的一些实施例中可能使用相对性的用语，例如较低或较高，以描述附图的一个元件对于另一元件的相对关系。能理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在较低侧的元件将会成为在较高侧的元件。

此外，如图1c所示，根据本发明一些实施例，次表面112b具有相对的第一侧边s1以及第二侧边s2。此第二侧边s2较靠近载台104，而第一侧边s1较远离载台104。此外，边缘环106具有连接主表面112a与次表面112b的第一侧壁114a。如图1c所示，根据本发明一些实施例，此第一侧壁114a连接次表面112b的第一侧边s1。此外，如图1c所示，根据本发明一些实施例，边缘环106更具有连接次表面112b的第二侧边s2的第二侧壁114b。

如图1c所示，根据本发明一些实施例，边缘环106的第二侧壁114b对齐底环110邻近载台104的第三侧壁116，且此第二侧壁114b与第三侧壁116和载台104之间具有一间隙118。

此外，如图1c所示，根据本发明一些实施例，边缘环106的主表面112a与次表面112b大抵平行于载台104的上表面105，而边缘环106的第一侧壁114a与第二侧壁114b大抵垂直于其主表面112a与次表面112b。然而，本发明的一些实施例并不以此为限，第一侧壁114a与第二侧壁114b亦可具有其它剖面形状，此部分将于后文详细说明。

根据本发明一些实施例，边缘环106的主表面112a具有一第一粗糙度，而其第一侧壁114a具有一第二粗糙度，且此第一粗糙度大于第二粗糙度。此外，根据本发明一些实施例，边缘环106的第二侧壁114b具有第三粗糙度，且上述主表面112a的第一粗糙度大于此第三粗糙度。

在一些情形下，由于边缘环106的主表面112a的粗糙度较大，可使干蚀刻工艺中产生的蚀刻副产物附着于此主表面112a上，故当蚀刻工艺结束，半导体工艺设备100在将晶圆108移出腔体102而产生扰流时，附着于此主表面112a上的蚀刻副产物不会被吹起而落于晶圆108上，故可维持晶圆108表面的清洁，并可提升工艺良率。

此外，由于第一侧壁114a与第二侧壁114b的粗糙度较小，故在一些情形下，附着于此的蚀刻副产物较为平整，可减少此蚀刻副产物分离或剥落的机会，并可提升工艺良率。

根据本发明一些实施例，上述主表面112a的第一粗糙度可为约0.55μm至约1.2μm，例如可为约0.70μm至约1.0μm。此外，根据本发明一些实施例，上述第一侧壁114a的第二粗糙度与第二侧壁114b的第三粗糙度可为约0.001μm至约0.03μm，例如可为约0.01μm至约0.02μm。

在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。

在一些情形下，若边缘环106的主表面112a的第一粗糙度小于约0.55μm，则可能无法使蚀刻副产物良好地附着于主表面112a上并提升工艺良率。在一些其它情形下，若边缘环106的主表面112a的第一粗糙度大于约1.2μm，半导体工艺亦可能受到不利的影响。

此外，在一些情形下，若第一侧壁114a与第二侧壁114b的粗糙度大于约0.03μm，则附着于第一侧壁114a与第二侧壁114b上的蚀刻副产物可能会不平整且增加其分离或剥落的机会，导致半导体工艺设备100的腔体102内污染。

根据本发明一些实施例，可通过对边缘环106的主表面112a进行第一表面处理工艺，使主表面112a具有上述第一粗糙度。另可对边缘环106的第一侧壁114a与第二侧壁114b进行第二表面处理工艺，使第一侧壁114a与第二侧壁114b分别具有上述第二粗糙度与第三粗糙度。根据本发明一些实施例，此第一表面处理工艺与第二表面处理工艺可为研磨步骤或其它可应用的表面处理工艺。根据本发明一些实施例，此研磨步骤可包括机械研磨。

此外，根据本发明一些实施例，第一侧壁114a与第二侧壁114b可通过同一步骤进行表面处理。然而，在本发明其它一些实施例中，第一侧壁114a与第二侧壁114b可通过不同的表面处理步骤进行表面处理。

继续参见图1c，根据本发明一些实施例，主表面112a与第一侧壁114a可于第一转角120a连接。此外，根据本发明一些实施例，此第一转角120a具有第四粗糙度，且上述主表面112a的第一粗糙度大于此第四粗糙度。

此外，如图1c所示，根据本发明一些实施例，次表面112b与第二侧壁114b于第二转角120b连接。此外，根据本发明一些实施例，此第二转角120b具有第五粗糙度，且上述主表面112a的第一粗糙度大于此第五粗糙度。

在一些情形下，由于第一转角120a与第二转角120b的粗糙度较小，故可降低此第一转角120a与第二转角120b被等离子体蚀刻并产生粒子的几率，并可提升工艺良率。

根据本发明一些实施例，上述第一转角120a的第四粗糙度与第二转角120b的第五粗糙度可为约0.001μm至约0.03μm，例如可为约0.01μm至约0.02μm。

在一些情形下，若第一转角120a与第二转角120b的粗糙度大于约0.03μm，则可能无法降低此第一转角120a与第二转角120b被等离子体蚀刻并产生粒子的几率。

根据本发明一些实施例，可对边缘环106的第一转角120a与第二转角120b进行类似或相同于上述第二表面处理工艺的表面处理，使此第一转角120a与第二转角120b分别具有上述第四粗糙度与第五粗糙度。

在本发明的一些实施例中，第一转角120a及第二转角120b可与第一侧壁114a及第二侧壁114b于同一道表面处理步骤中进行表面处理。然而，在本发明其它一些实施例中，第一转角120a及第二转角120b与第一侧壁114a及第二侧壁114b是于不同的表面处理步骤中进行表面处理。

图3a是根据本发明一些实施例的设于半导体工艺设备100中的晶圆108的表面上的粒子数量分析图。在此实施例中，晶圆108为虚置晶圆，且横轴的数字表示其对应的数据为第n次测量的结果(于图3a中，n为1至13)，纵轴表示晶圆108表面上的粒子数量。

此外，图3a中第1次至第5次的测量是使用第一转角120a与第二转角120b的粗糙度大于约0.03μm的边缘环。而第6次至第13次的测量是使用第一转角120a与第二转角120b的粗糙度介于约0.001μm至约0.03μm的边缘环。

如图3a所示，根据本发明一些实施例，第1次至第5次测量所测得的晶圆108表面上的粒子数量大于第6次至第13次测量所测得的晶圆108表面上的粒子数量。根据本发明一些实施例，第1次至第5次测量所测得的晶圆108表面上的粒子平均数量为28颗，而第6次至第13次测量所测得的晶圆108表面上的粒子平均数量为0.13颗。

图3b是根据本发明一些实施例的设于半导体工艺设备100中的晶圆108的表面上的粒子数量分析图。在此实施例中，晶圆108为用以制造产品的晶圆，且横轴的数字表示其对应的数据为第n次测量的结果(于图3b中，n为1至100)，纵轴表示晶圆108表面上的粒子数量。

此外，图3b中第1次至第40次的测量是使用第一转角120a与第二转角120b的粗糙度大于约0.03μm的边缘环。而第41次至第100次的测量是使用第一转角120a与第二转角120b的粗糙度介于约0.001μm至约0.03μm的边缘环。

如图3b所示，根据本发明一些实施例，第1次至第40次测量所测得的晶圆108表面上的粒子数量大于第41次至第100次测量所测得的晶圆108表面上的粒子数量。根据本发明一些实施例，第1次至第40次测量所测得的晶圆108表面上的粒子平均数量为24.3颗，而第41次至第100次测量所测得的晶圆108表面上的粒子平均数量为0.28颗。

此外，根据本发明一些实施例，较大的粗糙度会使表面的反射率增加以及透光率减少。故根据本发明一些实施例，粗糙度较大的主表面112a为雾面或半透明的表面。在本发明一些实施例中，主表面112a的反射率为约30％至约99.9％，例如为约50％至约80％。此外，在本发明一些实施例中，边缘环106的主表面112a的透光率为约0.1％至约70％，例如为约20％至约50％。

在一些情形下，若主表面112a的反射率小于约30％，或透光度大于约70％，则主表面112a的粗糙度较小，则可能无法使蚀刻副产物良好地附着于主表面112a上。

此外，根据本发明一些实施例，较小的粗糙度会使表面的反射率减少以及透光率增加。故根据本发明一些实施例，粗糙度较小的第一侧壁114a、第二侧壁114b、第一转角120a及/或第二转角120b为透明的表面或转角。在本发明一些实施例中，边缘环106的第一侧壁114a、第二侧壁114b、第一转角120a及/或第二转角120b的反射率为约0.1％至约2％，例如为约0.5％至约1％。此外，在本发明一些实施例中，边缘环106的第一侧壁114a、第二侧壁114b、第一转角120a及/或第二转角120b的透光率为约85％至约99.99％，例如为约90％至约99％。

在一些情形下，若第一侧壁114a、第二侧壁114b、第一转角120a及/或第二转角120b的反射率大于约2％，或透光度小于约85％，则第一侧壁114a、第二侧壁114b、第一转角120a及/或第二转角120b的粗糙度可能较大，且无法降低蚀刻副产物剥落的机会及转角被蚀刻产生的粒子的数量。

值得注意的是，图1a-1c所示的实施例仅为的对其进行说明用，本发明一些实施例的范围并不以此为限。除上述图1a-1c所示的实施例以外，本发明一些实施例的边缘环与底环亦可有其它配置，如图4的实施例所示，此部分将于后文详细说明。本发明一些实施例的范围并不以图1a-1c所示的实施例为限。

值得注意的是，后文中与前文相同或相似的元件或膜层将以相同或相似的标号表示，其材料、制造方法与功能皆与前文所述相同或相似，故此部分在后文中将不再赘述。

图4是本发明另一些实施例的半导体工艺设备400的剖面图。如图4所示，根据本发明一些实施例，边缘环106的第二侧壁114b不对齐底环110邻近载台104的第三侧壁116，且底环110的第三侧壁116比边缘环106的第一侧壁114a与第二侧壁114b更远离载台104。此外，如图4所示，根据本发明一些实施例，边缘环106可同时设于载台104与边缘环106上。

值得注意的是，图1a-1c及图4所示的实施例仅为的对其进行说明用，本发明一些实施例的范围并不以此为限。除上述图1a-1c及图4所示的实施例以外，本发明一些实施例的边缘环亦可有其它剖面形状，如图5-6的实施例所示，此部分将于后文详细说明。本发明一些实施例的范围并不以图1a-1c及图4所示的实施例为限。

图5是本发明另一些实施例的半导体工艺设备500的剖面图。图5所示的实施例与前述图1a-1c及图4的实施例的差别在于第一转角120a与第二转角120b为圆角，而非图1a-1c及图4所示的直角。此外，如图5所示，根据一些实施例，连接次表面112b与第一侧壁114a的第三转角120c亦为圆角，而非图1a-1c及图4所示的直角。

图6是本发明另一些实施例的半导体工艺设备600的剖面图。图6所示的实施例与前述图1a-1c及图4-5的实施例的差别在于第一侧壁114a为一斜面(或可称为第一斜面)。易言之，如图6所示，根据本发明一些实施例，第一侧壁114a与主表面112a及次表面112b的夹角不为90度。而在图1a-1c及图3-4的实施例中，第一侧壁114a与主表面112a及次表面112b的夹角为约90度。

此外，如图6所示，根据本发明一些实施例，次表面112b与第二侧壁114b是通过一第二斜面122连接，而非如图1a-1c及图3-4的实施例所示通过第二转角连接。此外，根据本发明一些实施例，第二斜面122的粗糙度相同或类似于前述第二转角的第五粗糙度。

再者，值得注意的是，虽然上述实施例的半导体工艺设备包括设于边缘环下的底环，然而在本发明其它一些实施例中，半导体工艺设备亦可不具有底环。

综上所述，在本发明的一些实施例中，由于边缘环的主表面的粗糙度较大，可使干蚀刻工艺中产生的蚀刻副产物附着于此主表面上，故当蚀刻工艺结束，半导体工艺设备在转移晶圆而产生扰流时，附着于此主表面上的蚀刻副产物不会被吹起而落于晶圆上，故可维持晶圆表面的清洁，并可提升工艺良率。

此外，在本发明的一些实施例中，由于边缘环的第一侧壁与第二侧壁的粗糙度较小，故附着于此的蚀刻副产物较为平整，可减少此蚀刻副产物分离或剥落的机会，并可提升工艺良率。此外，在本发明的一些实施例中，由于第一转角与第二转角的粗糙度较小，故可降低此第一转角与第二转角被等离子体蚀刻并产生粒子的几率，并可提升工艺良率。

根据一些实施例，提供一种半导体工艺设备。半导体工艺设备包括载台以及环绕载台的边缘环。边缘环包括具有第一粗糙度的主表面。边缘环还包括连接主表面的第一侧壁。此第一侧壁具有第二粗糙度，且上述第一粗糙度大于此第二粗糙度。

据一些实施例，该边缘环还包括一次表面，具有一第一侧边以及一第二侧边，其中该次表面的该第一侧边连接该第一侧壁；及一第二侧壁，连接该次表面的该第二侧边，其中该第二侧壁具有一第三粗糙度，且该第一粗糙度大于该第三粗糙度。

据一些实施例，该主表面与该第一侧壁于一第一转角连接，其中该第一转角具有一第四粗糙度，且该第一粗糙度大于该第四粗糙度。

据一些实施例，该次表面与该第二侧壁于一第二转角连接，其中该第二转角具有一第五粗糙度，且该第一粗糙度大于该第五粗糙度。

据一些实施例，该第一粗糙度为0.55μm至1.2μm，而该第二粗糙度为0.001μm至0.03μm。

据一些实施例，该第一转角为圆角。

据一些实施例，该第一侧壁为一斜面。

根据一些实施例，提供一种半导体装置的制造方法。半导体装置的制造方法包括将晶圆置入半导体工艺设备中，以及进行蚀刻步骤以蚀刻晶圆。此半导体工艺设备包括载台以及环绕载台的边缘环。边缘环包括具有第一粗糙度的主表面。边缘环还包括连接主表面的第一侧壁。此第一侧壁具有第二粗糙度，且上述第一粗糙度大于此第二粗糙度。

据一些实施例，该蚀刻步骤为等离子体蚀刻步骤。

据一些实施例，该晶圆是设于该载台上，且该边缘环环绕该晶圆。

值得注意的是，以上所述的元件尺寸、元件参数、以及元件形状皆非为本发明一些实施例的限制条件。此技术领域中技术人员可以根据不同需要调整这些设定值。另外，本发明一些实施例的边缘环及包括此边缘环的半导体工艺设备并不仅限于图1a-5所图示的状态。本发明一些实施例可以仅包括图1a-5的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明一些实施例的边缘环及包括此边缘环的半导体工艺设备中。

虽然本发明的一些实施例及其优点已公开如上，但应该了解的是，任何所属技术领域中技术人员，在不脱离上述本发明一些实施例的精神和范围内，当可作变动、替代与润饰。此外，上述本发明一些实施例的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中技术人员可从本发明的一些实施例公开内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本本发明一些实施例使用。因此，本发明的一些实施例的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的一些实施例的保护范围也包括各个权利要求及实施例的组合。