电迁移签核方法和系统与流程

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及集成芯片及其制造方法。

背景技术：

电迁移是由碰撞引起的导电材料内原子的转移，该碰撞在传导电子和导电材料的原子之间传递动量。现代集成芯片通常经历金属互连层中的电迁移。例如，随着电子将电流传送至半导体器件，电子与金属互连层的金属原子发生碰撞。该碰撞会引起金属互连层内的金属原子的移动(即，经受电迁移)，从而导致会致使集成芯片失效的金属互连层内的空隙。

技术实现要素：

根据本发明的一些实施例，一种执行电迁移签核的方法，包括：确定多个实际温度，所述多个实际温度分别对应于集成芯片设计的多个电网络之一内的一个或多个部件；确定在所述多个电网络的选择的电网络内的部件的电迁移容限，其中，在与所述选择的电网络内的部件相对应的所述多个实际温度的其中一个温度时确定所述电迁移容限；以及将所述电迁移容限与电迁移标度进行比较，确定在所述选择的电网络内的部件是否存在电迁移违规。

根据本发明的另一些实施例，一种执行电迁移签核的方法，包括：确定对应于集成芯片设计的第一电网络内的第一金属互连线的第一实际温度；确定对应于所述集成芯片设计的第二电网络内的第二金属互连线的第二实际温度；使用所述第一实际温度确定所述第一金属互连线的第一平均电流极限值；使用所述第二实际温度确定所述第二金属互连线的第二平均电流极限值；将所述第一金属互连线上的第一平均电流与所述第一平均电流极限值进行比较，以确定所述第一金属互连线内的电迁移违规；以及将所述第二金属互连线上的第二平均电流与所述第二平均电流极限值进行比较，以确定所述第二金属互连线内的电迁移违规。

根据本发明的又一些实施例，一种执行电迁移签核的系统，包括：存储器元件，被配置为存储包括多个电网络的集成芯片设计；电迁移容限确定元件，被配置为：确定多个实际温度，所述多个实际温度分别对应于所述集成芯片设计内的所述多个电网络之一中的一个或多个部件；确定所述多个电网络的选择的电网络内的部件的电迁移容限，其中，在与所述选择的电网络内的所述部件相对应的所述多个实际温度之一时确定所述电迁移容限；以及比较元件，被配置为将所述电迁移容限与电迁移标度进行比较以确定所述选择的电网络内的部件是否存在电迁移违规。

附图说明

结合附图阅读以下详细说明，可更好地理解本公开的各方面。应注意到，根据工业中的标准实践，各种功能件未按比例绘制。实际上，为论述清楚，可任意增加或减少各部件的尺寸。

图1示出了执行电迁移(em)签核(emsign-off)的方法的一些实施例的流程图，其中，方法在不同的电网络内使用不同的温度确定部件的em违规。

图2a到图2b示出了包括多个不同电网络的集成芯片的一些实施例。

图3a到图3c示出了对于在图2a到图2b所示的不同电网络内的部件使用不同的实际温度通过平均em电流的方式来确定em违规的实例的示图的一些实施例。

图4示出了基于图3a到图3c所指示的em违规而调整电网络的设计层的一些实施例的俯视图。

图5示出了考虑器件自加热和电阻加热执行em签核的方法的一些附加实施例的流程图。

图6a至图6b示出了集成芯片经历器件自加热和电阻加热的一些实施例的截面图。

图7示出了用于执行电迁移(em)签核的系统的一些实施例的方框图。

具体实施方式

以下公开内容提供用于实施提供的主题的不同特征的许多不同的实施例或示例。下面说明部件和布置的具体实例，以简化本公开。当然，这些仅仅是示例，并非旨在限制本发明。例如，在随后的说明中，在第二功能件上或者上方形成第一功能件可以包括其中第一和第二功能件形成为直接接触的实施例，也可以包括其中在第一和第二功能件之间形成另一功能件，使得第一和第二功能件可以不直接接触的实施例。此外，本公开内容可能会在各种实例中重复参考标号和/或字母。这种重复是为了简化和清楚的目的，且本身并不指示所讨论的各种实施例和/或配置之间的关系。

此外，为了便于描述，本文使用例如“下方”、“下面”、“下部”、“上方”、“上部”等空间相对术语，以描述如图所示的一个元件或功能件与另一元件或功能件的关系。除了附图所示的方向之外，空间相对术语旨在包含在使用或操作中的器件的不同方向。装置可以以其他方式进行定向(旋转90度或者处于其他方向)，而其中所使用的空间相关描述符可以做相应解释。

随着由于按比例缩小而减小了金属互连层的尺寸，集成芯片的电迁移已经成为日益增长的可靠性问题。这是因为金属互连层的较小尺寸增大了由金属互连层传送的信号的电流密度。由于电迁移与电流密度成正比，所以增大的电流密度也增大了电迁移。

为了确保集成芯片符合最低可靠性标准，集成芯片经受电迁移(em)签核。通常在两个阶段执行em签核。em签核的第一阶段将整体rms温度变化(通过集成芯片的多个电网络的rms电流来确定)与预定的温度极限值进行比较以识别em违规(以确保由rms电流所生成的温度在选择的量之下)。由于较高温度通过提供热能增加电迁移并且该热能增加了金属互连层内的电子和原子碰撞的频率，所以预定的温度极限值的违规指示存在em违规。em签核的第二阶段将平均电流与预定的平均电流极限值进行比较，以识别由于电流密度所导致的em违规(由于em与电流密度成正比)。

em签核的两个阶段都在集成芯片的多个电网络上进行而且取决于整体rms温度变化。例如，如果环境温度是110℃而整体rms温度变化是10℃，则可以在升高的温度为120℃的条件下计算用于多个电网络的平均电流极限值。然而，应该了解的是，对于多个电网络使用相同升高的温度对于某些电网络来说太悲观，因此通过识别伪em违规会导致额外的设计区域开销。另外，em签核的单独的阶段使区域最优化变得困难，由于单独的阶段会产生进一步驱动开销的不同结果。另外，两个阶段都没有考虑来自晶体管器件的自加热。

本发明涉及一种电迁移(em)签核方法，该方法通过使用单独的温度在不同的部件上执行单个em测试来确定集成芯片设计的不同电网络上的部件(例如，金属互连线)的em违规。在一些实施例中，方法确定多个实际温度，该多个实际温度分别对应集成芯片设计内的多个电网络之一中的一个或多个部件。确定多个电网络中的选择的电网络内的部件的电迁移容限(electromigrationmargin)。在对应于选择的电网络内的部件的多个实际温度之一时来确定电迁移容限。将电迁移容限与电迁移标度(electromigrationmetric，又称电迁移计量标准)进行比较，以确定在选择的电网络内的部件是否存在电迁移违规。对于不同电网络上的部件使用不同的实际温度减少了伪em违规，因而减少了设计开销的损失。另外，在部件上使用单个em测试消除了单独的em签核方法之间的偏差。

图1示出了执行电迁移(em)签核的方法100的一些实施例的流程图，其中，该方法在不同电网络内使用不同温度确定em违规。

在步骤102处，接收具有多个电网络(也就是“网”)的集成芯片设计(即，布局)。多个电网络分别包括在互相电连接或耦合在一起的集成芯片设计内的一个或多个部件。例如，多个电网络可以分别包括不同的多组金属互连层(例如，金属互连线和金属通孔)，金属互连层被电连接至或耦合至与被配置为向电路元件供电的不同的电源总线(例如，保持在vss处或vdd处的布线)。在一些实施例中，不同的电网络上的部件可以相互电隔离。

在步骤104处，对于选择的多个电网络之一内的一个或多个部件(例如，金属互连线)确定真实温度的变化(δtreal)。真实温度的变化(δtreal)包括由于选择的电网络内生成的热量所产生的选择的电网络内的一个或多个部件的温度的变化。例如，在各种实施例中，真实温度的变化(δtreal)可以是由于选择的电网络内的金属互连线的焦耳加热和/或是由选择的电网络内的一个或多个晶体管器件(也就是，自加热)生成的热量(即，由于电荷载流子与晶体管的沟道区域内的分子碰撞而产生的热量)。在一些实施例中，对于多个电网络中的不同电网络和/或相同的电网络内的不同部件来说，真实温度的变化(δtreal)可以是不同的。

在步骤106处，真实温度的变化(δtreal)与环境温度(te)相加以获得用于选择的电网络内的一个或多个部件的实际温度(tact)。环境温度(te)可以被设定以具有用于集成芯片设计的不同电网络的相同值。在一些实施例中，环境温度(te)可以具有被选择为大于衬底或金属互连线的温度的值，以加速em测试并且在相应的短时间周期内导致em失效(由于本领域中的集成芯片的真实寿命大于分配给em签核的时间)。例如，环境温度可以具有被选择为在预定的时间周期内导致集成芯片失效的值。在一些实施例中，环境温度(te)可以是由工艺工程师设定的变量(例如，基于片上数据)。

在步骤108处，对于选择的电网络内的一个或多个部件，在实际温度(tact)时确定电迁移容限/极限值。电迁移容限/极限值是在电网络内的一个或多个部件的电迁移标度值的可接受上限。如果电迁移标度的值超过电迁移容限/极限值，则在电网络内的一个或多个部件存在电迁移问题并且识别em违规。在一些实施例中，em容限/极限值可以包括在实际温度时所确定的平均电流极限值。在一些实施例中，em容限/极限值可以包括在实际温度时所确定的失效前平均时间(mttf，mean-timetofailure)极限值。

在步骤110处，确定用于选择的电网络内的一个或多个部件的电迁移标度。在一些实施例中，电迁移标度可以是选择的电网络内的一个或多个部件上的平均电流。在其他实施例中，电迁移标度可以是mttf。可以通过集成芯片设计的模拟来确定电迁移标度。

在步骤112处，将em标度与em容限/极限值进行比较，以确定在一个或多个部件内是否存在em违规。

在步骤114处，如果识别出em违规，则调整与选择的电网络内的一个或多个部件相对应的一个或多个设计层。例如，如果电迁移平均电流违背电流容限/极限值，则调整与集成芯片设计的选择的电网络内的一个或多个部件相对应的一个或多个设计层以减少选择的电网络上的em违规。

应该了解的是，可以反复地重复步骤102到104以确定和消除电网络上的不同部件和/或多个电网络中的不同电网络内的部件的em违规。例如，可以第一次执行步骤102到114以确定第一电网络内的一个或多个部件的em违规、第二次执行步骤102到114以确定第二电网络内的一个或多个部件的em违规等。由于每个电网络上的部件可以具有不同温度，所以每个电网络上的部件的em容限/极限值可以不同。因此，可以基于一个接一个的网络确定em违规，从而减少不具有em违规的电网络的不必要的再设计。

在步骤116处，一旦已确定多个电网络内的em违规并且已完成em签核，可以在半导体衬底上由调整的集成芯片设计制造集成芯片设计。

图2a到图2b示出了具有多个电网络的集成电路的一些实施例。

图2a示出了具有多个电网络201a到201c的集成芯片200的一些实施例的截面图。集成芯片200包括配置在衬底202内的多个晶体管器件204。在各种实施例中，衬底202可以包括任何类型的半导体主体(例如，硅、sige、soi等)，例如半导体晶圆和/或一个或多个晶圆上的管芯。

多个晶体管器件204分别包括通过沟道区域206分开的源极区203a和漏极区203b。源极区203a和漏极区203b包括高掺杂区(例如，具有比周围的衬底202的掺杂浓度高的掺杂浓度)。在一些实施例中，源极区203a和漏极区203b可以被配置在掺杂类型与衬底202的掺杂类型不同的(例如，可以在p型衬底内配置n型阱区)的阱区208内。栅极结构被配置在沟道区域206的上方。栅极结构被配置为在晶体管器件204运行期间控制沟道区域206内的电荷载流子(例如，空穴或电子)的流动。栅极结构包括通过栅极电介质205与沟道区域206分离的栅电极207。在一些实施例中，由电介质层210(例如磷硅酸盐玻璃)围绕栅极结构。

后段制程(beol)金属叠层212被配置在衬底202的上方。beol金属叠层212包括配置在具有一个或多个电介质层214a到214e的电介质结构内的多个金属互连层。在各种实施例中，一个或多个电介质层214a到214e可以包括氧化物、超低k电介质材料和/或低k电介质材料(例如，sico)。在一些实施例中，多个金属互连层可以包括导电接触件216、金属互连线218a到218c和/或金属通孔220。导电接触件216将晶体管器件204电耦合至由金属通孔220分离的金属互连线218a到218c。

多个电网络201a到201c分别包括电耦合在一起的多个金属互连层。例如，在一些实施例中，第一电网络201a可以包括与第一电源总线222a耦合的多个金属互连层，该第一电源总线222a被配置为向第一电网络201a内的晶体管器件供电(例如，保持在vss处)；然而第二电网络201b可以包括与第二电源总线222b耦合的多个金属互连层，该第二电源总线222b被配置为向第二电网络201b内的晶体管器件供电(例如，保持在vss处)。在一些实施例中，不同电网络内的金属互连层相互电隔离。

不同电网络201a到201c内的金属互连线具有由于真实温度的不同变化(δtreal)而产生的不同实际温度，其中，真实温度的不同变化是由于电阻加热和/或器件自加热而产生的。例如，在一些实施例中，选择的电网络中的金属互连线的真实温度的变化(δtreal)可以取决于选择的电网络中的金属互连线上的rms电流。由于不同电网络201a到201c内的金属互连线具有不同rms电流，所以不同电网络201a到201c内的金属互连线具有真实温度的不同变化。在一些实施例中，由于电网络可以具有承载不同rms电流的金属互连线的几个支路，所以相同的电网络201a到201c在电网络的不同部分中可以具有真实温度的不同变化(δtreal)。

在一些实施例中，第一电网络201a可以具有承载第一rms电流的第一金属互连线，其中，该第一rms电流对应于真实温度的第一变化(δtreal_1)；第二电网络201b可以具有承载第二rms电流的第二金属互连线，其中，该第二rms电流对应于真实温度的第二变化(δtreal_2)；以及第三电网络201c可以包括具有承载第三rms电流的第三金属互连线，其中，该第三rms电流对应于真实温度的第三变化(δtreal_3)。在各种实施例中，真实温度的第一变化(δtreal_1)、真实温度的第二变化(δtreal_2)以及真实温度的第三变化(δtreal_3)中的两个或多个可以是不同的。

图2b示出了与集成芯片200相关的集成芯片设计226的俯视图224。如俯视图224所示，第一电网络201a包括具有第一宽度w1的第一金属线218a、第二电网络201b包括具有第二宽度w2的第二金属线218b以及第三电网络201c包括具有第三宽度w3的第三金属线218c。在一些实施例中，第一宽度w1可以与第二宽度w2以及第三宽度w3相同。在其他实施例中，第一宽度w1、第二宽度w2和/或第三宽度w3可以不同。

图3a到3c为示出公开的em签核过程的实例的示图300到304的一些实施例，其中，该em签核过程使用图2a到2b所示的不同电网络(例如，201a到201c)上的金属互连线的真实温度的不同变化(δtreal_x)以确定em违规。em签核过程被配置为在不同的实际温度(δtact_x)时确定对应的电网络上的金属互连线的平均em电流(iavg_x)。随着实际温度(δtact_x)增加，由于较高温度增加电迁移，所以对应的em电流极限值(iem_limx)降低。因此，使用不同电网络上的金属互连线的不同实际温度允许对不同电网络上的金属互连线进行不同的处理，因而防止需要调整不可能引起em问题的集成芯片的电网络上的金属互连线。

如图3a的示图300所示，第一电网络上的第一金属互连线(例如，图2a的201a)具有第一实际温度(tact_1)，其中，该第一实际温度等于环境温度(te)与第一电网络上的第一金属互连线的真实温度的变化的总和(δtreal_1)(即，tact_1＝te+atreal_1)，例如，如果环境温度(te)等于110℃和第一网络的真实温度的变化(δtreal_1)等于10℃，则第一实际温度(tact_1)就等于120℃。在第一实际温度(tact_1)时计算第一电网络上的第一金属互连线的平均em电流极限值(iem_lim1)，并且将该平均em电流极限值与第一电网络上的第一金属互连线的平均电流(iavg_1)进行比较。由于第一电网络上的第一金属互连线的平均电流(iavg_1)大于第一电网络上的第一金属互连线的平均em电流极限值(iem_lim1)，所以重新设计第一网络上的第一金属互连线，以减少电迁移(例如，增加第一电网络上的第一金属互连线的宽度以减小电流密度)。

如图3b的示图302所示，第二电网络上的第二金属互连线具有第二实际温度(tact_2)，其中，该第二实际温度等于环境温度(te)与第二电网络上的第二金属互连线的真实温度的变化的总和(δtreal_2)(即，tact_2＝te+δtreal_2)。例如，如果环境温度(te)等于110℃和第二电网络上的第二金属互连线的真实温度的变化(δtreal_2)等于3℃，则第二实际温度(tact_2)就等于113℃。在第二实际温度(tact_2)时计算第二电网络上的第二金属互连线的平均em电流极限值(iem_lim2)，并且将该平均em电流极限值与第二电网络上的第二金属互连线的平均电流(iavg_2)进行比较。由于第二电网络上的第二金属互连线的平均电流(iavg_2)大于第二电网络上的第二金属互连线的平均em电流极限值(iem_lim2)，所以不重新设计第二网络上的第二金属互连线以减少电迁移(例如，不增加第二电网络上的第二金属互连线的宽度)。相反，第二电网络上的第二金属互连线可以保持不改变或被重新设计以使集成电路设计更紧凑。

如图3c的示图304所示，第三电网络上的第三金属互连线(例如，图2a的201c)具有第三实际温度(tact_3)，其中，该第三实际温度等于环境温度(te)与第三电网络上的第三金属互连线的真实温度的变化的总和(δtreal_3)(即，tact_3＝te+δtreal_3)。例如，如果环境温度(te)等于110℃和第三电网络上的第三金属互连线的真实温度的变化(δtreal_3)等于5℃，则第三实际温度(tact_3)就等于115℃。在第三实际温度(tact_3)时计算第三电网络上的第三金属互连线的平均em电流极限值(iem_lim3)，并且将该平均em电流极限值与第三电网络上的第三金属互连线的平均电流(iavg_3)进行比较。由于第三电网络上第三金属互连线的平均电流(iavg_3)大于第三电网络上的第三金属互连线的平均em电流极限值(iem_lim3)，所以不重新设计第三网络上的第三金属互连线以减少电迁移。相反，第三电网络上的第三金属互连线可以保持不改变或被重新设计以使集成电路设计更紧凑。

图4示出基于一个接一个的网络调整集成芯片设计以考虑3a到3c所示的em容限的违规的一些实施例的俯视图400。由于基于一个接一个的网络调整集成芯片设计，所以可以缓解设计开销的不必要的增加。

俯视图400示出了调整的集成芯片设计226′。在调整的集成芯片设计226′中，通过将第一金属互连线的宽度从第一宽度w1增加到比第一宽度w1大的调整的第一宽度w1′调整与第一电网络201a相关的第一金属互连线218a′，以考虑em违规。由于第一网络上的第一金属互连线的平均电流(iavg_1)大于第一电网络上的第一金属互连线的平均em电流极限值(iem_lim1)，所以增加与第一电网络201a相关的第一金属互连线218a′的宽度。由于增加了第一电网络201a上的第一金属互连线的平均em电流极限值，所以第一金属互连线218a′宽度的增加就降低了第一电网络201a上的em违规。

在调整的集成芯片设计226′中，通过将第二金属互连线218b′的宽度从第二宽度w2减小到比第二宽度w2小的调整的第二宽度w2′调整与第二电网络201b相关的第二金属互连线218b′。由于第二电网络上的第二金属互连线的平均电流(iavg_2)小于第二电网络上的第二金属互连线的平均em电流极限值(iem_lim2)，所以与第二电网络201b相关的第二金属互连线218b′的宽度可以被减小至调整的第二宽度w2′而没有引起em违规。在一些可选实施例中，可以不调整第二金属互连线218b′的第二宽度w2。

在调整的集成芯片设计226′中，通过将第三金属互连线218c′的宽度从第三宽度w3减小到比第三宽度w3小的调整的第三宽度w3′调整与第三电网络201c相关的第三金属互连线218c′。由于第三电网络上的第三金属互连线的平均电流(iavg_3)小于第三电网络上的第三金属互连线的平均em电流极限值(iem_lim3)，所以与第三电网络201c相关的第三金属互连线218c′的宽度可以被减小至调整的第三宽度w3′而不引起em违规。在一些可选实施例中，可以不调整第三金属互连线218c′的第三宽度w3。

图5示出了考虑器件自加热和电阻加热执行电迁移(em)签核的方法500的更具体的实施例的流程图。

虽然将所公开的方法(例如，方法100和500)示出和描述为一系列步骤或事件，但是应该理解的是，这些操作或事件的所示顺序不应该解释为限制意义。例如，除本发明所示和/或所述的一些操作之外，一些操作可以以不同的顺序发生和/或与其他操作或事件同时发生。此外，为实现本文中描述的一个或多个方面或实施例，并非需要所有被示出的操作。此外，可在一个或多个分开的操作和/或阶段中执行文中所述的一个或多个操作。

在步骤502处，接收具有多个电网络的集成芯片设计(即，布局)。

在步骤504处，对于选择的电网络上的金属互连线，确定真实温度的变化(δtreal)。在一些实施例中，真实温度的变化可以包括由于如操作506到510所确定的器件自加热和焦耳加热而产生真实温度的变化。

在步骤506处，对于选择的电网络上的金属互连线，确定由于焦耳加热(δtjoule)而产生的温度的变化。由于焦耳加热(δtjoule)(即，电阻加热)而产生的温度的变化与选择的电网络上的金属互连线的rms电流(irms)成正比。例如，5ma的rms电流可以导致由于焦耳加热而产生的5℃的温度的变化。在一些实施例中，由于焦耳加热而产生的温度的变化(δtjoule)可以取决于工艺和/或技术节点内的功能件的尺寸。在这样的实施例中，可以由设计规则手册中的公式来确定由于焦耳加热而产生的温度的变化(δtjoule)。在其他实施例中，可以基于集成芯片设计上的模拟运行确定由于焦耳加热而产生的温度的变化(δtjoule)。

在步骤508处，对于选择的电网络的金属互连线，确定由于器件自加热而产生的温度的变化(δtchannel)。在一些实施例中，可以通过以下步骤计算由于器件自加热而产生的温度的变化(δtchannel)：确定不同的模拟(例如，spice模拟)产生的器件自加热温度；随后确定器件自加热对金属互连线的影响。

在步骤510处，基于由于焦耳加热而产生的温度的变化(δtjoule)和由于器件自加热而产生的温度的变化(δtchannel)确定金属互连线的温度的真实变化(δtreal)。在一些实施例中，可以通过将由于焦耳加热而产生的温度的变化(δtjoule)与由于器件自加热(δtchannel)而产生的温度的变化相加(即，δtreal＝δtjoule+coefficient*δtchannel)来确定真实温度的变化(δtreal)。在一些实施例中，第一电网络的器件自加热(δtchannel)会影响邻近电网络内的一个或多个金属互连线的实际温度，使得通过将由于焦耳加热而产生的温度的变化(δtjoule)与由于多个沟道的器件自加热而产生的温度的变化相加(即，δtreal＝δtjoule+coefficient_1*δtchannel_1+coefficient_2*δtchannel_2)可以确定真实温度的变化(δtreal)。

在步骤512处，对于选择的电网络的金属互连线计算在实际温度(tact)时的平均电流容限/极限值(iavg_lim)，该实际温度等于环境温度(te)与真实温度的变化(δtreal)的总和。在一些实施例中，金属互连线的平均电流容限/极限值(iavg_lim)可以是电网络的实际温度(tact)和金属互连线的宽度的函数(即，iavg_lim＝f(δtact,width))。

在步骤514处，将金属互连线上的平均电流(iavg)与金属互连线的平均电流容限/极限值(iavg_lim)进行比较。如果平均电流(iavg)大于平均电流容限/极限值，则在金属互连线上存在em违规(在步骤516中)并且方法进行至调整金属互连线的集成芯片设计(例如，金属互连线的宽度)以减少选择的电网络的平均电流(在步骤518处)。

可以对电网络内的多个金属互连线反复地执行方法500的步骤512到518。例如，可以对第一电网络内的第一金属互连线第一次执行步骤512到518、在第一电网络内的第二金属互连线第二次执行步骤512到518等。另外，可以对集成芯片设计上方的多个电网络反复地执行步骤502到518，以分别确定不同的电网络上的em违规。

图6a到图6b示出了确定由于多个电网络的器件自加热和电阻自加热而产生的真实温度的变化(δtreal)的一些实施例。

图6a示出了具有第一电网络602a和第二电网络602b的集成芯片的截面图600。第一电网络602a包括配置在第一晶体管器件204a上方的第一多个金属互连线604a和606a。在第一电网络602a中提供通过第一多个金属互连线604a和606a的第一电流inet1。第二电网络602b包括配置在第二晶体管器件204b上方的第二多个金属互连线604b和606b。在第二电网络602b中提供通过第二多个金属互连线604b和606b的第二电流inet2。

图6b示出了第一曲线图608和第二曲线图614的一些示例性实施例，其中，第一曲线图示出了作为第一电网络602a的时间(x轴)函数的电流(y轴)，第二曲线图614示出了作为第二电网络602b的时间(x轴)函数的电流(y轴)。

在第一电网络602a内，由于自加热而产生的金属互连线604a或606a的真实温度的变化取决于由于金属互连线的焦耳加热(δtjoule1)而产生的第一温度变化和/或由于通过由下方第一晶体管204a所引发金属互连线上的器件自加热(δtchannel1)而产生的第一温度变化(例如，由于第一晶体管器件204a的沟道内的半导体分子中的电荷载流子的碰撞)。在一些实施例中，由于焦耳加热而产生的第一温度变化(δtjoule1)是电流通过导体的通道释放热量的过程，所以可以通过第一电网络602a的rms电流计算由于焦耳加热而产生的第一温度变化(δtjoule1)。如第一曲线图608所示，第一电网络602a上的电流610具有在ip的峰值和im的最小值之间变动的交变电流(alternatingcurrent)，从而导致rms电流612具有第一值(例如，接近等于ip/√2)。

可以基于由于自加热而产生的真实温度的第一变化(δtreal_1)和金属互连线604a的第一宽度w1确定金属互连线604a的第一平均em电流极限值(iavg_lim1)(即，iavg_lim1＝f(te+δtreal_1,w1))。随后确定金属互连线604a中的平均电流，并且将该平均电流与第一平均em电流极限值(iavg_lim1)进行比较，以确定金属互连线604a的em违规。如果存在em违规，则将金属互连线604a的宽度从w1增加至更大的宽度。增加金属互连线604a的宽度会增加作为宽度的函数的第一电流容限/极限值(iavg_lim1)，因而消除了em违规。可以基于由于自加热而产生的真实温度的第一变化(δtreal_1)和金属互连线606a的第二宽度w2确定金属互连线606a的第二平均em电流极限值(iavg_lim2)(即，iavg_lim2＝f(te+δtreal_1,w2))。随后确定金属互连线606a的平均电流，并且将该平均电流与第二平均em电流极限值(iavg_lim2)进行比较以确定金属互连线606a的em违规。如果存在em违规，将金属互连线606a的宽度从w2增加至更大的宽度。

在一些实施例中，第二电网络(例如，602b)的自加热(δtchannel)会影响第一电网络(例如，602a)内的一个或多个金属互连线的实际温度。例如，在图6a中，如果金属互连线604a延伸到第二晶体管器件204b上方(但不与第二电网络602b连接)，则金属互连线604a会受第一晶体管器件204的自加热影响，也会受第二晶体管器件204b的自加热影响。

一旦完成第一电网络602a内的金属互连线604a和606a的em检测，就可以执行第二电网络602b内的金属互连线604b和606b的em检测。在第二电网络602b内，由于自加热而产生的金属互连线604b或606b的真实温度的第二变化(δtreal_2)取决于由于金属互连线的焦耳加热(δtjoule2)而产生的温度的第二变化和/或由于通过下方第二晶体管器件204b引起的金属互连线上的器件自加热而产生的温度的变化(δtchannel2)。在一些实施例中，可以通过第二电网络602b的rms电流计算由于焦耳加热(δtjoule2)而产生的温度的第二变化。如第二曲线图414所示，第二电网络602b上的电流616是直流电流，导致rms电流具有等于直流电流值并小于rms电流612的第一值的第二值。第二值使得第二电网络602b上的金属互连线604b和606b比第一电网络602b内的金属互连线604b和606b承受更少的自加热，从而导致更高的em容限/极限值。

可以基于由于自加热和第三金属互连线604b的第三宽度w3而产生的真实温度的第二变化(δtreal_2)确定第三金属互连线604b的第三平均em电流极限值(iavg_lim3)(例如，iavg_um3＝j(te+δtreal_2w3))。随后确定第三金属互连线604b中的平均电流并将该平均电路与第三平均em电流极限值(iavg_lm3)进行比较以确定第三金属互连线604b的em违规。如果存在em违规，则将第三金属互连线604b的宽度从w3增加至更大的宽度。可以基于由于自加热而产生的真实温度的第二变化(δtreal_2)和第四金属互连线606b的第四宽度w4确定第四金属互连线606b的第四平均em电流极限值(iavg_lim4)(即，iavg_um4＝f(te+δtreal_2w4))。随后确定第四金属互连线606b中的平均电流并且将该平均电流与第四平均em电流极限值(iavg_um4)进行比较以确定第四金属互连线606b的em违规。如果存在em违规，则将金属互连线606b的宽度从w4增加至更大的宽度。

在一些实施例中，第一电网络(例如，602a)的自加热(δtchannel)会影响第二电网络(例如，602b)内一个或多个金属互连线的实际温度。例如，在图6a中，如果金属互连线604b延伸到第一晶体管器件204a上方(但不与第一电网络602a连接)，则金属互连线604b将会受到第二晶体管器件204b的自加热影响，也会被第一晶体管器件204a的自加热影响。

图7示出了用于执行电迁移签核的系统700的一些实施例的方框图。在一些实施例中，系统700的一个或多个部件会被包括在eda(电子设计自动化)工具内。

系统700包括第一存储器元件702，其被配置为存储集成芯片设计704(即，布局)。第一存储器元件702包括电子存储器(例如，ram、固态存储器等)，其被配置为存储数字数据。集成芯片设计704包括多个不同设计层(例如，金属互连线层、金属通孔层等)，其都被配置在多个电网络704a到704n内。

平均电流容限/极限值确定元件705被配置为确定多个电网络704a到704n内的一个或多个部件的电迁移容限/极限值。在一些实施例中，电迁移容限/极限值确定元件705包括电流测量元件706，其被配置为测量多个电网络704a到704n的每一个电网络内的一个或多个部件上的电流(in)并确定集成芯片设计704中的多个电网络704a到704n之一内的一个或多个部件的多个rms电流(irms_x,，其中，x＝1到n)。多个rms电流(irms_x)的每一个电流都与集成芯片设计702中多个电网络704a到704n之一内的一个或多个部件相对应。例如，第一rms电流irms1对应于第一电网络704a内的一个或多个部件，第二rms电流irms_2对应于第二电网络704b内的一个或多个部件等。在一些实施例中，电流测量元件706可以被配置为从设计规则数据库716中接收第一公式(f1)，该第一公式被用来计算多个rms电流(irms_x)。在一些实施例中，第一公式(f1)取决于技术节点和/或集成芯片设计704的制造过程。

真实温度计算元件708的变化被配置为基于多个rms电流(irms_x)确定多个电网络704a到704n内的一个或多个部件的真实温度的变化(δtreal_x)。真实温度的变化(δtreal_x)通过求和元件710与环境温度(te)相加以确定多个电网络704a到704n的相应电网络内的一个或多个部件的实际温度(tact_x)。在一些实施例中，环境温度(te)可以被存储在第二存储器元件712内。在各种实施例中，第二存储器元件712可以是与第一存储器元件702相同的物理存储器或与第一存储器元件702不同的物理存储器。

将多个电网络704a到704n内的一个或多个部件的实际温度(tact_x)提供给平均电流容限/极限值计算元件714，该平均电流容限/极限值(iavglimx)计算元件被配置为在与选择的电网络704a到704n的一个或多个部件相对应的实际温度(tact_x)时计算多个电网络704a到704n内的一个或多个部件的平均电流容限/或极限值。例如，电流容限/极限值计算元件714可以在第一实际温度(tact_1)时计算第一电网络704a内的第一金属互连线的第一平均电流容限/极限值(iavg_lim1)、在第二实际温度(tact_2)时计算第二电网络704b的第二金属互连线的平均电流容限/极限值(iavg_lim2)等。在一些实施例中，平均电流容限/极限值计算元件714可以被配置为从设计规则数据库716接收第二公式(f2)以计算平均电流容限/极限值(iavg_limx)。第二公式(f2)可以取决于技术节点和/或集成芯片704的制造过程。

模拟工具718被配置为确定来自集成芯片设计704的多个电网络704a到704n内的一个或多个部件的平均电流(iavgx)。将平均电流(iavgx)和平均电流容限/极限值(iavg_limx)提供给比较元件720，该比较元件被配置为通过将平均电流(iavgx)与平均电流容限/极限值(iavg_limx)进行比较来识别电迁移违规。例如，如果电网络内的金属互连线的平均电流(iavgx)违背了电网络的平均电流容限/极限值(iavg_limx)，则识别电迁移违规。在一些实施例中，模拟工具可以包括集成电路专用(spice)模拟器的模拟程序。

设计布局工具722被配置为基于比较元件720的输出调整对应于多个电网络704a到704n的其中一个电网络内的一个或多个部件的一个或多个设计层。如果确定在电网络内存在电迁移违规，则一个或多个设计层可以被调整为增加金属互连线的宽度。可选地，如果确定平均电流低于平均电流容限/极限值，一个或多个设计层可以被调整为减少金属互连线的宽度。

因此，本发明涉及通过在每个网络上执行单个em测试确定不同电网络上的em违规的电迁移(em)签核方法。通过将电迁移标度(例如，平均电流)与使用不同的温度确定的不同电网络的电迁移容限/极限值进行比较来执行单个em测试。

在一些实施例中，本发明涉及一种执行电迁移签核的方法。方法包括确定多个实际温度，该多个实际温度分别对应于集成芯片设计内的多个电网络之一中的一个或多个部件。方法进一步包括确定多个电网络的选择的电网络内的部件的电迁移容限，其中，在与选择的电网络内的部件相对应的多个实际温度的其中一个温度时确定电迁移容限。方法进一步包括将电迁移容限与电迁移标度进行比较，以确定在选择的电网络内是否存在部件的电迁移违规。

在一些实施例中，执行电迁移签核的方法，进一步包括：如果确定存在所述电迁移违规，则调整所述选择的电网络内的一个或多个设计层。

在一些实施例中，所述部件包括金属互连线，并且所述一个或多个设计层包括金属互连线设计层。

在一些实施例中，所述电迁移标度是所述选择的电网络内的部件中的平均电流，并且所述电迁移容限是所述部件的平均电流极限值。

在一些实施例中，确定所述多个实际温度包括：确定真实温度的多个变化，所述真实温度的多个变化分别与所述多个电网络的一个电网络内的一个或多个部件相对应；以及将所述真实温度的多个变化之一与环境温度相加以确定所述多个实际温度中的一个温度，所述环境温度对于所述多个电网络来说是相同的。

在一些实施例中，确定所述真实温度的多个变化包括：确定由于来自所述选择的电网络上的所述部件内的rms(均方根)电流所引起的焦耳加热而产生温度的变化；以及将由于焦耳加热而产生的温度的变化与由于器件自加热而产生的温度的变化相加，以确定所述真实温度的多个变化之中的一个，其中，通过选择的电网络内的晶体管器件的沟道区域中的电荷载流子来生成由于器件自加热而产生的所述温度的变化。

在一些实施例中，执行电迁移签核的方法进一步包括：基于所述多个实际温度中的一个温度和所述部件的宽度计算平均电流极限值。

在一些实施例中，执行电迁移签核的方法进一步包括：在确定所述电迁移违规之后，基于所述集成芯片设计在半导体衬底内形成集成芯片。

在一些实施例中，执行电迁移签核的方法进一步包括：在第一实际温度时确定第一电网络内的第一金属互连线的第一电迁移容限；以及将所述第一电迁移容限与计算用于所述第一金属互连线的第一电迁移标度进行比较。

在一些实施例中，执行电迁移签核的方法进一步包括：在第二实际温度时确定所述第一电网络内的第二金属互连线的第二电迁移容限；以及将所述第二电迁移容限与计算用于所述第二金属互连线的第二电迁移标度进行比较。

在一些实施例中，执行电迁移签核的方法进一步包括：在第三实际温度时确定第二电网络内的第三金属互连线的第三电迁移容限；以及将所述第三电迁移容限与计算用于所述第三金属互连线的第三电迁移标度进行比较。

在另一些实施例中，本发明涉及一种执行电迁移签核的方法。方法包括确定对应于集成芯片设计的第一电网络内的第一金属互连线的第一实际温度；以及确定对应于集成芯片设计的第二电网络内的第二金属互连线的第二温度。方法进一步包括使用第一温度确定第一金属互连线的第一平均电流极限值，以及使用第二温度确定第二金属互连线的第二平均电流极限值。方法进一步包括将第一金属互连线上的第一平均电流与第一平均电流极限值进行比较，以确定第一金属互连线内的电迁移违规，以及将第二金属互连线上的第二平均电流与第二平均电流极限值进行比较，以确定第二金属互连线内的电迁移违规。

在另一些实施例中，执行电迁移签核的方法进一步包括：如果确定在所述第一金属互连线内存在所述电迁移违规，则调整所述第一电网络内的一个或多个设计层。

在另一些实施例中，确定所述第一实际温度包括：确定对应于所述第一金属互连线的真实温度的第一变化；以及将所述真实温度的第一变化与环境温度相加以确定所述第一实际温度，所述环境温度对于所述第一电网络和第二电网络来说是相同的。

在另一些实施例中，确定所述真实温度的第一变化包括：确定由于来自所述第一金属互连线内的rms(均方根)电流所引起的焦耳加热而产生的温度的变化；以及将由于焦耳加热而产生的温度的变化与由于器件自加热而产生的温度的变化相加，以确定所述真实温度的第一变化，其中，通过所述第一电网络内的晶体管器件的沟道区域中的电荷载流子来生成由于器件自加热而产生的温度的变化。

在另一些实施例中，通过所述第二电网络内的第二晶体管器件的沟道区域中的电荷载流子进一步生成由于器件自加热而产生的温度的变化。

在另一些实施例中，执行电迁移签核的方法进一步包括：基于所述第一实际温度和所述第一金属互连线的宽度计算所述第一平均电流极限值。

在又一些实施例中，本公开涉及一种执行电迁移签核的系统。系统包括存储器元件，其被配置为存储包括多个电网络的集成芯片设计。系统进一步包括被配置为确定多个实际温度的电迁移容限确定元件，多个实际温度分别对应于集成芯片设计的多个电网络之一内的一个或多个部件；以及确定多个电网络的选择的电网络内的部件的电迁移容限，其中，在对应于选择的电网络内的部件的多个实际温度的其中一个温度时确定电迁移容限。系统进一步包括比较元件，其被配置为将电迁移容限与电迁移标度进行比较以确定选择的电网络内的部件是否存在电迁移违规。

在又一些实施例中，执行电迁移签核的系统进一步包括：电流测量元件，被配置为测量所述选择的电网络内的部件的电流；真实温度变化计算元件，被配置为确定所述部件的真实温度的变化；以及求和元件，被配置为将所述真实温度的变化之一与环境温度相加以确定所述部件的实际温度，其中，所述环境温度对于所述多个电网络来说是相同的。

在又一些实施例中，执行电迁移签核的系统进一步包括：设计布局工具，被配置为如果确定存在所述电迁移违规，则修改所述选择的电网络内的一个或多个设计层。

上述内容概述了多个实施例的特征，从而使得本领域技术人员可以更好地理解本公开的各方面。本领域的技术人员应该理解的是，他们可以轻松地将本发明作为基础来设计或修改用于实施与本文所介绍实施例的相同目的和/或实现相同的优点的其他工艺或结构。本领域技术人员还应认识到的是，这种等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下可以对其进行各种更改、替换和变更。