本技术的示例涉及包含角部凹陷的半导体装置。
背景技术：
对于便携消费级电子产品的需求的强劲增长驱动了对大容量存储装置的需求。非易失性半导体存储器装置(比如闪存存储卡)被广泛使用，以迎合信息存储和交换的日益增长的需求。其便携性、多功能性以及坚固的设计，连同其高可靠性以及大容量，已经使得这样的存储器装置理想地应用于多种多样的电子装置，包含例如数码相机、数字音乐播放器、视频游戏控制器、PDA以及移动电话。
半导体存储器典型地被提供在半导体封装体内，半导体封装体保护半导体存储器，并且允许存储器与主机装置之间的通信。半导体封装体的示例包含系统级封装(SiP)或多芯片模块(MCM)，其中多个裸芯被安装和互连在小足印(footprint)的基板上。
半导体裸芯典型地在半导体晶片中一起批量加工。集成电路一经被限定在单独的裸芯上，裸芯被从晶片切片并移除，用于安装在封装体内。研磨之前的隐形切片(本文中有时称为“SDBG”)是新兴的切片技术，其中激光脉冲以行和列聚焦在晶片的顶部表面和底部表面上，限定单独的半导体裸芯的轮廓。后续的机械扰动(比如发生在晶片背面研磨工艺期间)，导致晶片沿着限定半导体裸芯轮廓的行和列干净地断裂。
尽管SDBG提供一定的工艺效率，SDBG具有一个缺点，其可能导致单独的半导体裸芯角部处的破裂。特别地，在机械背面研磨工艺期间，其中研磨轮经过已经分离的单独的半导体裸芯之上，裸芯可能彼此碰撞，有时导致角部处的剥落或破裂。尽管在背面研磨工艺期间，裸芯被安装在带上，带允许裸芯之间的小尺寸移动，并且此小移动可能足以导致上述的剥落和破裂。
技术实现要素：
概括起来，本技术的示例涉及一种半导体晶片，其包含：第一主表面；与第一主表面相反的第二主表面；多个半导体裸芯，其包含在晶片的第一主表面中、半导体裸芯的有源区域中形成的集成电路；切口区域，其包含围绕多个半导体裸芯的有源区域的切口线的第一集和第二集；以及多个角部凹陷，其形成在晶片的第一主表面中、在切口线的第一集和第二集的交点处。
在其他示例中，本技术涉及一种由半导体晶片形成的半导体裸芯，半导体裸芯包含：第一主表面；与第一主表面相反的第二主表面，第二主表面包括有源区域和边界；包含集成电路的有源区域；以及一个或多个凹陷部分，其形成在边界内、以及半导体裸芯的面的交会处的一个或多个角部处，提供一个或多个凹陷部分以避免损坏有源区域内的半导体裸芯。
在其他示例中，本技术涉及一种半导体封装体，包含：两个或更多个堆叠的存储器裸芯，堆叠的存储器裸芯的半导体裸芯包含：第一主表面；与第一主表面相反的第二主表面；包含集成电路的有源区域，集成电路形成在第一主表面处；边界，围绕有源区域，不含集成电路；以及一个或多个凹陷部分，其形成在边界内、以及半导体裸芯的面的交会处的一个或多个角部处，提供一个或多个凹陷部分，以防止损坏有源区域内的半导体裸芯；以及电连接到堆叠的存储器裸芯的控制器裸芯，用于将数据传输到存储器裸芯的堆叠体，和从存储器裸芯的堆叠体传输数据。
在另一示例中，本技术涉及一种在晶片内制造多个半导体裸芯的方法，方法包含：(a)在晶片上限定多个半导体裸芯的位置；(b)在晶片的第一主表面处、以及在多个半导体裸芯的有源区域内形成多个集成电路；(c)在有源区域之间的界线处、以及相邻的有源区域之间的角部处形成多个凹陷；(d)切片多个半导体裸芯，以将多个半导体裸芯从晶片至少部分地分离，多个凹陷中的凹陷的一部分位于多个半导体裸芯中的半导体裸芯的角部；以及(e)背面研磨多个半导体裸芯，半导体裸芯的角部处的凹陷的一部分防止其他半导体裸芯接触半导体裸芯的角部。
在其他示例中，本技术涉及一种在晶片内制造的半导体裸芯，半导体裸芯包含：多个集成电路，形成在晶片的第一主表面处，以及半导体裸芯的有源区域内；以及凹陷装置，凹陷防止在半导体裸芯的制造期间其他半导体裸芯接触半导体裸芯的角部。
在其他示例中，本技术涉及一种半导体裸芯，半导体裸芯包含：第一表面和第二表面，分开了第一厚度；集成电路，形成于第一表面和第二表面之间的有源区域；边缘，沿第一表面和第二表面之间的周边限定；以及多个角部，在相邻的边缘之间限定，所述角部的至少一个凹陷到第二厚度。
附图说明
图1是用于形成根据本发明的实施例的半导体裸芯的流程图。
图2是示出晶片的第一主表面的半导体晶片的正视图。
图3根据本技术的实施例的包含角部凹陷的半导体晶片的正视图。
图4是示出根据本技术的实施例的角部凹陷的放大图。
图5和图6是图示形成根据本技术的不同实施例的角部凹陷的方法的流程图。
图7和图8图示研磨激光工艺之前的用于切片半导体晶片的隐形切片。
图9图示减薄半导体晶片并且将单独的裸芯从晶片分离的背面研磨工艺。
图10和图11图示了在隐形切片之后、研磨和背面研磨工艺之前的晶片内的半导体裸芯的可替代的实施例。
图12图示了根据本技术的实施例制造的半导体裸芯的立体图。
图13是包含根据本技术的实施例制造的半导体裸芯的半导体封装体。
图14是示出了根据本技术的替换实施例的角部凹陷的放大视图。
具体实施方式
现在将参考附图描述本技术，在实施例中，涉及一种半导体裸芯，其形成为具有角部凹陷，以防止裸芯制造期间的半导体裸芯的破裂或剥落。在从晶片切片半导体裸芯之前，凹陷可以形成在晶片中，在两个或更多个半导体裸芯之间的角部处。可以通过激光或光刻工艺在半导体裸芯之间的切口区域中形成凹陷。一经形成，角部凹陷防止半导体裸芯的破裂或其他损坏，例如在背面研磨工艺期间由于相邻的半导体裸芯相对于彼此移动。
应当理解，本发明能够以多种不同形式实施，而不应理解为局限于本文中提出的实施例。反之，提出这些实施例，使得本公开将变得充分而完整，并且将本发明彻底传达给那些本领域技术人员。事实上，本发明意图涵盖这些实施例的替代、改变和等效，其被包含在由所附权利要求限定的本发明的范围和精神内。此外，在下面的本发明的具体实施方式中，提出了许多具体细节，以提供对本发明的彻底理解。然而，本领域普通技术的人员应该清楚，可以在没有这样的具体细节的情况下实践本发明。
如本文中使用的，术语“顶部”和“底部”，“上”和“下”以及“垂直”和“水平”及其形式，可能作为示例使用，并且仅作为示例性目的，而并不意图限定本发明的描述，因为参考的项目可以在位置和取向上交换。同样，如本文中使用的，术语“实质上”和/或“大约”意味着具体的尺寸或参数可以在给定应用的可接受的制造公差范围内变化。在一个实施例中，可接受的制造公差是±0.25％。
现将参考图1的流程图以及图2-13的视图解释本发明的实施例。首先参考图1的流程图，半导体晶片100可以最初作为晶片材料的铸锭，其可以在步骤200中形成。在一个实例中，形成晶片100的铸锭可以是单晶硅，单晶硅根据切克劳斯基工艺(Czochralski，CZ)或者浮动区域工艺(floating zone，FZ)生长。然而在其他实施例中，晶片100可以由其他材料或其他工艺形成。
在步骤204中，半导体晶片100可以从铸锭切片，并且在第一主表面102(图2)和相反于表面102的第二主表面104(图7)两者上都抛光，以提供光滑平行表面。在步骤206中，第一主表面102可以经受各种工艺步骤，以将晶片100分为相应的半导体裸芯106(其中一个在图2和图3中编号)，并且在第一主表面102上和/或中形成相应的半导体裸芯106的集成电路。这些各种工艺步骤可以包含金属化步骤，金属化步骤沉积金属接触，金属接触用于将信号传输到集成电路和从集成电路传输信号。电接触可以包含暴露在第一主表面102上的裸芯接合垫108(其中一个在图2和图3中编号)。
图2和图3中示出的晶片100上的半导体裸芯106的数量为示例性目的，并且晶片100可以包含比所示更多的半导体裸芯106。相似地，图2和图3中示出的晶片100上的每个半导体裸芯106上的接合垫108的数量为示例性目的，并且每个裸芯106可以包含比所示更多的裸芯接合垫。裸芯接合垫108可以例如由铝或其合金形成，但在其他实施例中垫108可以由其他材料形成。在实施例中，集成电路可以运行为NAND闪存存储器半导体裸芯，尽管可以预期其他类型的集成电路。
根据本技术的方面，在已经形成半导体裸芯106的集成电路和接触垫之后，凹陷110(其中一个在图3中编号)可在步骤208中形成在任意两个相邻的半导体裸芯106的角部处。特别地，可以在水平地、垂直地和/或对角线地相邻于另一半导体裸芯106和晶片100的任意半导体裸芯106的角部处形成凹陷110。在其他实施例中，可以在每个半导体裸芯106的全部四个角部周围形成凹陷110，不论是否存在另一相邻的半导体裸芯。角部凹陷110可以形成在主表面102中，即，与其中形成裸芯106的集成电路的相同的表面。
图4是四个相邻的半导体裸芯106之间的角部凹陷110的放大图。下面的描述也适用于晶片100中的其他角部凹陷110。晶片100包含切口区域112，切口区域112包含垂直地取向的切口线112a以及水平地取向的切口线112b。切口区域112被保留为半导体裸芯的有源区域周围的边界，该处可以进行切片，以将半导体裸芯从彼此和晶片100分离。从而，切口区域112不形成半导体裸芯106可用于形成集成电路的有源区域的一部分。角部凹陷110形成在切口区域112内，在垂直切口线112a和水平切口线112b之间的交点处。
在一些传统切片技术(比如锯割)中，材料在切片过程中被从晶片移除，并且切片也不是精确地可控。从而，切口区域112通常大于需要进行实际切片区域。一些晶片制造技术提供例如70μm的切口线宽度，而其他晶片制造技术提供例如170μm切口线宽度。在不同的实施例中，切口线112a、切口线112b可以具有这些或其他的宽度。
如下面解释的，本技术的实施例使用研磨前的隐形切片，其为一种精确切片方法，其在切片晶片时移除少量晶片或不移除晶片。图4还示出了指示切片线的垂直和水平SDBG分隔线114，将使用SDBG沿着切片线从晶片100切片裸芯106。如示出的，切割裸芯106，使得切口线112a、切口线112b的一部分保留作为每个半导体裸芯周围的边界。此外，如示出的，SDBG分隔线可以等分角部凹陷110(尽管在其他实施例中它们可以不均匀地等分角部凹陷110)。从而，如下面解释的，一经从晶片100切片，图4中所示的四个裸芯106将各自具有凹陷110的一部分。
在实施例中，角部凹陷110可以具有正方形形状，但在其他实施例中，凹陷110可以具有其他形状.例如，图14显示了凹陷110为圆形的实施例。角部凹陷110可以具有长度和宽度，其小于由切口线112a、切口线112b的交点限定的区域。例如，角部凹陷110可以具有25μm至60μm的长度、宽度或直径。应当理解，在其他实施例中，角部凹陷110的长度、宽度或直径可以小于25μm或大于60μm。在实施例中，角部凹陷110可以占据由切口线112a、切口线112b的交点限定的整个区域。
在下面解释的背面研磨步骤之前，晶片100可以具有主表面102、主表面104之间的大约780μm的厚度。角部凹陷可以形成为晶片100的主表面102之中的50μm至100μm的深度。在背面研磨步骤之后，晶片100可以具有例如25μm至36μm的厚度。由于此最终厚度小于角部凹陷110的深度，背面研磨工艺可以将凹陷110的底部处的全部晶片材料移除(实际上将凹陷110转变为裸芯106的角部处的缺口)。然而，应当理解，在其他实施例中，凹陷110的深度可以小于50μm或大于100μm。此外，如下面解释的，在其他实施例中，凹陷110的深度可以小于减薄之后的晶片100的厚度。
如图4所示的角部凹陷110可以通过不同的工艺形成，现将参考图5和图6的流程图解释其中的一些。首先参考图5，可以使用激光在步骤208中形成角部凹陷110，比如例如来自日本东京的迪斯科公司(Disco Corporation，Tokyo，Japan)的型号为DFL 7160的激光锯割。在其他实施例中，可以通过其他类型的激光形成凹陷110。在步骤240中，激光可以被激发，并且在第一方向(例如垂直地平行于切口线112a)上移动，以限定凹陷110的长度的第一部分。激光的直径可以窄于凹陷110的宽度。从而，如果在步骤242中需要激光的其他通过(pass)，以填充凹陷110的宽度，激光被转换到第二方向(例如水平地平行于切口线112b)上，并且激光被再次激发，以沿着凹陷110的长度移动。
作为一个非限制性示例，凹陷110可以具有50μm×50μm的长度和宽度，并且激光切割直径可以为20μm。在这样的示例中，激光可以在三次部分地重叠的通过中完全地形成凹陷110。在一个实施例中，激光可以是2.2W功率激光，其以60mm/s移动，并且在100kHz的频率下运行。这些参数仅作为示例，并且在其他实施例中，每个参数可以变化。
图6图示了步骤208的其他工艺，其中通过光刻法形成凹陷110。在步骤250中，光致抗蚀剂层被旋转涂布到主表面102上。在步骤252中，光致抗蚀剂层可以被曝光并显影，以使用晶片上的半导体裸芯106的已知的位置和边界形成限定晶片100上的角部凹陷110的位置的掩模图案。在步骤256中，可以穿过掩模图案蚀刻晶片表面102，以限定凹陷110。在步骤258中，剩余的光致抗蚀剂可以被化学地移除。
在上面的描述中，在主表面102中的集成电路的形成之后，将角部凹陷110限定在晶片100的表面中。在其他实施例中，应当预期，可以在表面102中的集成电路的形成之前，形成凹陷110。例如，上面描述的图5和图6的步骤可以在集成电路的形成之前执行。图5和图6的步骤一经完成，可以如上所述在表面102中形成集成电路。
在角部凹陷110的形成之后，在步骤210中可以将带的层层压到主表面102之上。然后在步骤212中可以将晶片100翻转并且切片。如所指出的，本技术的实施例使用隐形切片来在研磨步骤之前切片晶片100，现将参考图7和图8来进行解释。晶片100可以被支承在卡盘或其他支承表面(未示出)上，第二主表面104背向支承表面。然后激光120可以发射穿透晶片100的第二主表面104的波长(例如红外或近红外波长)的脉冲激光束122。可以使用光学系统(例如包含一个或多个准直透镜126)，将脉冲激光束聚焦到晶片的表面104之下的点。当激光束在焦点处达到峰值功率密度时，晶片吸收能量，并且在晶片的表面之下产生针孔130。
激光可以在晶片的平面中沿着切口线112a和切口线112b移动，并且在若干点处激发，使得若干紧密排布的针孔130形成在晶片的中间深度处(晶片的第一主表面102和第二主表面104之间)。如图7和图8所示，针孔130的行和列限定将被从晶片100切片的每个半导体裸芯106的最终形状。如图10所示，激光可以在多个深度形成多层针孔130，但在其他实施例中，可以存在更多或更少数目的层。尽管图8看起来示出了切片的半导体裸芯106，但在进行隐形激光工艺时，裸芯106可以仍是晶片100的一部分(并且当检查晶片100时，针孔130将对肉眼不可见)。
图8示出了凹陷部分110a，其为切片之后的、形成在单独的半导体裸芯106的角部处的角部凹陷110的一部分。特别地，可以施加激光120，使得水平和垂直针孔130沿着SDBG分隔线114在晶片100中垂直地和水平地等分角部凹陷110。从而，在进行切片时，角部凹陷110的凹陷部分110a可以形成在每个单独的半导体裸芯106的角部中的一个或多个处。图8还示出了集成电路层134，集成电路层134包含形成在晶片100的第一主表面102处的集成电路。
在隐形激光步骤212之后，晶片100可以被完全切片，或者一个或多个半导体裸芯106仍固定在一起。然后可以在步骤214中使用施加到第二主表面104的研磨轮150(图9)将晶片减薄。研磨轮150可以将晶片100从例如780μm减薄到其最终厚度，例如大约25μm至36μm。应当理解，在其他实施例中，晶片100在背面研磨步骤之后可以比此范围更厚或更薄。如图9所示，除了减薄晶片100之外，来自背面研磨步骤的振动可能导致针孔130处的裂纹154朝向晶片100的第一主表面102和第二主表面104传播，以沿着SDBG分隔线114完成在隐形激光步骤212之后可能保持连接的任何裸芯的的切片。应注意到这些裂纹154是预期的(为了从晶片100切片单独的裸芯106)，并且不是本技术解决的成为问题的角部破裂。
图10和图11示出了在背面研磨步骤214之后被减薄为其最终厚度的晶片100内的半导体裸芯106的可替代实施例。在图10中，晶片100中形成的角部凹陷110的深度大于晶片100的最终厚度。从而，在减薄之后，凹陷部分110a是全部深度(即，半导体裸芯106的角部中的缺口)。如上面所指出的，在单独的半导体裸芯106在背面研磨步骤214完成之前被彼此完全分离的情况下，背面研磨步骤的扰动可能导致相邻的半导体裸芯的角部相对于彼此移动。此移动已经导致如背景技术部分所解释的常规半导体裸芯的角部处的碰撞、破裂和/或剥落。然而，半导体裸芯中的角部凹陷110和凹陷部分110a的形成防止裸芯在角部处在这样的相对运动时彼此接触。从而，角部凹陷110和凹陷部分110a有效地防止半导体裸芯的角部处的剥落和/或破裂，从而改善半导体裸芯良率。
尽管全部深度的凹陷部分110a可以是优选的，应当预期，形成在晶片100中的角部凹陷110的深度可以小于晶片100的最终厚度。这样的实施例如图11所示。在此实施例中，在相应的半导体裸芯106中、包含集成电路层134的第一主表面102处形成凹陷部分110a。在减薄之后，凹陷部分110a不存在于第二主表面104处。从而，相应的半导体裸芯106的角部的碰撞可能发生在第二主表面104处。然而，由于凹陷部分110a存在于包含集成电路层134的第一主表面102处，集成电路受到保护。
在背面研磨步骤214完成之后，可以在步骤216中将粘附到柔性切片带的裸芯粘附薄膜(DAF)层施加到晶片100的第二主表面104。然后可以将晶片100翻转并且支承在卡盘或其他支承表面上，并且可以在步骤218中移除晶片100的第一主表面102上的层压带。一经在卡盘上，可以沿着正交轴拉伸柔性切片带，以在步骤220中分离单独的半导体裸芯106，以允许单独的半导体裸芯106被拾取和放置机器人移除，用于包含在半导体封装体中。应当预期，在背面研磨步骤214完成时，裸芯106未被完全切片。在此情况下，步骤220中切片带的拉伸将完成沿着SDBG分隔线114对半导体裸芯的切片。
图12示出了从晶片100分离之后的半导体裸芯106。凹陷部分110a被示出在半导体裸芯106的四个角部中。如所上面指出的，凹陷部分110a可以可替代地形成在半导体裸芯106的一个、两个或三个角部中。
图13示出了包含根据本技术形成的半导体裸芯106的堆叠体的半导体封装体180。堆叠体被示出为包含半导体裸芯106的对，但在其他实施例中，堆叠体可以包含多于两个半导体裸芯106，包含例如四个、八个、十六个、三十二个、和六十四个半导体裸芯。半导体裸芯被示出为安装在基板182上，尽管在其他实施例中，半导体裸芯形成在不具有基板的芯片规模封装体中。半导体裸芯106的接合垫108被示出为经由引线键合体186而引线键合到基板182的接触垫184。半导体裸芯106可以可替代地形成为具有裸芯接合垫108的阵列，其被直接地安装到倒装芯片配置中的基板182上的接触垫的相同阵列。在实施例中，半导体封装体180还可以包含控制器裸芯190，比如安装在半导体裸芯堆叠体的顶部上(如示出的)或直接安装到基板的特定用途集成电路(ASIC)。控制器裸芯190可以被引线键合到基板或通过其他机构来电连接。半导体封装体180可以被包封在模塑料(未示出)中，以完成封装体。
在上述实施例中，半导体裸芯106可以形成为具有凹陷部分110a，以防止在SDBG以及后续的背面研磨工艺期间的半导体裸芯的破裂。然而，应当预期，半导体裸芯106可以如上所述形成为具有凹陷部分110a，以防止在其他裸芯或封装体制造工艺期间的半导体裸芯在角部处的破裂。在这样的实施例中，可以通过SDBG之外的技术(比如刀片或水射流切片)切片晶片100，其在背面研磨步骤之前或之后执行。
前述的发明的详细描述已经作为示例和说明被提出。其不意图穷举或将本发明限制为所公开的精确形式。根据上述教导，可以进行许多变化和改变。选择描述的实施例为了最佳地解释本发明的原理及其实际应用，从而使得其他本领域技术人员能够最佳地以各种实施例和适合所预期的特定用途的各种改变来利用本发明。本发明的范围意图由所附的权利要求限定。