本发明涉及一种改善临界电压下滑的金属氧化物半导体元件及其制造方法，特别是指一种利用沿通道长度方向而与绝缘结构凹陷区邻接的补偿掺杂区，以改善金属氧化物半导体元件的临界电压下滑现象。
背景技术：
现有金属氧化物半导体(metaloxidesemiconductor，mos)元件有一缺点：若是此现有金属氧化物半导体元件为小尺寸，尤其是当此现有金属氧化物半导体元件的信道宽度(channelwidth)很小时，在现有金属氧化物半导体元件中的绝缘结构与元件区于信道宽度方向的交界处，会形成绝缘结构凹陷区，于导通操作中，相对于元件区的其他部分，电场较高，而易提早产生反转层而导通。如此一来，造成现有金属氧化物半导体元件产生临界电压下滑(thresholdvoltageroll-off)现象，使现有金属氧化物半导体元件的特性不稳定，而降低元件的性能。
有鉴于此，本发明提出一种能够改善临界电压下滑的金属氧化物半导体元件及其制造方法，通过利用沿通道长度方向而与绝缘结构凹陷区邻接的补偿掺杂区，以改善金属氧化物半导体元件的临界电压下滑现象。
技术实现要素：
本发明的目的在于克服现有技术的不足与缺陷，提出一种能够改善临界电压下滑的金属氧化物半导体元件及其制造方法，通过利用沿通道长度方向而与绝缘结构凹陷区邻接的补偿掺杂区，以改善金属氧化物半导体元件的临界电压下滑现象。
为达上述目的，就其中一观点言，本发明提供了一种改善临界电压下滑的金属氧化物半导体(metaloxidesemiconductor，mos)元件，包含：一基板，具有一绝缘结构，以定义一元件区，且该基板具有一上表面，其中，沿着与一通道宽度方向平行的一第一剖面线而形成的第一剖视图视之，该绝缘结构具有一绝缘结构凹陷区，该绝缘结构凹陷区位于该绝缘结构与该元件区于该信道宽度方向的交界处，其中，该元件区，于该信道宽度方向上，具有一宽度；一阱，具有第一导电型，形成于该上表面下的该基板中；一栅极，形成于该上表面上，于一垂直方向上，该栅极堆栈并连接于该上表面上，其中，沿着与一信道长度方向平行的一第二剖面线而形成的第二剖视图视之，该栅极位于该元件区中，该信道长度方向垂直于该通道宽度方向，该第二剖面线垂直于该第一剖面线；一源极与一漏极，各具有第二导电型，于该通道长度方向上，该源极与该漏极位于该栅极下方的外部两侧；与该源极及该漏极相同导电型的二轻掺杂扩散(lightlydopeddiffusion，ldd)区，分别位于该栅极下方两侧；以及一补偿掺杂(compensationdoped)区，具有第一导电型，形成于该上表面下的该基板中，其中，该补偿掺杂区大致上沿该通道长度方向与至少部分该绝缘结构凹陷区邻接；其中，由沿该第一剖面线而形成的该第一剖视图视之，该补偿掺杂区沿该通道长度方向与该绝缘结构的交界处，于该通道宽度方向上，于该元件区内部与外部，分别具有一掺杂宽度，各该掺杂宽度不大于该宽度的10％；其中，由沿该第二剖面线而形成的该第二剖视图视之，该补偿掺杂区于该通道长度方向上，自该上表面开始沿着该垂直方向而向下计算所具有的深度，不深于该阱自该垂直方向而向下计算所具有的深度；藉此，于与该绝缘结构凹陷区邻接的部分该元件区，于导通操作中，相对于其他元件区，不提早产生反转层而导通，以改善该金属氧化物半导体元件的临界电压下滑现象。
为达上述目的，就另一观点言，本发明提供了一种改善临界电压下滑的金属氧化物半导体元件的制造方法，包含：提供一基板，其具有一绝缘结构，以定义一元件区，且该基板具有一上表面，其中，沿着与一通道宽度方向平行的一第一剖面线而形成的第一剖视图视之，该绝缘结构具有一绝缘结构凹陷区，该绝缘结构凹陷区位于该绝缘结构与该元件区于该信道宽度方向的交界处，其中，该元件区，于该信道宽度方向上，具有一宽度；形成一阱，其具有第一导电型，该阱位于该上表面下的该基板中；形成一栅极，其位于该上表面上，且于一垂直方向上，该栅极堆栈并连接于该上表面上，其中，沿着与一信道长度方向平行的一第二剖面线而形成的第二剖视图视之，该栅极位于该元件区中，该信道长度方向垂直于该通道宽度方向，该第二剖面线垂直于该第一剖面线；形成一源极与一漏极，其各具有第二导电型，且于该通道长度方向上，该源极与该漏极位于该栅极下方的外部两侧；形成与该源极及该漏极相同导电型的二轻掺杂扩散(lightlydopeddiffusion，ldd)区，其分别位于该栅极下方两侧；以及形成一补偿掺杂(compensationdoped)区，其具有第一导电型，该补偿掺杂区位于该上表面下的该基板中，其中，该补偿掺杂区大致上沿该通道长度方向与至少部分该绝缘结构凹陷区邻接；其中，由沿该第一剖面线而形成的该第一剖视图视之，该补偿掺杂区沿该通道长度方向与该绝缘结构的交界处，于该通道宽度方向上，于该元件区内部与外部，分别具有一掺杂宽度，各该掺杂宽度不大于该宽度的10％；其中，由沿该第二剖面线而形成的该第二剖视图视之，该补偿掺杂区于该通道长度方向上，自该上表面开始沿着该垂直方向而向下计算所具有的深度，不深于该阱自该垂直方向而向下计算所具有的深度；藉此，于与该绝缘结构凹陷区邻接的部分该元件区，于导通操作中，相对于其他元件区，不提早产生反转层而导通，以改善该金属氧化物半导体元件的临界电压下滑现象。
在一种较佳的实施型态中，该补偿掺杂区中的第一导电型杂质浓度大于该阱中的第一导电型杂质浓度。
在一种较佳的实施型态中，该绝缘结构包括一浅沟槽绝缘(shallowtrenchisolation，sti)结构。
在一种较佳的实施型态中，由俯视图视之，该补偿掺杂区完全覆盖该元件区与该绝缘结构在该信道长度方向上的接面。
以下通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1a与1b显示本发明沿着与信道长度方向平行的剖面线而形成的剖视图的一实施例；
图2显示本发明的俯视示意图；
图3显示本发明沿着与信道宽度方向平行的剖面线而形成的剖视图的一实施例；
图4显示本发明的俯视示意图；
图5显示本发明的俯视示意图；
图6示出本发明相较于现有技术能够改善金属氧化物半导体元件的临界电压下滑(thresholdvoltageroll-off)的电性特征示意图；
图7显示根据现有技术与本发明的导通操作的电性特征示意图。
图中符号说明
200金属氧化物半导体元件
21基板
21a上表面
21b下表面
22阱
23绝缘结构
23a元件区
23b绝缘结构凹陷区
24栅极
24a介电层
24b堆栈层
24c间隔层
25a、25b轻掺杂扩散区
26源极
27漏极
41补偿掺杂区
aa’剖面线
bb’剖面线
d深度
h深度
n1、n2边界
pe、pi掺杂宽度
w宽度
具体实施方式
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的一较佳实施例的详细说明中，将可清楚的呈现。本发明中的图式均属示意，主要意在表示元件结构以及各层之间的前后上下连接关系，至于形状、厚度与宽度则并未依照比例绘制。
请参考图1a与1b并对照图2-3。图1a与1b分别显示本发明的俯视图与沿着与信道长度方向平行的剖面线而形成的剖视图的一实施例。图2显示本发明的俯视示意图。图3显示本发明沿着与信道宽度方向平行的剖面线而形成的剖视图的一实施例。
首先，请参考图1a与1b并对照图2-3。图1a与1b分别显示本发明的俯视图与沿着与信道长度方向平行的剖面线aa’而形成的剖视图的一实施例。需说明的是，为清楚表达操作区23a范围，图1a仅显示绝缘结构23与栅极24的俯视示意图，以易于了解绝缘结构23所定义的操作区23a范围。
如图1a与1b所示，本发明的金属氧化物半导体(metaloxidesemiconductor，mos)元件200形成于基板21中，且基板21于一垂直方向上，具有上表面21a(如图1b中虚线所示意)及下表面21b。mos元件200包含阱22、绝缘结构23、栅极24、轻掺杂扩散(lightlydopeddiffusion，ldd)区25a及25b、源极26、与漏极27。栅极24包含介电层24a、堆栈层24b、与间隔层24c。其中，基板21例如但不限于为p型硅基板，亦可以为其他半导体基板。阱22形成于上表面21a下。绝缘结构23形成于上表面21a上，以定义操作区23a。操作区23a作为mos元件200操作时主要的作用区，其范围如图1a及图1b所示意。
在一实施例中，绝缘结构23例如但不限于可为图示的浅沟槽绝缘(shallowtrenchisolation，sti)结构。
阱22的导电型，例如但不限于为p型。轻掺杂扩散区25a及25b、源极26与漏极27形成于上表面21a下，其导电型例如但不限于为n型。栅极24于一垂直方向上，堆栈并连接于上表面21a上，介于源极26与漏极27之间。
由图1b的剖视图视之，栅极24位于元件区23a中。其中，堆栈层24b将操作区23a分为第一侧与第二侧，如图1a与1b中粗箭号所示意。介电层24a形成于上表面21a上，并与上表面21a连接。堆栈层24b形成于介电层24a上，包含导电材质，用以作为栅极24的电性接点，亦可作为形成轻掺杂扩散区25a及25b时的自我对准屏蔽。间隔层24c形成于堆栈层24b的侧壁外上表面21a上，包覆堆栈层24b的侧壁，包含绝缘材料，亦可作为形成源极26与漏极27时的自我对准屏蔽。
于通道长度方向上，源极26与漏极27分别位于栅极24下方的外部两侧的第一侧与第二侧。源极26形成于第一侧的上表面21a下的基板21中，且由俯视图图2视之，部分源极26与靠近第一侧的间隔层24c重迭。漏极27形成于第二侧的上表面21a下的基板21中，且由俯视图图2视之，部分漏极27与靠近第二侧的间隔层24c重迭。
轻掺杂扩散区25a及25b分别位于栅极24下方两侧。轻掺杂扩散区25a形成于第一侧的上表面21a下的基板21中，且由俯视图图2视之，至少部分轻掺杂扩散区25a与堆栈层24b重迭，例如本实施例中，轻掺杂扩散区25a完全与堆栈层24b重迭。轻掺杂扩散区25b形成于第二侧的上表面21a下的基板21中，且由俯视图图2视之，至少部分轻掺杂扩散区25b与堆栈层24b重迭，例如本实施例中，轻掺杂扩散区25b完全与堆栈层24b重迭。
再来，请参考图3并对照图2。图3显示本发明沿着与信道宽度方向平行的剖面线bb’而形成的剖视图的一实施例。其中，由俯视图图2视之，通道长度方向直垂直于通道宽度方向，剖面线bb’垂直于剖面线aa’。
由图3的剖视图视之，绝缘结构23具有一绝缘结构凹陷区23b。此绝缘结构凹陷区23b位于绝缘结构23与元件区23a于信道宽度方向的交界处(请对照俯视图图2，图2所示的虚线示意上缘边界n1及n2即表示该交界处)。由俯视图图2视之，元件区23a于信道宽度方向上具有一宽度w。
本发明与现有技术最主要的不同点乃是在于：于导通操作中，为了能够降低绝缘结构凹陷区23b电场强度，以使反转层不于施加相对较低的栅极电压时产生，从而改善mos元件200的临界电压下滑现象，如图3所示，本实施例于基板21中形成一补偿掺杂(compensationdoped)区41。此补偿掺杂区41具有例如但不限于为p型，形成于上表面21a下的基板21中。值得注意的是，在一实施例中，补偿掺杂区中41的例如但不限于为p型杂质浓度大于阱22中的例如但不限于为p型杂质浓度。
请参考图5并对照图3。图5显示本发明的俯视示意图。为了使图面简洁更清楚易懂，相较于图2，图5省略了图2中的部分元件，仅绘示绝缘结构23、元件区23a、补偿掺杂区41及堆栈层24b。值得注意的是，在一实施例中，由剖视图图3对照俯视图图5视之，补偿掺杂区41大致上沿通道长度方向与至少部分绝缘结构凹陷区23b邻接(亦可参考剖视图图3对照俯视图图2)。然而，在另一实施例中，补偿掺杂区41亦可完全覆盖元件区23a与绝缘结构23在信道长度方向上的接面。
请参考图4并对照图3。图4显示本发明的俯视示意图。为了使图面简洁更清楚易懂，相较于图2，图4省略了图2中的部分元件，仅绘示绝缘结构23、元件区23a、补偿掺杂区41、源极26、漏极27、堆栈层24b及间隔层24c。由剖视图图3对照俯视图图4视之，补偿掺杂区41沿信道长度方向与绝缘结构23的交界处，于通道宽度方向上，于元件区23的内部具有一掺杂宽度pi且于元件区23的外部具有一掺杂宽度pe(亦可参考剖视图图3对照俯视图图2)。值得注意的是，本发明中的掺杂宽度pi不大于元件区23a于信道宽度方向上所具有的宽度w的10％。且，本发明中的掺杂宽度pe亦不大于元件区23a于信道宽度方向上所具有的宽度w的10％。意即，在本发明中，掺杂宽度pi≤宽度w，且，掺杂宽度pe≤宽度w。
请参考图1b并对照图2。由剖视图图1b对照俯视图图2视之，阱22自上表面21a开始沿着垂直方向而向下计算具有深度d。请参考图3并对照图2。由剖视图图3对照俯视图图2视之，补偿掺杂区41，于通道长度方向上，自上表面21a开始沿着垂直方向而向下计算具有深度h。值得注意的是，本发明中的补偿掺杂区41所具有的深度h不深于阱22所具有的深度d。意即，在本发明中，深度h≤深度d。
本发明与现有技术最主要的不同点乃是在于：通过于沿通道长度方向与至少部分绝缘结构凹陷区23b的邻接处设置补偿掺杂区41(由剖视图图3对照俯视图图5视之)，本发明于导通操作中，相对于其他元件区，将不会提早产生反转层而导通，故此，本发明能够改善mos元件200的临界电压下滑现象。
请参考图6，其示出本发明相较于现有技术能够改善金属氧化物半导体元件的临界电压下滑的电性特征示意图。其中，现有技术mos元件的特征曲线为实线；而根据本发明的mos元件200的特征曲线为灰色虚线。首先看临界电压，现有技术mos元件的临界电压在信道宽度降低时有明显的临界电压下滑现象，而根据本发明的mos元件200则显著地改善了此种临界电压下滑现象。相同的临界电压元件，根据本发明，可选择相较于现有技术通道宽度较短的mos元件，如图中虚线所示意。因此，根据本发明，元件所需要的尺寸较小，元件操作的速度较快，此皆为本发明优于现有技术之处。
请参考图7，其示出根据现有技术与本发明的次临界(sub-threshold)导通操作的电性特征示意图。其中，现有技术mos元件的特征曲线为圆形节点所连接的实线曲线；而根据本发明的mos元件的特征曲线为虚线曲线。根据图7所示，本发明的mos元件200，相较于现有技术，其于次临界导通操作时的漏极电流，低于现有技术。意即，本发明的mos元件200在次临界导通操作时，漏极电流较低，也就是次临界电流较低，而改善mos元件200的次临界导通操作的漏电情况，以改善临界电压下滑现象。
以上图1～5虽以n型元件为例来加以说明，但相同概念当然也可适用于p型元件，只要相应改变掺杂的杂质种类与浓度即可。
以上已针对较佳实施例来说明本发明，以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化。例如，在不影响元件主要的特性下，可加入其他工艺步骤或结构，如深阱等。凡此种种，皆可根据本发明的教示类推而得。此外，所说明的各个实施例，并不限于单独应用，亦可以组合应用，例如但不限于将两实施例并用。因此，本发明的范围应涵盖上述及其他所有等效变化。此外，本发明的任一实施型态不必须达成所有的目的或优点，因此，权利要求任一项也不应以此为限。