一种新型半导体光电倍增器件的制作方法

本发明涉及光电子和微电子领域，特别是涉及一种用于光子探测的半导体光电倍增器件。

背景技术：

半导体光电倍增器是一种利用半导体雪崩倍增机制对光子进行探测的新型半导体器件。它是由多个探测单元并联排列而成的阵列式探测结构，所有的探测单元共用一个电极用作信号的输出，其探测单元由工作在盖革模式下的雪崩光电二极管串联淬灭电阻组成。当光子入射到二极管中被吸收后,便会在雪崩光电二极管的光敏区内产生电子-空穴对。由于雪崩光电二极管的光敏区内存在较高的电场，漂移的电子会通过雪崩倍增的方式在这个高电场中产生大量电子-空穴对，最终导致击穿形成大电流。与雪崩光电二极管串联的淬灭电阻位于二极管附近，它会抑制雪崩光电二极管的雪崩倍增过程并使它逐渐减弱停止。这样，探测单元便对入射光子发生响应，并最终产生出模拟脉冲信号。各探测单元产生的模拟脉冲响应信号叠加后经半导体光电倍增器的信号端输出。相比于传统的真空电子管探测技术，半导体光电倍增器具有诸多优异特性如高内部增益、单光子响应能力和高速时间响应特性，低工作电压以及绝佳的磁场兼容性和良好的机械性能，使其广泛应用于核医学、分析检测、工业监测、国土安全等国民经济的诸多领域，是未来光电探测器的发展方向，具有巨大的应用前景。

得益于较高的内部增益等特性，半导体光电倍增器在弱光探测领域有着巨大的优势。然而，当前半导体光电倍增器的性能提升还受到一些因素的制约。限制半导体光电倍增器对弱光探测灵敏度的一个重要指标就是器件的光学串扰。所谓光学串扰，是指当半导体光电倍增器的某一探测单元探测到入射光子时，其内部发生雪崩倍增的过程中会产生次级光子并入射到临近的探测单元，从而引起相邻探测单元也发生雪崩倍增并产生脉冲信号，这样根据响应信号便无法区分开入射光子信息和由该入射光子引发的次级光子信息。根据次级光子到达临近的探测单元的路径，可以将光学串扰分为三类：a)直接光学串扰，次级光子由主探测单元直接入射到临近探测单元，从而引起相邻探测单元发生雪崩倍增并产生脉冲信号；b)延迟光学串扰，次级光子激发光电效应产生电子-空穴对，电子-空穴对在扩散作用下进入临近探测单元，从而引起相邻探测单元发生雪崩倍增并产生脉冲信号；c)非直接光学串扰，次级光子经界面反射进入临近探测单元，从而引起相邻探测单元发生雪崩倍增并产生脉冲信号。这三类光学串扰在普通半导体光电倍增器件内同时存在、同时发生，三者的叠加会导致器件具有较高的光学串扰概率。光学串扰属于半导体光电倍增器的本底噪声，当本底噪声幅值高于待测信号幅值时，噪声便会湮没信号，这时半导体光电倍增器就失去了对该信号的探测能力。对于单光子级别的信号探测，就必须要求半导体光电倍增器件具有极低的本底噪声。所以，降低光学串扰对提高半导体光电倍增器件探测能力的下限值，提高其单光子分辨能力有着很重要的影响。

技术实现要素：

本发明旨在解决以上技术问题，而提供一种新型半导体光电倍增器件，用以降低半导体光电倍增器件的光学串扰，提高其单光子分辨能力。为实现上述目的，本发明提供如下技术方案：

一种新型半导体光电倍增器件，其特征在于，包括：

部分soi衬底层；

位于所述部分soi衬底层之上的第一掺杂类型的半导体外延层；

位于所述第一掺杂类型的半导体外延层内的n(n≥2)个光电二极管；

以及对应所述n个光电二极管一一设置的n个高阻电阻；

所述每一个光电二极管下方对应的部分soi衬底层上设置有一个硅窗口，所述n个光电二极管对应设置n个硅窗口；

所述每一个光电二极管包括，位于所述第一掺杂类型的半导体外延层表面的第二掺杂类型的半导体欧姆接触区，位于所述硅窗口中的第一掺杂类型的半导体欧姆接触区，和位于所述光电二极管外围的深槽介质层；所述第二掺杂类型的半导体欧姆接触区位于所述光电二极管的中心位置，与所述第一掺杂类型的半导体外延层形成pn结；所述第一掺杂类型的半导体欧姆接触区位于所述硅窗口中，且与第二掺杂类型的半导体欧姆接触区之间有间距；所述深槽介质层位于第二掺杂类型的半导体欧姆接触区的外围，其底部与所述部分soi衬底层中的绝缘层相接触；

所述n个硅窗口中的第一掺杂类型的半导体欧姆接触区之间通过第一掺杂类型的第一低阻半导体区电气相连；所述每一个光电二极管中的第二掺杂类型的半导体欧姆接触区与一个高阻电阻相连，所述每一个高阻电阻未与光电二极管相连的一端之间通过互联金属层相互电气连接；

所述高阻电阻位于深槽介质层的上方，与所述光电二极管没有交叠。

深槽介质层与部分soi衬底层将每一个光电二极管(探测单元)与其它光电二极管(探测单元)最大幅度的隔离开来，降低了次级光子对临近光电二极管(探测单元)的影响，从而可以显著降低器件的光学串扰。

一种优选方案是，所述每一个光电二极管还包括第一掺杂类型的第二低阻半导体区；所述第一掺杂类型的第二低阻半导体区沿部分soi衬底层中的绝缘层及硅窗口上侧设置，且与第二掺杂类型的半导体欧姆接触区之间有间距；所述第一掺杂类型的第二低阻半导体区与所述硅窗口中的第一掺杂类型的半导体欧姆接触区相接触。

一种优选方案是，所述每一个光电二极管还包括第二掺杂类型的保护环结构；所述第二掺杂类型的保护环结构位于所述第二掺杂类型的半导体欧姆接触区的外围，且与第二掺杂类型的半导体欧姆接触区相接触；所述第二掺杂类型的保护环结构的结深大于第二掺杂类型的半导体欧姆接触区的结深；所述第二掺杂类型的保护环结构的掺杂浓度低于第二掺杂类型的半导体欧姆接触区的掺杂浓度；所述第二掺杂类型的保护环结构与硅窗口中的第一掺杂类型的半导体欧姆接触区之间有间距。

一种优选方案是，其特征在于，所述高阻电阻为方块电阻大于1kω/□的高阻多晶硅电阻；或厚度小于100nm，方块电阻大于1kω/□的高阻金属薄膜电阻。

一种优选方案是，其特征在于，所述深槽介质层内填充有光阻隔材料。

一种优选方案是，所述n个光电二极管及n个高阻电阻均呈阵列式排布，且光电二极管之间等间距排列，高阻电阻之间等间距排列。

本发明的有益效果是：通过降低半导体光电倍增器的光学串扰，从而减小半导体光电倍增器的本底噪声，进而提高其单光子分辨能力。

附图说明

下面将结合附图及实施例对本发明作进一步的说明，其中：

图1是本发明提供的半导体光电倍增器件一实施例横截面示意图；

图2是本发明提供的半导体光电倍增器件一实施例横截面示意图；

图3是本发明提供的半导体光电倍增器件一实施例横截面示意图。

图中，各标号的含义如下：10–部分soi衬底；11–部分soi衬底中的绝缘层；20–第一掺杂类型的半导体外延层；21–第二掺杂类型的半导体欧姆接触区；22–深槽介质层；23–硅窗口；24–第一掺杂类型的半导体欧姆接触区；25–第一掺杂类型的第一低阻半导体区；26–第一掺杂类型的第二低阻半导体区；27–第二掺杂类型的保护环结构；31–高阻电阻；32–电阻互连金属线。

具体实施方式

如附图1所示，本发明所公布的一种新型半导体光电倍增器件，其特征在于，包括：

部分soi衬底层10；

位于所述部分soi衬底层10之上的第一掺杂类型的半导体外延层20；

位于所述第一掺杂类型的半导体外延层20内的n(n≥2，在实施例中，n的取值为3)个光电二极管；

以及对应所述n个光电二极管一一设置的n个高阻电阻31；

所述每一个光电二极管下方对应的部分soi衬底层10上设置有一个硅窗口23，所述n个光电二极管对应设置n个硅窗口；

所述每一个光电二极管包括，位于所述第一掺杂类型的半导体外延层20表面的第二掺杂类型的半导体欧姆接触区21，位于所述硅窗口23中的第一掺杂类型的半导体欧姆接触区24，和位于所述光电二极管外围的深槽介质层22；所述第二掺杂类型的半导体欧姆接触区21位于所述光电二极管的中心位置，与所述第一掺杂类型的半导体外延层20形成pn结；所述第一掺杂类型的半导体欧姆接触区24位于所述硅窗口23中，且与第二掺杂类型的半导体欧姆接触区21之间有间距；所述深槽介质层22位于第二掺杂类型的半导体欧姆接触区21的外围，其底部与所述部分soi衬底层10中的绝缘层11相接触；

所述n个硅窗口23中的第一掺杂类型的半导体欧姆接触区24之间通过第一掺杂类型的第一低阻半导体区25电气相连；所述每一个光电二极管中的第二掺杂类型的半导体欧姆接触区21与一个高阻电阻31相连，所述每一个高阻电阻31未与光电二极管相连的一端之间通过互联金属层32相互电气连接；

所述高阻电阻31位于深槽介质层22的上方，与所述光电二极管没有交叠。

深槽介质层22与部分soi衬底层10将每一个光电二极管(探测单元)与其它光电二极管(探测单元)最大幅度的隔离开来，降低了次级光子对临近光电二极管(探测单元)的影响，从而可以显著降低器件的光学串扰。

如附图2所示，本发明所公布的一种新型半导体光电倍增器件，其另一种实施方式是，所述每一个光电二极管还包括第一掺杂类型的第二低阻半导体区26；所述第一掺杂类型的第二低阻半导体区26沿部分soi衬底层10中的绝缘层11及硅窗口23上侧设置，且与第二掺杂类型的半导体欧姆接触区21之间有间距；所述第一掺杂类型的第二低阻半导体区26与所述硅窗口23中的第一掺杂类型的半导体欧姆接触区24相接触。

如附图3所示，本发明所公布的一种新型半导体光电倍增器件，其另一种实施方式是，所述每一个光电二极管还包括第二掺杂类型的保护环结构27；所述第二掺杂类型的保护环结构27位于所述第二掺杂类型的半导体欧姆接触区21的外围，且与第二掺杂类型的半导体欧姆接触区21相接触；所述第二掺杂类型的保护环结构27的结深大于第二掺杂类型的半导体欧姆接触区21的结深；所述第二掺杂类型的保护环结构27的掺杂浓度低于第二掺杂类型的半导体欧姆接触区21的掺杂浓度；所述第二掺杂类型的保护环结构21与硅窗口23中的第一掺杂类型的半导体欧姆接触区24之间有间距。

优选的，所述高阻电阻31为方块电阻大于1kω/□的高阻多晶硅电阻；或厚度小于100nm，方块电阻大于1kω/□的高阻金属薄膜电阻。

优选的，所述深槽介质层22内填充有光阻隔材料。

优选的，所述n个光电二极管及n个高阻电阻均呈阵列式排布，且光电二极管之间等间距排列，高阻电阻之间等间距排列。

上述实施例是为便于该技术领域的普通技术人员能够理解和使用本发明而描述的。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。