本发明属于半导体领域，尤其涉及一种通孔免对位的功率器件及其制造方法。
背景技术：
功率半导体是进行电能(功率)处理的半导体产品，在强电与弱点之间的转换控制中起着十分重要的作用，自诞生以来一直备受工程师的喜爱和关注。经过了很长一段时间的发展，功率半导体在相关电源电路中的应用已经不可替代。
图1示出了一种常见的n型功率mosfet(metal-oxide-semiconductorfield-effecttransistor，金属氧化物半导体场效晶体管)的结构，其中，1是高掺杂的衬底，其掺杂浓度通常在1e19以上，其电阻率通常是在0.5mω/cm-5mω/cm之间；2是衬底1上的外延层，器件的击穿电压主要取决于外延层的厚度和其掺杂浓度，对于击穿电压为100v的器件，其外延层的厚度通常需要大于8μm，器件的击穿电压越高，其对应的外延层掺杂浓度越低，外延层的厚度也越厚；3是栅氧层(gateoxide)，其厚度影响器件的阈值电压及其栅的击穿电压；4是多晶硅，用来形成栅极；5是p型沟道(pbody)，其掺杂浓度决定了器件的阈值电压，并可以通过提高p型沟道的掺杂浓度来降低器件的寄生三极管导通；6是n型的源极；7是通孔，是用来连接源极6和p型沟道5。源极6是通过通孔7的侧壁跟重掺杂的p型沟道5相连，形成欧姆接触。为了保证通孔7跟p型沟道5有更好的欧姆接触，通常需要做一次ctimplant(contactimplant，高掺杂的p型注入)，其注入的剂量通常在1e15以上，能量通常为40-60kev之间。
为了满足大电流的功率器件设计需求，要求不断降低器件的导通电阻，从图1中可知，功率mosfet的导通电阻由rsub、rdrift和rch组成，对于不同击穿电压，rsub、rdrift和rch的设计比例也不同。在低压器件中，如击穿电压小于80v的器件，沟道电阻rch占总电阻的比例会超过20％，甚至会达到40％以上。因此，在器件击穿电压比较低的情况下，降低沟道电阻rch对于降低器件的导通电阻尤为关键。
目前，通常是通过提高器件的密度降低沟道电阻rch，而提高器件密度需要降低通孔wm的宽度，也就是降低图1中
然而，在现有设计中，通孔的宽度通常是由光刻板的宽度决定的，由于受限于光刻的最小尺寸的限制，通孔的宽度很难做的很小。此外，也需要考虑到光刻板的对准精度，因此，目前功率mosfet的mesa宽度都无法做小，导致无法有效降低低压功率器件的导通电阻，进而成为大电流功率器件的设计难题。
技术实现要素：
本发明实施例的目的在于提供一种通孔免对位的功率器件，旨在解决现有功率器件的通孔宽度受限于光刻最小尺寸，无法进一步降低，导致功率器件导通电阻较大的问题。
本发明实施例是这样实现的，一种通孔免对位的功率器件，所述功率器件包括衬底和外延层，所述功率器件在所述外延层上具有一深槽结构，所述深槽结构中从外向内依次包括绝缘层和栅极，所述深槽结构通过氧化使绝缘层沿深槽方向形成小于60度的斗状结构，所述深槽结构的顶部覆盖有氧化层；
所述功率器件还包括：在深槽结构外的外延层通过离子注入形成的源极和沟道；以及
通过刻蚀氧化层形成的通孔，所述通孔连接源极和沟道形成欧姆接触。
本发明实施例的另一目的在于，提供一种通孔免对位的功率器件的制作方法，所述方法包括制作衬底和外延层，所述方法在制作外延层之后还包括下述步骤：
在所述外延层上制作深槽结构；
在所述深槽结构中依次形成绝缘层和栅极；
对深槽结构外的外延层通过离子注入形成源极和沟道；
通过氧化使深槽结构中的绝缘层沿深槽方向形成小于60度的斗状结构，并使顶层覆盖一氧化层；
刻蚀氧化层形成通孔，以连接源极和沟道形成欧姆接触。
本发明实施例通过氧化使功率器件的绝缘层沿深槽方向呈斗状结构，从而保证在刻蚀通孔时不受光刻最小线宽和对位精度的限制，有利于增加器件密度，降低功率器件的导通电阻。
附图说明
图1为现有n型功率mosfet的剖面结构图；
图2-a至图2-i为本发明实施例提供的通孔免对位的功率器件的制作方法分解步骤示意图；
图3为本发明实施例提供的通孔免对位的功率器件的超结结构剖面图；
图4为本发明实施例提供的通孔免对位的功率器件的厚氧结构剖面图；
图5为本发明实施例提供的通孔免对位的功率器件的多层外延层的结构剖面图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例通过氧化使功率器件的绝缘层沿深槽方向呈斗状结构，从而保证在刻蚀通孔时不受光刻最小线宽和对位精度的限制，有利于增加器件密度，降低功率器件的导通电阻。
作为本发明一实施例，该通孔免对位的功率器件包括衬底和外延层，功率器件在外延层上具有一深槽结构，深槽结构中从外向内依次包括绝缘层和栅极，深槽结构通过氧化使绝缘层沿深槽方向形成小于60度的斗状结构，深槽结构的顶部覆盖有氧化层；
该功率器件还包括：在深槽结构外的外延层通过离子注入形成的源极和沟道；以及
通过刻蚀氧化层形成的通孔，通孔连接源极和沟道形成欧姆接触。
以下本发明实施例以硅基n型功率mosfet为例进行说明，值得说明的是，本发明实施例同样可以适用于其它半导体材料，如sic、igbt材料等等，当然，硅基功率mosfet也可以是p型。
图2-a至2-i可以看出本发明实施例提供的通孔免对位的功率器件的剖面结构，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，通孔免对位的硅基n型功率mosfet包括衬底11和外延层12，其中衬底11优选高掺杂n型衬底，外延层优选n型外延层，n型功率mosfet在外延层12上具有一深槽结构，深槽结构中从外向内依次包括栅氧14和多晶硅15，深槽结构通过氧化使栅氧14沿深槽方向形成小于60度的斗状结构，深槽结构的顶部覆盖有氧化层17；
该通孔免对位的硅基n型功率mosfet还包括：在深槽结构外的外延层12通过离子注入形成的源极和沟道；以及
通过刻蚀氧化层形成的通孔，通孔连接源极和沟道形成欧姆接触。
在本发明实施例中，可以通过光刻胶形成的光刻图案6刻蚀通孔，通常刻蚀深度在3000a附近。该氧化层17全部覆盖深槽结构或者部分覆盖深槽结构取决于刻蚀通孔时的刻蚀尺寸，通孔的刻蚀尺寸应小于或等于深槽结构的径向剖面中两相对位置的斗状结构顶端外延间的最远距离aa＇。当通孔的刻蚀尺寸应等于aa＇时，氧化层17全部覆盖深槽结构；当通孔的刻蚀尺寸应小于aa＇时，氧化层17部分覆盖深槽结构。
通过图2-d、图2-e可以看出，氧化层17可以包括湿氧氧化层和淀积氧化层，通过多步氧化过程逐渐形成。
值得说明的是，外延层12可以是单层外延，也可以是多层外延，对于单层外延，外延层的掺杂浓度是固定不变的。对于多层外延，多个外延层的掺杂浓度是不一样的，结合图2-i，外延层12a和12b，在实际应用中为了提高击穿电压，通常让外延层12b的掺杂浓度比外延层12a低；如果为了降低导通电阻，通常让外延层12b的掺杂浓度比外延层12a高。
本发明实施例通过氧化使功率器件的绝缘层沿深槽方向呈斗状结构，从而保证在刻蚀通孔时不受光刻最小线宽和对位精度的限制，有利于增加器件密度，降低功率器件的导通电阻。
图3为本发明实施例提供的通孔免对位的功率器件的超结结构剖面图，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一优选实施例，外延层12形成漂移区，为了降低漂移区的导通电阻，可以在漂移区中加入p柱18形成超结结构，以硅基n型功率mosfet为例，p型p柱18可以跟漂移区12产生横向耗尽，从而可以大幅降低漂移区的导通电阻。
另外，漂移区可以有多层，通过在漂移区中加入源极场板19，使源极场板19跟硅片之间利用绝缘层隔离，参见图4。
图4为本发明实施例提供的通孔免对位的功率器件的超结结构剖面图，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，绝缘层可以采用厚氧结构(fieldoxide)，其厚度通常取决于器件的击穿电压，对于击穿电压为100v的器件，10的厚度通常为6000a，对于击穿电压为60v的器件，10的厚度通常为3500a，器件的击穿电压越高，fieldoxide的厚度需要更厚。
在本发明实施例中源极场板19的作用是在横向耗尽漂移区，它可以在不牺牲击穿电压的情况下，大幅提高漂移区的掺杂浓度，从而可以降低漂移区的导通电阻。
本发明实施例通过氧化使功率器件的绝缘层沿深槽方向呈斗状结构，从而保证在刻蚀通孔时不受光刻最小线宽和对位精度的限制，有利于增加器件密度，降低功率器件的导通电阻。
本发明实施例的另一目的在于，提供一种通孔免对位的功率器件的制作方法，方法包括制作衬底和外延层，方法在制作外延层之后还包括下述步骤：
在外延层上制作深槽结构；
在深槽结构中依次形成绝缘层和栅极；
对深槽结构外的外延层通过离子注入形成源极和沟道；
通过氧化使深槽结构中的绝缘层沿深槽方向形成小于60度的斗状结构，并使顶层覆盖一氧化层；
刻蚀氧化层形成通孔，以连接源极和沟道形成欧姆接触。
以下本发明实施例以硅基n型功率mosfet为例进行说明。
步骤s101，制作衬底11，结合图2-a，该衬底11可以采用高掺杂的n型衬底；
步骤s102，在衬底11上制作外延层12，该外延层12为n型外延层；
在本发明实施例中，外延层12可以是单层外延，也可以是多层外延，对于单层外延，外延层的掺杂浓度是固定不变的。对于多层外延，多个外延层的掺杂浓度是不一样的，结合图5，外延层12a和12b，在实际应用中为了提高击穿电压，通常让外延层12b的掺杂浓度比外延层12a低；如果为了降低导通电阻，通常让外延层12b的掺杂浓度比外延层12a高。
优选地，为了修补后续刻蚀工艺对硅片造成的损伤，可以增加步骤s103，做一次牺牲氧化，也就是生长一层氧化层(oxide)，然后刻蚀掉，也可以直接执行步骤s104。
步骤s103，在外延层12上淀积氧化层(oxide)13或氮化层(nitride)，结合图2-b，并在淀积的氧化层或氮化层上刻蚀出一槽口；
在本发明实施例中，在n型外延层12上沉积一层氧化层(oxide)或氮化层(nitride)13，利用一张光掩模(mask)在氧化层13上开一个槽口。
步骤s104，通过槽口向外延层刻蚀，制作深槽结构；
步骤s105，在深槽结构中依次形成栅氧14和多晶硅15，然后刻蚀掉氧化层或氮化层，合图2-c；
在本发明实施例中，通过槽口向外延层12刻蚀形成一个深槽，并在深槽结构中长栅氧(gateoxide)14，在栅氧中沉积多晶硅(poly)15，然后进行poly的回刻(etchback)。沉积完poly，做回刻之前，可以先做一次cmp。沉积的poly通常是高掺杂的，其掺杂浓度在1e21以上。
步骤s106，对深槽结构外的外延层12通过离子注入形成源极和沟道；
在本发明实施例中，通过arsenic注入形成源极，通过boron注入形成沟道。在图2-c中多晶硅15的表面与外延层12的表面基本上平齐，但实际上可以使多晶硅15的表面比外延层12的表面略低一些。
步骤s107，通过氧化使深槽结构中的栅氧14沿深槽方向形成小于60度的斗状结构，并使顶层覆盖一氧化层17；
在本发明实施例中，硅和多晶硅全部氧化，并且可以分多次氧化，为了提高氧化的速度，可以先增加水蒸气采用湿氧氧化，再通过淀积氧化。
根据我们需要的ild(栅极线宽)的厚度，可以在上面在淀积一层oxide，然后基本bpsg(硼磷硅玻璃)的reflow(回流焊)，把表面oxide的形貌变平。
在工艺的实际过程中，poly和silicon同时氧化，poly的氧化速度会比silicon更快一些，因此其对应的oxide厚度会更厚，吃掉的poly会更多，silicon上面对应的oxide厚度会薄一些。
步骤s108，刻蚀氧化层形成通孔，以连接源极和沟道形成欧姆接触。
在本发明实施例中，可以通过光刻胶形成的光刻图案(photomask)6刻蚀通孔，该光刻图案通过对光掩模(mask)光刻而成，通常通孔的刻蚀深度在3000a附近。该氧化层17全部覆盖深槽结构或者部分覆盖深槽结构取决于刻蚀通孔时的刻蚀尺寸，通孔的刻蚀尺寸应小于或等于深槽结构的径向剖面中两相对位置的斗状结构顶端外延间的最远距离aa＇。当通孔的刻蚀尺寸应等于aa＇时，氧化层17全部覆盖深槽结构；当通孔的刻蚀尺寸应小于aa＇时，氧化层17部分覆盖深槽结构。
重要的是，光掩模(mask)6的宽度可以比实际需要的宽度更大，图2-h、图2-i分别示出了通孔的刻蚀尺寸在b-b＇、c-c＇对应的刻蚀效果，通过对氧化层(oxide)17进行刻蚀，使得下面的外延层(silicon)12被暴露出来，由于本发明实施例通过氧化使得栅氧形成了上宽下窄的斗状结构，在硅片表面oxide的宽度宽，硅片体内oxide的宽度窄，因此，不管光刻板的尺寸的开口大小，只要形成的photomask小于a-a’所对应的宽度，其暴露的silicon的宽度形状都是一样的。
作为本发明一优选实施例，为了降低漂移区的导通电阻，可以在步骤s102之后，以外延层作为漂移区，在漂移区中加入p柱18形成超结结构，以硅基n型功率mosfet为例，p型p柱18可以跟漂移区12产生横向耗尽，从而可以大幅降低漂移区的导通电阻。
在超结结构中，漂移区可以有多层，通过在漂移区中加入源极场板19，使源极场板19跟硅片之间利用绝缘层隔离，结合图4。
作为本发明另一优选实施例，绝缘层也可以采用厚氧结构(fieldoxide)，结合图4，在步骤s105之后，进一步在多晶硅的底部制作厚氧结构(fieldoxide)10，从而提高器件的耐压值，对于击穿电压为100v的器件，10的厚度通常为6000a，对于击穿电压为60v的器件，10的厚度通常为3500a，器件的击穿电压越高，fieldoxide的厚度需要越厚。
在本发明实施例中源极场板19的作用是在横向耗尽漂移区，它可以在不牺牲击穿电压的情况下，大幅提高漂移区的掺杂浓度，从而可以降低漂移区的导通电阻。
本发明实施例通过氧化使功率器件的绝缘层沿深槽方向呈斗状结构，从而保证在刻蚀通孔时不受光刻最小线宽和对位精度的限制，有利于增加器件密度，降低功率器件的导通电阻。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。