高功率PiN二极管及其制备方法与流程

本发明涉及半导体器件设计及制造领域，特别涉及一种高功率pin二极管及其制备方法。

背景技术：

近年来，研究天线宽频带、小型化、以及重构与复用的理论日趋活跃。在这种背景下，研究人员提出了一种新型天线概念-等离子体天线，该天线是一种将等离子体作为电磁辐射导向媒质的射频天线。等离子体天线的可利用改变等离子体密度来改变天线的瞬时带宽、且具有大的动态范围；还可以通过改变等离子体谐振、阻抗以及密度等，调整天线的频率、波束宽度、功率、增益和方向性动态参数；另外，等离子体天线在没有激发的状态下，雷达散射截面可以忽略不计，而天线仅在通信发送或接收的短时间内激发，提高了天线的隐蔽性，这些性质可广泛的应用于各种侦察、预警和对抗雷达，星载、机载和导弹天线，微波成像天线，高信噪比的微波通信天线等领域，极大地引起了国内外研究人员的关注，成为了天线研究领域的热点。

但是当前绝大多数的研究只限于气态等离子体天线，对固态等离子体天线的研究几乎还是空白。而固态等离子体一般存在于半导体器件中，无需像气态等离子那样用介质管包裹，具有更好的安全性和稳定性。

横向pin二极管是产生固态等离子体的重要半导体器件。经理论研究发现，固态等离子pin二极管在加直流偏压时，直流电流会在其表面形成自由载流子组成的固态等离子体，该等离子体具有类金属特性，使得该等离子体可以接收、辐射和反射电磁波，其辐射特性与表面等离子体的微波传输特性、浓度及分布密切相关。

目前所研究的pin二极管在加直流偏压时，本征区内的载流子分布会不均匀，本征区内深度越深的地方载流子浓度越低，使得等离子体区域在传输和辐射电磁波时性能衰减，而且这种二极管的功率密度低，使得现有的pin二极管的应用受到了很大的限制。

技术实现要素：

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种高功率pin二极管及其制备方法。

本发明的实施例提供了一种高功率pin二极管的制备方法，包括：

(a)选取soi衬底；

(b)利用刻蚀工艺刻蚀所述soi衬底以在待制备的所述pin二极管两侧形成第一有源区沟槽和第二有源区沟槽；

(c)利用原位掺杂工艺在所述第一有源区沟槽和所述第二有源区沟槽的第一指定区域分别形成第一p区和第二p区；

(d)利用原位掺杂工艺在所述第一有源区沟槽和所述第二有源区沟槽的第二指定区域分别形成第一n区和第二n区；

(e)利用cmp工艺对包括所述soi衬底、所述第一p区、所述第二p区、所述第一n区及所述第二n区的整个器件进行表面平整化处理；

(f)在所述第一有源区沟槽和所述第二有源区沟槽的第三指定区域制作引线以完成所述pin二极管的制备。

在本发明的一个实施例中，步骤(a)包括：

选取掺杂浓度为1×10¹⁴～9×10¹⁴cm^-3，晶向为(100)的p型soi衬底，且其顶层材料为厚度为100μm的多晶硅。

在本发明的一个实施例中，步骤(b)包括：

(b1)利用cvd工艺，在所述soi衬底上淀积sin材料以形成保护层；(b2)利用光刻工艺，在所述保护层表面形成第一有源区沟槽图形；

(b3)利用干法刻蚀工艺刻蚀所述保护层及所述soi衬底以在所述soi衬底内形成所述第一有源区沟槽；

(b4)利用光刻工艺，在所述保护层表面形成第二有源区沟槽图形；

(b5)利用干法刻蚀工艺，刻蚀所述保护层及所述soi衬底以在所述soi衬底内形成所述第二有源区沟槽。

在本发明的一个实施例中，步骤(c)包括：

(c1)利用cvd工艺，在所述第一有源区沟槽和所述第二有源区沟槽表面生长第一sio2层；

(c2)利用湿法刻蚀工艺，去除所述第一指定区域处的所述第一sio2层；(c3)利用原位掺杂工艺，在所述第一指定区域处生长形成第一p区和所述第二p区；

(c4)利用干法刻蚀工艺，对所述第一p区及所述第二p区进行平整化处理；

(c5)利用湿法刻蚀工艺，去除所述第一sio2层。

在本发明的一个实施例中，在步骤(c1)之前还包括：

(c11)利用氧化工艺，对所述第一有源区沟槽和第二有源区沟槽的侧壁进行氧化以形成氧化层；

(c12)利用湿法刻蚀工艺，刻蚀所述氧化层以完成所述第一有源区沟槽和第二有源区侧壁的平坦化处理。

在本发明的一个实施例中，步骤(d)包括：

(d1)利用cvd工艺，在所述第一有源区沟槽和所述第二有源区沟槽表面生长第二sio2层；

(d2)利用湿法刻蚀工艺，去除所述第二指定区域的所述第二sio2层；

(d3)利用原位掺杂工艺，在所述第二指定区域生长形成所述第一n区和所述第二n区；

(d4)利用干法刻蚀工艺，对所述第一n区及所述第二n区进行平整化处理；

(d5)利用湿法刻蚀工艺，去除所述第二sio2层。

在本发明的一个实施例中，在步骤(f)之前还包括：

(x1)利用cvd工艺，在包括所述soi衬底、所述第一p区、所述第二p区、所述第一n区及所述第二n区的整个器件表面淀积第三sio2层；

(x2)利用退火工艺，在950～1150℃温度下，对所述第一p区、所述p区、所述第一n区及所述第二n区进行杂质激活处理；

(x3)利用刻蚀工艺，刻蚀所述第三sio2层在所述第二有源区沟槽侧壁形成侧壁保护区。

在本发明的一个实施例中，步骤(x3)包括：

(x31)利用光刻工艺，在所述第三sio2层表面形成第一有源区沟槽图形；(x32)利用干法刻蚀工艺，刻蚀所述第三sio2层；

(x33)利用光刻工艺，在所述第三sio2层表面形成侧壁保护区图形；

(x34)利用干法刻蚀工艺，刻蚀所述第三sio2层以在所述第二有源区沟槽侧壁形成所述侧壁保护区。

在本发明的一个实施例中，步骤(f)包括：

(f1)利用光刻工艺，在所述第三指定区域形成引线孔；

(f2)利用溅射工艺，在所述引线孔位置溅射金属以形成所述引线；

(f3)钝化处理并光刻pad以形成所述pin二极管。

本发明的另一个实施例提供了一种高功率pin二极管，由上述实施例中的任一项所述的方法制备形成。

与现有技术相比，本发明具有以下有益效果：

1)本发明采用两层沟槽设计，在加直流偏压时，本征区内的载流子分布更加均匀，极大地改善了器件性能。

2)本发明工艺简单，可行性高。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例提供的一种高功率pin二极管的制备方法流程图；

图2a-图2r为本发明实施例的一种高功率pin二极管的制备方法示意图；

图3为本发明实施例提供的一种高功率pin二极管的结构示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例1：

请参见图1，图1为本发明实施例提供的一种高功率pin二极管的制备方法流程图，其中，所述制备方法包括：

(a)选取soi衬底；

(b)利用刻蚀工艺刻蚀所述soi衬底以在待制备的所述pin二极管两侧形成第一有源区沟槽和第二有源区沟槽；

(c)利用原位掺杂工艺在所述第一有源区沟槽和所述第二有源区沟槽的第一指定区域分别形成第一p区和第二p区；

(d)利用原位掺杂工艺在所述第一有源区沟槽和所述第二有源区沟槽的第二指定区域分别形成第一n区和第二n区；

(e)利用cmp工艺对包括所述soi衬底、所述第一p区、所述第二p区、所述第一n区及所述第二n区的整个器件进行表面平整化处理；

(f)在所述第一有源区沟槽和所述第二有源区沟槽的第三指定区域制作引线以完成所述pin二极管的制备。

优选地，步骤(a)可以包括：

选取掺杂浓度为1×10¹⁴～9×10¹⁴cm^-3，晶向为(100)的p型soi衬底，且其顶层材料为厚度为100μm的多晶硅。

优选地，步骤(b)可以包括：

(b1)利用cvd工艺，在所述soi衬底上淀积sin材料以形成保护层；(b2)利用光刻工艺，在所述保护层表面形成第一有源区沟槽图形；

(b3)利用干法刻蚀工艺刻蚀所述保护层及所述soi衬底以在所述soi衬底内形成所述第一有源区沟槽；

(b4)利用光刻工艺，在所述保护层表面形成第二有源区沟槽图形；

(b5)利用干法刻蚀工艺，刻蚀所述保护层及所述soi衬底以在所述soi衬底内形成所述第二有源区沟槽。

优选地，步骤(c)可以包括：

(c1)利用cvd工艺，在所述第一有源区沟槽和所述第二有源区沟槽表面生长第一sio2层；

(c2)利用湿法刻蚀工艺，去除所述第一指定区域处的所述第一sio2层；(c3)利用原位掺杂工艺，在所述第一指定区域处生长形成第一p区和所述第二p区；

(c4)利用干法刻蚀工艺，对所述第一p区及所述第二p区进行平整化处理；

(c5)利用湿法刻蚀工艺，去除所述第一sio2层。

优选地，在步骤(c1)之前还可以包括：

(c11)利用氧化工艺，对所述第一有源区沟槽和第二有源区沟槽的侧壁进行氧化以形成氧化层；

(c12)利用湿法刻蚀工艺，刻蚀所述氧化层以完成所述第一有源区沟槽和第二有源区侧壁的平坦化处理。

优选地，步骤(d)可以包括：

(d1)利用cvd工艺，在所述第一有源区沟槽和所述第二有源区沟槽表面生长第二sio2层；

(d2)利用湿法刻蚀工艺，去除所述第二指定区域的所述第二sio2层；

(d3)利用原位掺杂工艺，在所述第二指定区域生长形成所述第一n区和所述第二n区；

(d4)利用干法刻蚀工艺，对所述第一n区及所述第二n区进行平整化处理；

(d5)利用湿法刻蚀工艺，去除所述第二sio2层。

优选地，在步骤(f)之前还可以包括：

(x1)利用cvd工艺，在包括所述soi衬底、所述第一p区、所述第二p区、所述第一n区及所述第二n区的整个器件表面淀积第三sio2层；

(x2)利用退火工艺，在950～1150℃温度下，对所述第一p区、所述p区、所述第一n区及所述第二n区进行杂质激活处理；

(x3)利用刻蚀工艺，刻蚀所述第三sio2层在所述第二有源区沟槽侧壁形成侧壁保护区。

优选地，步骤(x3)可以包括：

(x31)利用光刻工艺，在所述第三sio2层表面形成第一有源区沟槽图形；(x32)利用干法刻蚀工艺，刻蚀所述第三sio2层；

(x33)利用光刻工艺，在所述第三sio2层表面形成侧壁保护区图形；

(x34)利用干法刻蚀工艺，刻蚀所述第三sio2层以在所述第二有源区沟槽侧壁形成所述侧壁保护区。

优选地，步骤(f)可以包括：

(f1)利用光刻工艺，在所述第三指定区域形成引线孔；

(f2)利用溅射工艺，在所述引线孔位置溅射金属以形成所述引线；

(f3)钝化处理并光刻pad以形成所述pin二极管。

本实施例，通过采用两层沟槽设计，在加直流偏压时，本征区内的载流子分布更加均匀，极大地改善了器件性能。

实施例2：

请参照图2a-图2r，图2a-图2r为本发明实施例的一种高功率pin二极管的制备方法示意图，该制备方法包括如下步骤：

请参照图2a-图2r，图2a-图2r为本发明实施例提供的一种横向双沟道功率pin二极管的制备方法示意图，该制备方法包括如下步骤：

第1步、选取soi衬底001，如图2a所示；

第2步、利用cvd工艺，在soi衬底001上生长氮化硅层002，如图2b所示；

第3步、利用光刻工艺，在氮化硅层002表面形成沟槽图形区域；利用干法刻蚀工艺，在沟槽图形区域刻蚀氮化硅层002和soi衬底001，形成第一有源区沟槽003和第二有源区沟槽004，如图2c所示；

第4步、氧化第一有源区沟槽003及第二有源区沟槽004四周侧壁形成氧化层005，如图2d所示；

第5步、利用湿法刻蚀工艺，刻蚀氧化层005，使第一有源区沟槽003及第二有源区沟槽004平整化，如图2e所示；

第6步、利用cvd工艺，在整个材料表面生长第一sio2层006，如图2f所示；

第7步、利用湿法刻蚀工艺，选择性刻蚀第一sio2层006，形成p型有源区待生长区域，如图2g所示；

第8步、利用原位掺杂工艺，在p型有源区待生长区域生长第一p区007和第二p区008，如图2h所示；

第9步、利用干法刻蚀工艺，对第一p区007及第二p区008的表面进行平整化处理；利用湿法刻蚀工艺，去除第一sio2层006，如图2i所示；第10步、利用cvd工艺，在整个材料表面生长第二sio2层009，如图2j所示；

第11步、利用湿法刻蚀工艺，选择性刻蚀第二sio2层009，形成n型有源区待生长区域，如图2k所示；

第12步、利用原位掺杂工艺，在n型有源区待生长区域生长第一n区010和第二n区011，如图2l所示；

第13步、利用干法刻蚀工艺，对第一n区010及第二n区011的表面进行平整化处理；利用湿法刻蚀工艺去除第二sio2层009，如图2m所示；第14步、利用cmp工艺去除氮化硅层002和衬底表面的部分多晶硅层，使整个材料表面平整化，如图2n所示；

第15步、利用cvd工艺，在包括soi衬底001的整个材料的表面生长第三sio2层012，如图2o所示；

第16步、在950-1150℃温度下，利用退火工艺，激活第一p区007、第二p区008、第一n区010及第二n区011中的杂质；

第17步、利用湿法刻蚀工艺，选择性刻蚀所述第三sio2层，形成引线孔013，如图2p所示；

第18步、在引线孔013的区域溅射au材料，形成引线014，如图2q所示；

第19步、在包括引线014的整个材料的表面生长氮化硅钝化层015，如图2r所示。

实施例三

请参照图3，图3为本发明实施例提供的一种高功率pin二极管的结构示意图。该发光管采用上述如图2a-图2r所示的制备方法制成。具体地，所述二极管包括：soi衬底301、第一p区302、第二p区303、第一n区304、第二n区305、引线306及氮化硅钝化层307。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。