功率二极管的制备方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，特别是涉及一种功率二极管的制备方法。
【背景技术】
[0002]二极管是一种发展迅速、应用广泛的电力电子器件。二极管根据其用途可以分为整流二极管、检波二极管、限幅二极管等。传统的整流二极管主要有PN结二极管和肖特基二极管两类。但是PN结二极管正向压降较大，反向恢复时间较长；肖特基二极管正向压降小，反向恢复时间短，但其反向漏电流相对较高。
【发明内容】
[0003]基于此，有必要针对上述问题，提供一种可以优化功率二极管的反向漏电流与正向压降之间的关系的制备方法。
[0004]一种功率二极管的制备方法，包括:提供衬底，在所述衬底的正面生长N型层；在所述N型层的正面形成终端保护环；在所述N型层的正面形成氧化层，并对所述终端保护环进行推结；用有源区光刻板光刻并刻蚀掉有源区区域的所述氧化层，去胶后，在所述有源区区域的所述N型层的正面形成栅氧化层，在所述栅氧化层上淀积形成多晶硅层；用多晶硅光刻板光刻并刻蚀所述多晶硅层，再以光刻胶和所述多晶硅层为掩蔽层向被刻蚀开的区域自对准注入N型离子，在所述栅氧化层下方形成N型重掺杂区；以所述光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区；用P阱光刻板光刻，并以光刻胶为掩蔽层注入P型离子，形成P型体区；进行热退火，激活注入的杂质；进行正面金属化及背面金属化处理。
[0005]在其中一个实施例中，所述在所述N型层的正面形成终端保护环的步骤包括:在所述N型层的正面形成薄垫氧化层，用终端保护环光刻板进行光刻，以光刻胶作为掩蔽层注入P型离子，在所述薄垫氧化层下方形成P型终端保护环。
[0006]在其中一个实施例中，所述以所述光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区的步骤中，被刻蚀去除的娃厚度为0.15?0.3 μ m。
[0007]在其中一个实施例中，所述用多晶娃光刻板光刻并刻蚀所述多晶娃层，再以光刻胶和多晶硅层为掩蔽层向被刻蚀开的区域自对准注入N型离子，在所述栅氧化层下方形成N型重掺杂区的步骤中，所述N型离子为砷离子；所述以所述光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区的步骤中，所述P型离子包括硼离子和BF2 ;所述用P阱光刻板光刻，并以光刻胶为掩蔽层注入P型离子，形成P型体区的步骤中，所述P型离子为硼离子。
[0008]在其中一个实施例中，所述用多晶娃光刻板光刻并刻蚀所述多晶娃层，再以光刻胶和多晶硅层为掩蔽层向被刻蚀开的区域自对准注入N型离子，在所述栅氧化层下方形成N型重掺杂区的步骤中，所述砷离子注入能量为30?50KeV，注入剂量为I X 115?I X 116cm _2;所述以所述光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区的步骤中，所述硼离子注入剂量为I X 113?5 X 113 cm _2，注入能量为80?10KeV, BF2注入能量为20?40KeV,注入剂量为6 X 114?I X 115 Cm 2 ;所述用P阱光刻板光刻，并以光刻胶为掩蔽层注入P型离子，形成P型体区的步骤中，所述硼离子注入能量为30?50KeV，注入剂量为I X 113?5 X 113 cm _2。
[0009]在其中一个实施例中，所述以所述光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区的步骤中，所述P型离子是分为多次进行注入。
[0010]在其中一个实施例中，所述推结的温度小于或等于1100°C，时间为60?200分钟，
且在无氧环境下进行。
[0011]在其中一个实施例中，所述N型层的厚度为3?20 μ m，电阻率为0.5?10 Ω.Cm0
[0012]在其中一个实施例中，所述衬底为晶向〈100〉的N型硅片。
[0013]在其中一个实施例中，所述氧化层的厚度为1000?5000埃。
[0014]上述功率二极管的制备方法先制备器件的N型重掺杂区以及P+区再进行P型体区的制备，可以通过调整P阱光刻板的特征尺寸来调节MOS沟道的长度，优化反向漏电流与正向压降之间的关系，降低正向压降的同时反向漏电流也会得到改善。
【附图说明】
[0015]图1为一实施例中功率二极管的制备方法的流程图；
[0016]图2?图8为一实施例中采用功率二极管的制备方法制备的功率二极管在制备过程中的局部剖视图；
[0017]图9是一实施例中功率二极管的制备方法制备得到的功率二极管的剖视图。
【具体实施方式】
[0018]为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。在本说明书和附图中，分配给层或区域的参考标记N和P表示这些层或区域分别包括大量电子或空穴。进一步地,分配给N或P的参考标记+和一表示掺杂剂的浓度高于或低于没有这样分配到标记的层中的浓度。在下文的实施例的描述和附图中，类似的组件分配有类似的参考标记且该处省略其冗余说明。
[0019]如图1所示，为一实施例的功率二极管的制备方法的流程图。该制备方法包括如下步骤。
[0020]S102，提供衬底，在衬底的正面生长N型层。
[0021]衬底10的材质可以为硅、碳化硅、砷化镓、磷化铟或者锗硅等半导体材料。在本实施例中，衬底10为晶向〈100〉的N型硅片。
[0022]在本实施例中，在衬底10的正面(形成功率二极管的正面结构的一面)外延生长一定厚度以及电阻率的N型层20。N型层20的厚度为3?20 μ m，电阻率为0.5?10 Ω.cm。N型层20的厚度根据需要制备的功率二极管对耐压需求进行设定。在一个实施例中，当功率二极管为100V耐压的器件时，其厚度为10 μ m,电阻率为2 Ω.cm。
[0023]S104,在N型层的正面形成终端保护环。
[0024]在N型层20的正面生成薄垫氧化层30。然后采用终端保护环(ring)光刻板进行光刻，以光刻胶40为掩蔽层注入P型离子，在薄垫氧化层30下方形成P型终端保护环(Pring)0图2中示出了三个终端保护环31、32以及33，其中终端保护环31处于有源区区域，终端保护环32部分位于有源区区域。在其他的实施例中，终端保护环的数量并不限于本实施例的终端保护环的数量，可以根据器件实际需要进行选择和设置。
[0025]在本实施例中，注入的P型离子301为硼离子，注入能量为50?80KeV，注入剂量为IXlO13?IXlO14 cm _2。在其他的实施例中，也可以用其他的P型离子进行替代。图2为完成步骤S104后的功率二极管的局部剖视图。
[0026]S106，在N型层的正面形成氧化层，并对终端保护环进行推结。
[0027]去除光刻胶40后，在N型层20的正面淀积厚度为1000?5000埃的氧化层50，并对P型终端保护环进行推结。图3为完成步骤S106后的功率二极管的局部剖视图。在本实施例中，推结过程为无氧环境，温度小于或等于1100°C，时间为60?200分钟。为节约成本，在其他实施例中，可以将本步骤中的形成氧化层50和推结过程结合为有氧推结热过程。
[0028]S108，用有源区光刻板光刻并刻蚀掉有源区区域的氧化层，形成栅氧化层，在栅氧化层上淀积形成多晶硅层。
[0029]在需要制备器件的区域采用有源区光刻板(active光刻板)进行有源区刻蚀。刻蚀掉有源区区域的氧化层50后，去除光刻胶，热生长形成栅氧化层60，并在栅氧化层60上淀积多晶硅，形成多晶硅层70，并对多晶硅层70进行掺杂。栅氧化层60和多晶硅层70的厚度可以根据实际需要进行确定。在本实施例中，栅氧化层60的厚度为20?100埃，形成的多晶硅层70的厚度为800?6000埃。通过对多晶硅层70的厚度调节，可以对掺杂区的杂质分布进行调节，从而达到降低器件正向压降Vf的目的。图4为完成步骤S108后的功率二极管的局部剖视图。
[0030]S110，用多晶硅光刻板光刻并刻蚀多晶硅层，再向被刻蚀开的区域自对准注入N型离子，形成N型重掺杂区。
[0031]用多晶娃(poly)光刻板对多晶娃层70进行刻蚀,再在被刻蚀开的区域下方自对准注入N型离子，在栅氧化层60下方形成N型重掺杂区(NSD) 82，暂不去胶。在本实施例中，注入的N型离子为砷离子，注入能量为30?50KeV，注入剂量为I X 115?I X 116 cm _2。图5为完成步骤SllO后的功率二极管的局部剖视图。
[0032]S112，以光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并向被刻蚀开的区域下方注入P型离子，形成P+区。
[0033]以多晶娃光刻胶40作为掩蔽层,先后进行栅氧化层60的刻蚀和娃刻蚀,并向被刻蚀开的区域下方分多次注入P型离子，形成深P+区84。
[0034]在本实施例中，在进行硅刻蚀过程中，被刻蚀去除的硅的厚度为0.15?0.3 μ m，形成沟槽结构，以获得较好的杂质分布和更大的金属接触面积，