功率二极管的制备方法
【技术领域】
[0001]本发明涉及半导体制备技术领域，特别是涉及一种功率二极管的制备方法。
【背景技术】
[0002]二极管使用一种应用广泛的电子电力器件，生产以及使用过程对二极管性能的要求也逐渐提高。二极管的导通压降对二极管功耗的影响较大，降低二极管的导通压降具有重要意义。
【发明内容】
[0003]基于此，有必要针对上述问题，提供一种低正向导通压降的功率二极管的制备方法。
[0004]—种功率二极管的制备方法，包括:提供衬底，在所述衬底的正面生长N型层；在所述N型层的正面形成终端保护环；在所述N型层的正面表面形成氧化层，对所述终端保护环进行推结；用有源区光刻板光刻并刻蚀掉有源区区域的所述氧化层，去胶后，在所述有源区区域的所述N型层的正面形成栅氧化层，在所述栅氧化层上淀积形成多晶硅层；在所述多晶硅层和所述氧化层表面淀积形成二氧化硅层；用多晶硅光刻板光刻，先后进行二氧化硅层刻蚀和多晶硅层刻蚀，并向被刻蚀开的区域进行自对准注入N型离子，在所述栅氧化层下方形成N型重掺杂区；以光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区；去除所述光刻胶，以所述二氧化硅层作为掩蔽层注入P型离子，形成P型体区；进行热退火，激活注入的杂质；在所述多晶硅层和所述栅氧化层被刻蚀开的开口处形成侧墙结构，并去除所述二氧化硅层；进行正面金属化及背面金属化处理。
[0005]在其中一个实施例中，所述用多晶娃光刻板光刻，先后进行二氧化娃层刻蚀和多晶硅层刻蚀，并向被刻蚀开的区域进行自对准注入N型离子，在所述栅氧化层下方形成N型重掺杂区的步骤中，所述二氧化硅层的刻蚀为各向同性刻蚀，所述多晶硅层的刻蚀为各向异性刻蚀。
[0006]在其中一个实施例中，所述在所述多晶硅层和所述栅氧化层被刻蚀开的开口处形成侧墙结构，并去除所述二氧化硅层的步骤，包括:在圆片正面涂上一层光刻胶，通过回刻蚀在所述多晶硅层和所述栅氧化层被刻蚀开的开口处形成侧墙结构后，刻蚀去除所述二氧化娃层。
[0007]在其中一个实施例中，所述在所述N型层的正面形成终端保护环的步骤包括:在所述N型层的正面表面形成薄垫氧化层，用终端保护环光刻板进行光刻，以光刻胶作为掩蔽层注入P型离子，在所述薄垫氧化层下方形成P型终端保护环。
[0008]在其中一个实施例中，所述以所述光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区的步骤中，被刻蚀去除的娃厚度为0.15?0.3 μ m。
[0009]在其中一个实施例中，所述用多晶硅光刻板光刻，先后进行二氧化硅层刻蚀和多晶硅层刻蚀，并向被刻蚀开的区域进行自对准注入N型离子，在所述栅氧化层下方形成N型重掺杂区的步骤中，所述N型离子为砷离子；所述以光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区的步骤中，所述P型离子包括硼离子和BF2 ;所述去除所述光刻胶，以所述二氧化硅层作为掩蔽层注入P型离子，形成P型体区的步骤中，所述P型离子为硼离子。
[0010]在其中一个实施例中，所述用多晶娃光刻板光刻，先后进行二氧化娃层刻蚀和多晶硅层刻蚀，并向被刻蚀开的区域进行自对准注入N型离子，在所述栅氧化层下方形成N型重掺杂区的步骤中，所述砷离子注入能量为30?50KeV，剂量为I X 115?I X 116 cm _2 ;所述以光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区的步骤中，所述硼离子注入总剂量为I X 113?5X 113cm _2，注入能量为80?10KeV, BF2注入能量为20?40KeV,剂量为6 X 114?I X 115 cm _2 ；所述去除所述光刻胶，以所述二氧化硅层作为掩蔽层注入P型离子，形成P型体区的步骤中，所述硼离子注入能量为30?50KeV，剂量为I X 113?5 X 113 cm _2。
[0011]在其中一个实施例中，所述以光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并通过离子注入向被刻蚀开的区域下方注入P型离子，形成P+区的步骤中，所述P型离子是分为多次进行注入。
[0012]在其中一个实施例中，所述推结的温度小于或等于1100°C，时间为60?200分钟，
且在无氧环境下进行。
[0013]在其中一个实施例中，所述在所述多晶硅层和氧化层表面淀积形成二氧化硅层的步骤中，是以正硅酸乙酯为反应剂进行低压化学气相淀积。
[0014]上述功率二极管的制备方法，通过调整对二氧化硅层各向同性刻蚀的程度以及离子注入剂量及能量，可以调节DMOS结构的阈值电压，实现对器件的正向压降的调节。完成P型体区后，去除淀积形成的二氧化硅层，可以增大金属与多晶硅的接触面积，降低热阻。同时可以促进多晶硅下方电子的积累，进一步降低器件的正向导通压降。并且可以省去P阱光刻版及相应的光刻流程，节省成本。
【附图说明】
[0015]图1为一实施例中功率二极管的制备方法的流程图；
[0016]图2?图10为一实施例中采用功率二极管的制备方法制备的功率二极管在制备过程中的局部剖视图；
[0017]图11为一实施例中功率二极管的制备方法制备得到的功率二极管剖视图。
【具体实施方式】
[0018]为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0019]如图1所示，为一实施例的功率二极管的制备方法的流程图。该制备方法包括如下步骤。
[0020]步骤S102，提供衬底，在衬底的正面生长N型层。
[0021]衬底10的材质为硅、碳化硅、砷化镓、磷化铟或者锗硅等半导体材料。在本实施例中，衬底10为晶向〈100〉的N型硅片。
[0022]在本实施例中，在衬底10的正面(形成功率二极管的正面结构的一面)外延生长一定厚度以及电阻率的N型层20。N型层20的厚度为3?20 μ m，电阻率为0.5?10 Ω.cm。N型层20的厚度根据需要制备的功率二极管对耐压的需求进行设定。在一个实施例中，当功率二极管为100V耐压的器件时，其厚度为10 μ m,电阻率为2 Ω.cm。
[0023]S104,在N型层的正面形成终端保护环。
[0024]在N型层20的正面表面生成薄垫氧化层30。然后采用终端保护环(ring)光刻板进行光刻，以光刻胶40为掩蔽层注入P型离子，在薄垫氧化层30下方形成P型终端保护环(Pring)0图2中示出了三个终端保护环31、32以及33，其中终端保护环31处于有源区区域，终端保护环32部分位于有源区区域。在其他的实施例中，终端保护环的数量并不限于本实施例的终端保护环的数量，可以根据器件实际需要进行选择和设置。
[0025]在本实施例中，注入的P型离子301为硼离子，注入能量为50?80KeV，注入剂量为IXlO13?IXlO14 cm _2。在其他的实施例中，也可以用其他的P型离子进行替代。图2为完成步骤S104后的功率二极管的局部剖视图。
[0026]S106，在N型层的正面表面形成氧化层，对终端保护环进行推结。
[0027]去除光刻胶40后，在N型层20的正面淀积形成厚度为1000?5000埃的氧化层50，并对终端保护环进行推结。图3为完成步骤S106后的功率二极管的局部剖视图。在本实施例中，推结过程为无氧环境，温度小于或等于1100°C，时间为60?200分钟。为节约成本，在其他的实施例中，可以将本步骤中形成氧化层50和推结过程结合为有氧推结热过程。
[0028]S108，用有源区光刻板光刻并刻蚀掉有源区区域的氧化层，形成栅氧化层，在栅氧化层上淀积形成多晶硅层。
[0029]在需要制备器件的区域采用有源区光刻板(active光刻板)进行有源区刻蚀。刻蚀掉有源区区域的氧化层50后，去除光刻胶，热生长形成栅氧化层60，并在栅氧化层60上淀积多晶硅，形成多晶硅层70。在本实施例中，栅氧化层60的厚度为20?100埃，形成的多晶硅层70的厚度为800?6000埃。在其他实施例中，栅氧化层60和多晶硅层70的厚度可以根据实际需要进行确定。通过对多晶硅层70厚度的调节，可以对掺杂区的杂质分布进行调节，从而达到降低器件正向压降Vf的目的。图4为完成步骤S108后的功率二极管的局部剖视图。
[0030]SI 10，在多晶硅层和氧化层表面淀积形成二氧化硅层。
[0031]在多晶硅层70和氧化层50的正表面通过低压化学气相淀积(LPCVD)以正硅酸乙酯(TEOS)作为反应剂淀积形成二氧化硅层80。二氧化硅层80的厚度可以根据实际需要进行选择。图5为完成步骤SllO后的功率二极管的局部剖视图。
[0032]S112,用多晶娃光刻板光刻,先后进行二氧化娃层刻蚀和多晶娃层刻蚀，向被刻蚀开的区域注入N型离子形成N型重掺杂区。
[0033]用多晶娃(poly)光刻板光刻,先后进行二氧化娃层80的刻蚀和多晶娃层70的刻蚀，形成多晶硅栅并露出光刻窗口。在本实施例中，多晶硅层70的刻蚀为各向异性刻蚀，二氧化硅层80的刻蚀为各向同性刻蚀，故二氧化硅层80被刻蚀开的开口为碗口结构。通过该光刻窗口向被刻蚀区域进行自对准注入N型离子，形成N型重掺杂区(NSD)92，暂不去胶。注入的N型离子为砷离子，注入能量为30?50KeV，剂量为I X 115?I X 116 cm _2。通过调整对二氧化硅层80各向同性刻蚀的程度和离子注入的剂量及能量来调节DMOS结构的阈值电压，实现对器件的正向导通压降的调节。图6为完成步骤S112后的功率二极管的局部剖视图。
[0034]S114，以光刻胶作为掩蔽层，先后进行栅氧化层刻蚀和硅刻蚀，并向被刻蚀开的区域下方注入P型离子，形成P+区。
[0035]以多晶娃光刻胶40作为掩蔽层,先后进行栅氧化层60的刻蚀和娃刻蚀,并向被刻蚀开的区域下方分多次注入P型离子，形成深P+区94。
[0036]在本实施例中，在进行硅刻蚀过程中，被刻蚀去除的硅的厚度为0.15?0.3 μ m，形成一个浅槽结构，以获得较好的杂质分布和更大的金属接触面积，提高器件的性能。注入的P型离子包括硼离子和BF2。硼离子分四次注入，注入能量为80?lOOKeV，注入总剂量为IXlO13 ?