半导体装置的制作方法
iii/v族化合物半导体(一般称为iii-v族化合物半导体)近年来因其在电子及光电子装置中的良好应用前景而受到大量研究。此类iii-v族化合物半导体的大的能带隙及高的电子饱和速度使得其成为用于高温、高速率、及/或高功率电子/光电子应用中的优异候选者。采用此类iii-v族化合物半导体的电子装置的各种实例包括高电子迁移率晶体管(highelectronmobilitytransistor，hemt)及其他异质结双极型晶体管(heterojunctionbipolartransistor)。采用此类iii-v族化合物半导体的光电子装置的各种实例包括蓝色发光二极管(lightemittingdiode，led)、激光二极管、及紫外(uv)光检测器。
一般来说，此类装置形成在一个或多个外延生长的iii-v族化合物半导体(例如，氮化钾(gan))膜上，所述膜因硅与其他生长衬底相比具有较低成本且具有加工兼容性而生长于晶片级iv族半导体衬底(例如，硅晶片)上。在通常包括数百万个晶粒的晶片上的各晶粒中形成所述装置之后，执行例如至少一种晶粒准备工艺(例如，锯切工艺、激光切割工艺等)，以使所述各晶粒彼此“分离”，以形成个别的半导体芯片。因此，各半导体芯片可单独封装。然而，所述分离工艺可对每一晶粒的一个或多个外延生长的iii-v族化合物半导体膜造成各种类型的机械损伤(例如，断裂、分层等)，此继而使得产率劣化及/或晶粒上已形成的装置的性能劣化。
技术实现要素：
本发明实施例提供一种半导体装置包括衬底。衬底被iii-v族化合物半导体层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中。密封环结构包括环绕电路区的第一通孔结构。第一通孔结构延伸穿过衬底的一部分及iii-v族化合物半导体层。
附图说明
结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，各种特征未必按比例绘制。实际上，为清晰地论述起见，可任意增大或减小各种特征的尺寸及几何形状。
图1说明根据一些实施例，一种形成半导体装置的方法的实施例的流程图。
图2、图3、图4b、图5、图6、图7、图8、及图9b说明根据一些实施例，由图1所示的方法制成的示例性半导体装置在各种制造阶段期间的剖视图。
图4a及图9a分别说明根据一些实施例图4b及图9b的对应俯视图。
具体实施方式
以下公开内容阐述了用于实作主题的不同特征的各种示例性实施例。下文阐述组件及配置的具体实例以简化本发明内容。当然这些组件及配置仅为实例且并非旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本发明内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的方向外还囊括装置在使用或操作中的不同方向。装置可具有其他方向(旋转90度或其他方向)，且本文中所引用的与空间相关的描述语可同样相应地进行解释。
本发明实施例内容提供包括密封环结构的半导体装置的各种实施例，所述密封环结构用于在一个或多个晶粒准备工艺中保护半导体装置、更具体来说半导体装置的被所述密封环结构环绕的有源电路组件(例如，晶体管)免受上述机械损伤。在一些实施例中，此种密封环结构可用于在晶粒准备工艺及/或一些后续封装工艺期间进一步保护半导体装置免受湿气降解、离子污染。在一些实施例中，此种半导体装置可形成于至少一个iii-v族化合物半导体(例如，gan)层上，所述层设置于(例如，外延生长于)通过晶粒准备工艺而自硅晶片单个化的各硅芯片(通常称为“硅晶粒”)上。因此，半导体装置的有源电路组件可包括各种gan基装置，例如gan基高压晶体管、gan基发光二极管(led)、gan基高电子迁移率晶体管(hemt)等。
在一些实施例中，所公开的密封环结构包括壁结构以及进一步环绕所述壁结构的贯穿gan通孔(through-gan-via，tgv)结构，所述壁结构紧密环绕半导体装置的有源电路组件。在一些实施例中，在半导体装置的各有源电路组件形成于电路区中之后但在上述晶粒准备工艺之前，每一半导体装置的壁结构及tgv结构形成于密封环区中。换言之，包括相应有源电路组件及密封环结构的多个此类半导体装置可形成于晶片(例如，硅晶片)上的相应区域中，且随后执行一个或多个晶粒准备工艺以单个化每一所述半导体装置。因此，所公开的包括壁结构及tgv结构的密封环结构可有利地提供至少两个抵御在一个或多个晶粒准备工艺期间可发生的任何机械损伤的保护层。
图1说明根据本发明实施例内容一个或多个实施例的一种形成半导体装置的方法100的流程图。应注意，方法100仅为实例，且并非旨在限制本公开内容。在一些实施例中，半导体装置是gan基装置的至少一部分。本文中使用的用语“gan基装置”是指包括至少一个由gan(或类似物)材料形成的组件的半导体装置。在本发明实施例内容中所述的gan基装置是指任意gan基半导体装置，例如gan基晶体管、gan基二极管等。然而，应注意，方法100并不限于制作此种gan基装置。也就是说，在保持处于本发明实施例内容的范围内的同时，方法100可用于制作多种iv族半导体(例如，硅(si))系装置及iii-v族化合物半导体(例如，砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)、砷化铟镓(ingaas)、或其组合)基装置中的任一者。也应注意，图1所示的方法不会生成完整的gan基装置。可利用互补型金属氧化物半导体(complementarymetal-oxide-semiconductor，cmos)技术处理来制造完整的gan基装置。因此，应理解，在图1所示方法100之前、在图1所示方法100期间、及在图1所示方法100之后可提供额外操作步骤，且本文中可能仅扼要地阐述某些其他操作步骤。
在一些实施例中，方法100以操作步骤102开始，在操作步骤102中提供硅晶片。方法100继续进行操作步骤104，在操作步骤104中，在硅晶片上形成一个或多个gan相关层。方法100继续进行操作步骤106，在操作步骤106中，在一个或多个gan相关层中的相应区域中局部地形成一个或多个gan基装置，其中每一区域包括一个相应的电路区及环绕所述电路区的一个相应密封环区。在一些实施例中，在操作步骤106处，每一局部成型gan基装置包括形成于相应电路区中的一个或多个有源电路组件。方法100继续进行操作步骤108，在操作步骤108中，在硅晶片上的一个或多个局部成型gan基装置的密封环区及电路区上方形成介电层。方法100继续进行操作步骤110，在操作步骤110中，针对每一局部成型gan基装置形成在密封环区中延伸穿过介电层的壁结构，以环绕电路区中的相应有源电路组件。方法100继续进行操作步骤112，在操作步骤112中，针对每一局部成型gan基装置形成在密封环区中延伸穿过硅晶片的一部分、一个或多个gan相关层、及介电层的垂直沟槽。方法100继续进行操作步骤114，在操作步骤114中，形成位于每一局部成型gan基装置的相应垂直沟槽中的贯穿gan通孔(tgv)结构，以进一步地环绕相应壁结构。方法100继续进行操作步骤116，在操作步骤116中，通过使各局部成型gan基装置分离而形成至少一个完整的gan基装置(或gan基晶粒)。
在一些实施例中，方法100的操作步骤可与如分别在图2、图3、图4b、图5、图6、图7、图8及图9b中所示的半导体装置200在各种制造阶段中的剖视图相关联。此外，出于说明目的，提供图4a及图9a以说明与多个类似半导体装置一起形成于共同晶片上的半导体装置200的俯视图，此将在以下进一步详细地进行论述。在一些实施例中，半导体装置200可为gan基装置。gan基装置200可包括在微处理器、存储单元、及/或其他集成电路(integratedcircuit，ic)中。此外，为了更好地理解本发明实施例内容的概念，对图2至图9b进行了简化。举例来说，尽管各图说明了gan基装置200，但应理解，集成电路可包括任意所需数目的其他装置，例如电阻器、电容器、电感器、熔断器等，为清晰地说明起见，所述其他装置未在图2至图9b中示出。
对应于图1所示的操作步骤102，图2说明根据一些实施例，在各种制造阶段中的一者中用于形成gan基装置200的晶片202的剖视图。在一些实施例中，晶片202包含晶体硅材料(例如，硅晶片)。在一些替代实施例中，晶片202可由某些其他适当的元素半导体(例如，金刚石或锗)制成。此外，晶片202可包括绝缘体上硅(silicon-on-insulator，soi)结构。
对应于图1所示的操作步骤104，图3说明根据一些实施例，在各种制造阶段中的一者中形成于晶片202上的gan相关层204的剖视图。尽管在图3所说明的实施例中gan相关层204被示出为单层，但应注意，根据一些实施例，此种gan相关层204可包括用于形成gan基装置的多个gan相关层。依据gan基装置200所用于的应用而定，可使用各种iii-v族化合物半导体来形成此种gan相关层204，此将在以下进一步详细地进行论述。
在其中gan基装置200被配置用来做为高电子迁移率晶体管(hemt)的实例中，gan相关层204可包括堆叠在彼此顶部的成核层(nucleationlayer)、渐变层(gradedlayer)、主体层(bulklayer)、及/或施主供应层(donor-supplylayer)，为简洁起见未示出所述多个层。在一些实施例中，可首先在硅晶片202上形成成核(例如，氮化铝(aln))层，随后可在aln成核层上形成例如在远离硅晶片202的方向上具有al含量减少且ga含量增大的浓度梯度的渐变层(例如，氮化铝镓(algan))，且可在algan渐变层上形成主体层(例如，氮化镓(gan))，并在gan主体层上形成施主供应层(例如，algan)。应注意，以上所述的gan相关层204的此种组成仅为被提供用于阐释目的的实例。因此，所属领域中的普通技术人员应理解，在保持在本发明实施例内容的范围内的同时，gan相关层204可包括至少一种gan层(例如，gan主体层)以及各种其他iii-v族化合物半导体(例如，algan、inas、gaas、ingaas、inp、gap等)层、及/或一种或多种堆叠在彼此顶部的iv族半导体(例如，si、ge、c等)层。
在一些实施例中，可通过以下工艺中的至少一者来形成gan相关层204的上述“子”层(例如，aln成核层、algan渐变层、gan主体层、algan施主供应层等)中的每一者：金属有机化学气相沉积(metalorganicchemicalvapordeposition，mocvd)工艺、金属有机气相外延(metalorganincvaporphaseepitaxy，movpe)工艺、等离子体增强化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)工艺、远距离等离子体增强化学气相沉积(remoteplasmaenhancedchemicalvapordeposition，rpcvd)工艺、分子束外延(molecularbeamepitaxy，mbe)工艺、氢化物气相外延(hydridevaporphaseepitaxy，hype)工艺、氯化物气相外延(chloridevapor-phaseepitaxy，cl-vpe)工艺、及液相外延(liquidphaseepitaxy，lpd)工艺。
对应于图1所示的操作步骤106，图4a说明根据一些实施例在各种制造阶段中的一者中gan相关层204的俯视图，其中多个局部成型gan基装置(例如，206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8等)设置于gan相关层204上的相应区域中，且图4b是沿图4a所示的线a-a截取的剖视图，其说明局部成型gan基装置206-2的一部分以及相应划线区(scribelineregion)的一部分。尽管在图4a所说明的实施例中仅示出了8个局部成型gan基装置，但应注意，在保持处于本发明实施例内容的范围内的同时，可在gan相关层204(以及未示出的硅晶片202)上形成任意所需数目的(例如，数百万个或多于数百万个)此类局部成型gan基装置。在一些实施例中，每一局部成型gan基装置(例如，206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8等)可被进一步的形成以提供完整的gan基装置200，如以下参照图9b进一步详细地论述。
如图4a中所示，在gan相关层204上的局部成型gan基装置(例如，206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8等)各自设置于相应区域208中。在一些实施例中，在本文中将此区域208称为各局部成型gan基装置(例如，206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8等)的“电路区”。在一些实施例中，电路区208可为其中可形成各局部成型gan基装置(例如，206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8等)的相应有源电路组件的区。在一些实施例中，每一电路区208可被其中可形成密封环结构的相应密封环区210环绕，如以下参照图7及图8进一步详细地论述。此外，一旦在被相应密封环区环绕的各相应电路区中形成相应有源电路组件后，便可在密封环区周围相应地形成可在其中执行一个或多个晶粒准备工艺的“划线区”，如以下进一步详细地阐述。
在一些实施例中，由于局部成型gan基装置(例如，206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8等)实质上彼此类似，因此在以下论述中选择局部成型gan基装置206-2作为代表性实例。此外，代表性地选择局部成型gan基装置206-2，以随后将其形成为完整的gan基装置200，如以下参照图9b进一步详细地论述。
因此，在此种代表性实例中，局部成型gan基装置206-2可具有形成于其相应电路区208中的相应有源电路组件，所述有源电路组件将在以下进行论述。此外，电路区208被密封环区210环绕，且密封环区210的至少一侧被划线区212邻接，如图4a中所示。在图4a所说明的实施例中，密封环区210的四侧均被划线区212邻接(例如，环绕)。根据一些实施例，此种划线区可被每一局部成型gan基装置用于使其自身与相邻的一个或多个局部成型gan基装置分隔开。
在图4a中，局部成型gan基装置206-2可使用划线区212(位于左侧的、位于右侧的、及位于底侧的)以使其自身分别与局部成型gan基装置206-1、局部成型gan基装置206-3、及局部成型gan基装置206-5分隔开。因此，一个或多个晶粒准备工艺(例如，晶粒锯切工艺)可沿划线区自其它局部成型gan基装置切出局部成型gan基装置206-2，此将在以下参照图9进一步详细地进行论述。
现在参照图4b，示出了局部成型gan基装置206-2的一部分、以及设置在局部成型gan基装置206-1与局部成型gan基装置206-2之间的划线区212的左侧部分的剖视图。因此，应理解，图4b(以及以下图式的剖视图)所说明的实施例仅包括局部成型gan基装置206-2的一部分以及划线区212的一部分。
如以上所提及，各局部成型gan基装置的有源电路组件形成于相应电路区中。如图4b所示，局部成型gan基装置206-2的有源电路组件205形成于电路区208中。应注意，一般来说，每一局部成型gan基装置(例如，206-2)可包括分别形成的多个有源电路组件，以共同提供一种或多种所需功能。因此，尽管在图4b中将局部成型gan基装置206-2的有源电路组件205示出为单个组件，但应理解，其仅用于说明目的。在保持处于本发明实施例内容的范围内的同时，局部成型gan基装置206-2可包括多个有源电路组件(例如，205)。根据本发明实施例内容的一些实施例，各局部成型gan基装置(例如，206-2)的此类有源电路组件(例如，205)可包括但不限于gan基超晶格(superlattice)结构、gan基单量子阱(singlequantumwell)结构、gan基多量子阱(multiplequantumwell)结构、gan基量子点(quantumdot)结构、gan基量子线(quantumwire)结构、n型及/或p型掺杂gan基结构等。
继续以上其中局部成型gan基装置206-2被配置用来作为高电子迁移率晶体管(hemt)的实例，有源电路组件205可包括gan相关层204的上述aln成核层、algan渐变层(例如作为量子阱结构)、gan主体层、及algan施主供应层的一部分。此外，在一些实施例中，在方法100的操作步骤106期间(图1)，某些有源电路组件205可被分别形成为特定结构/形状，以共同地提供高电子迁移率晶体管的所需功能。
举例来说，在硅晶片202上形成aln成核层、algan渐变层、gan主体层、及algan施主供应层(操作步骤104)之后，在局部成型gan基装置206-2的电路区208中的algan施主供应层及gan主体层的一部分凹陷以使得能够在凹陷部分中形成至少一个触点，从而使得在通过所述触点向主体gan层施加电压信号时可在gan主体层中诱发二维电子气(two-dimensionalelectrongas，2deg)。所属领域中的普通技术人员应理解，此种二维电子气可在高电子迁移率晶体管中充当传导载流子沟道(conductioncarrierchannel)。换言之，当诱发二维电子气时，可相应地达成高电子迁移率晶体管的所需功能。
高电子迁移率晶体管的以上实例仅为实例，提供所述实例是为了说明局部成型gan基装置206-2的电路区208包括一个或多个基于gan相关层204而形成的有源电路组件(例如，205)。应注意，在保持处于本发明实施例内容的范围内的同时，可在局部成型gan基装置206-2的电路区208中形成基于gan相关层204而形成的多种其他有源电路组件。
对应于图1所示的操作步骤108，图5说明根据一些实施例，在各种制造阶段中的一者中局部成型gan基装置206-2的被介电层216上覆的一部分、以及划线区212的被介电层216上覆的左侧部分的剖视图。在一些实施例中，介电层216可被形成为上覆整个gan相关层204。在一些实施例中，介电层216可被形成为上覆gan相关层204的一部分，例如局部成型gan基装置206-2的电路区208、局部成型gan基装置206-2的密封环区210、及位于局部成型gan基装置206-2周围的划线区212。介电层216可由介电常数(k值)介于约2.9与3.8之间的低介电常数介电材料、介电常数值介于约2.5与约2.9之间的超低介电常数(ultra-low-k，ulk)介电材料、或低介电常数介电材料的某些组合形成。举例来说，介电层216可由以下形成：氟化硅玻璃(fluorinatedsilicaglass，fsg)、磷硅酸盐玻璃(phosphosilicateglass，psg)、硼磷硅酸盐玻璃(borophosphosilicateglass，bpsg)、碳掺杂氧化硅(sioxcy)、黑金刚石
对应于图1所示的操作步骤110，图6说明根据一些实施例，在各种制造阶段中的一者中包括壁结构218的局部成型gan基装置206-2的剖视图，壁结构218形成于局部成型gan基装置206-2的密封环区210中。在一些实施例中，壁结构218可形成于实质上相邻于电路区208的密封环区210中。因此，在某些实施例中，当在上方观看时，壁结构218可被形成为环绕电路区208的环结构。
此外，如图6所示，壁结构218包括至少一个形成于耦合到gan相关层204的介电层216中的通孔结构220、至少一个形成于介电层216中并耦合到通孔结构220的金属化层222、形成于介电层216上方并耦合到金属化层222的导电插塞结构224、以及覆盖导电插塞结构224以及介电层216的顶面216’的一部分的钝化层226。在一些实施例中，分别形成壁结构218的至少一部分(例如，通孔结构220、金属化层222、及/或导电插塞结构224)以共同地环绕电路区208。在一些实施例中，钝化层226可被形成为在介电层216的顶面216’上方在电路区208及密封环区210两者中延伸，但留出至少一个开口221以暴露出介电层216的顶面216’的一部分，所述开口221随后可用于形成进一步环绕壁结构218的tgv结构。以下将参照图8进一步详细论述此种tgv结构。
在一些实施例中，通孔结构220及金属化层222可通过各种沉积工艺、图案化工艺、及蚀刻工艺而形成。举例来说，执行第一图案化工艺并接着执行相应蚀刻工艺，以使介电层216凹陷从而形成垂直沟槽；执行第二图案化工艺并接着执行相应蚀刻工艺，以使介电层216进一步凹陷从而形成耦合到所述垂直沟槽的水平沟槽；并执行至少一种沉积工艺以重新填充所述垂直沟槽及水平沟槽，从而形成通孔结构220及金属化层222。应理解，尽管在图6所说明的实施例中仅示出了一个通孔结构(例如，220)及一个金属化层(例如，222)，但在保持处于本发明实施例内容的范围内的同时，可在介电层216中形成任意所需数目的通孔结构及金属化层。在一些实施例中，通孔结构220及金属化层222可包括导电材料，例如铝、铝合金、铜、铜合金、或其组合。
如以上所提及，在一些实施例中，导电插塞结构224可被形成为耦合到金属化层(例如，222)以及其分别耦合的通孔结构(例如，220)中的至少一者。导电插塞结构224可由实质上与通孔结构220及金属化层222类似的导电材料形成，例如铝、铝合金、铜、铜合金、或其组合。因此，可通过通孔结构220、金属化层222、及导电插塞结构224而提供电传导路径。在一些实施例中，钝化层226可包括一个或多个介电层，例如氮化硅(sin)层及/或氮氧化硅(sion)层。钝化层226可通过例如以下各种沉积技术进行沉积：例如，化学气相沉积(chemicalvapordeposition，cvd)技术、物理气相沉积(physicalvapordeposition，pvd)技术等。
对应于图1所示的操作步骤112，图7说明根据一些实施例，在各种制造阶段中的一者中在密封环区210中包括垂直沟槽230的局部成型gan基装置206-2的剖视图，垂直沟槽230垂直延伸穿过硅晶片202的一部分、gan相关层204、及介电层216。在一些实施例中，垂直沟槽230形成于开口221周围的位置中。因此，当自顶部观看时，垂直沟槽230可被形成为环绕壁结构218的环结构。
在一些实施例中，垂直沟槽230通过以下工艺中的至少某些工艺形成：在介电层216及壁结构218上方形成具有开口232’的图案化层232(例如，光致抗蚀剂层)，开口232’大约是在开口221的位置；利用图案化层232作为掩模执行至少一种干/湿蚀刻工艺，以蚀刻穿过介电层216的一部分；并继续使用图案化层232作为掩模以执行至少另一干/湿蚀刻工艺，从而蚀刻穿过gan相关层204的一部分及硅晶片202的一部分。更具体来说，在一些实施例中，可使用氟系蚀刻气体(例如，四氟环丙烷(c3f4))来蚀刻介电层216；且可使用氟基蚀刻气体与氯基蚀刻气体的混合物(例如，氯气(cl2)+c3f4)来蚀刻gan相关层204及硅晶片202。在一些实施例中，在形成垂直沟槽230之后，通过一种或多种剥离工艺来移除图案化层232。
对应于图1所示的操作步骤114，图8说明根据一些实施例，在各种制造阶段中的一者中在密封环区210中包括tgv结构240的局部成型gan基装置206-2的剖视图，tgv结构240垂直延伸穿过硅晶片202的一部分、gan相关层204、及介电层216。在一些实施例中，tgv结构240形成于垂直沟槽230(图7)中。因此，当自顶部观看时，tgv结构240可被形成为环绕壁结构218的环结构。
在一些实施例中，tgv结构240与壁结构218一起在本文中被称为密封环结构250。通过在密封环区210中形成此种密封环结构250以环绕相应电路区208，可有利地“阻断”各种机械损伤(例如，边缘断裂及/或界面分层)，所述机械损伤通常由晶粒准备工艺(此将参照图9a及图9b进行论述)诱发、并自划线区212通过密封环区210中的gan相关层204传播到达电路区208中的有源装置组件205。因此，可保护电路区208中的有源装置组件205免受此种机械损伤。
在一些实施例中，tgv结构240是通过在电路区208上方、密封环区210上方、及划线区212上方沉积聚酰亚胺材料及/或模塑材料240’从而以材料240’重新填充垂直沟槽230而形成。在一些实施例中，可利用旋转涂布技术等来形成材料240’。在其中材料240’包含聚酰亚胺材料的实例中，可执行后烘干工艺(在约300℃至约400℃的温度下)以蒸发多余的用于溶解聚酰亚胺材料的溶剂。
对应于图1所示的操作步骤116，图9a说明根据一些实施例，在各种制造阶段中的一者中在多个局部成型gan基装置(例如，206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8等)的各密封环区(例如，210)中形成各密封环结构(例如，图8所示的250)之后gan相关层204的俯视图。图9b是沿图9a中的线a-a截取的剖视图，其说明局部成型gan基装置206-2的一部分。
在一些实施例中，用于形成局部成型gan基装置206-2的密封环结构250的上述操作步骤(即操作步骤110至操作步骤114)可用于在硅晶片202及gan相关层204上形成其他局部成型gan基装置(例如，206-1、206-3、206-4、206-5、206-6、206-7、206-8等)中的每一者的相应密封环结构。因此，通过在硅晶片202及gan相关层204上对这些其他局部成型gan基装置(例如，206-1、206-3、206-4、206-5、206-6、206-7、206-8等)与局部成型gan基装置206-2同时地或分别地执行操作步骤110至操作步骤114，在硅晶片202上的每一局部成型gan基装置可包括其相应的密封环结构，所述密封环结构形成于环绕每一局部成型gan基装置相应的电路区的密封环区中。在一些实施例中，在硅晶片202上的所有或至少一部分局部成型gan基装置(例如，206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8等)包括相应的密封环结构之后，可获得在相应划线区中象征性地示出为251、253、255及257的多个晶粒切割线，以开始晶粒准备工艺。换言之，可沿每一晶粒切割线进行晶粒准备工艺，以分离多个局部成型gan基装置。
举例来说，多个晶粒准备工艺可分别沿晶粒切割线251、253、255、及257进行，以使局部成型gan基装置206-2自其它局部成型gan基装置分离。在一些实施例中，在被分离之后，局部成型gan基装置206-2可变成gan基装置200，此示出于图9b中。在图9b所说明的实施例中，应注意，在晶粒准备工艺之后，划线区212可消失或变得实质上很小。此外，应注意，在晶粒准备工艺之后，划线区212(若存在)可变为环绕相应密封环区210及电路区208的最外部环结构。
在一实施例中，一种半导体装置包括衬底，衬底被iii-v族化合物半导体层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中。密封环结构包括环绕电路区的第一通孔结构，第一通孔结构延伸穿过衬底的一部分及iii-v族化合物半导体层。
在另一实施例中，第一通孔结构进一步延伸穿过介电层，介电层上覆在iii-v族化合物半导体层上。
在另一实施例中，密封环结构进一步包括壁结构。壁结构环绕电路区，且被第一通孔结构环绕。
在另一实施例中，壁结构包括至少第二通孔结构、耦合到第二通孔结构的金属化层、耦合到金属化层的导电插塞结构、及钝化层壁结构包括至少第二通孔结构、耦合到第二通孔结构的金属化层、耦合到金属化层的导电插塞结构、及钝化层。第二通孔结构及金属化层设置在介电层内，导电插塞结构设置在介电层上方，且钝化层上覆在导电插塞结构、金属化层、及第二通孔结构上。
在另一实施例中，iii-v族化合物半导体层包括至少氮化镓(gan)层。
在另一实施例中，第一通孔结构包含聚酰亚胺材料或模塑材料。
在另一实施例中，半导体装置进一步包括设置在电路区中的一个或多个有源电路组件，所述一个或多个有源电路组件分别是氮化镓(gan)基装置的一部分。
在另一实施例中，一个或多个有源电路组件形成于iii-v族化合物半导体层中。
在另一实施例中，一种半导体装置包括衬底。衬底被iii-v族化合物半导体层上覆且进一步被介电层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中，其中密封环结构包括环绕电路区的第一通孔结构，第一通孔结构延伸穿过衬底的一部分、iii-v族化合物半导体层、及介电层。
在另一实施例中，iii-v族化合物半导体层包括多个子层，所述多个子层分别由以下元素中的至少一种元素形成：铟(in)、镓(ga)、磷(p)、砷(as)、及氮化物(n)。
在又一实施例中，一种方法包括：提供晶片。晶片被至少一个iii-v族化合物半导体层及介电层上覆。在晶片上的各个电路区中形成多个iii-v族化合物半导体基有源电路组件。形成环绕电路区中的每一个电路区的相应密封环结构。每一密封环结构包括环绕相应电路区的壁结构及进一步环绕相应壁结构的第一通孔结构。
前述内容概述了若干实施例的特征以使所属领域中的普通技术人员可更好地理解本发明内容的各个方面。所属领域中的技术人员应理解，他们可易于使用本发明内容作为设计或修改其他工艺及结构的基础来实施本文所介绍的实施例的相同的目的及/或实现本文所介绍的实施例的相同优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本公开内容的精神及范围，且在不背离本发明内容的精神及范围条件下他们可对本文做出各种改变、替代、及变更。
[符号的说明]
102、104、106、108、110、112、114、116：操作步骤
200：半导体装置/gan基装置
202：晶片/硅晶片
204：gan相关层
205：有源电路组件/有源装置组件
206-1、206-2、206-3、206-4、206-5、206-6、206-7、206-8：局部成型gan基装置
208：电路区
210：密封环区
212：划线区
216：介电层
216’：介电层的顶面
218：壁结构
220：通孔结构
221：开口
222：金属化层
224：导电插塞结构
226：钝化层
230：垂直沟槽
232：图案化层
232’：开口
240：tgv结构
240’：聚酰亚胺材料及/或模塑材料
250：密封环结构
251、253、255、257：晶粒切割线
a-a：线
- 还没有人留言评论。精彩留言会获得点赞！