半导体元件及其制作方法与流程

本发明涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器(dynamicrandomaccessmemory,dram)单元内的接触插塞的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dram)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的dram单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的dram单元。

一般来说，具备凹入式栅极结构的dram单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的dram单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

技术实现要素：

为解决上述问题，本发明一实施例公开一种制作半导体元件的方法。首先形成一接触结构于一绝缘层内，其中接触结构包含一下半部设于绝缘层内以及一上半部设于部分下半部上方并延伸覆盖部分绝缘层。接着形成一介电层于下半部及上半部上，去除部分介电层以形成一第一开口暴露出部分上半部及部分下半部，之后再形成一电容于第一开口内并直接接触上半部及下半部。

本发明另一实施例公开一种半导体元件，其主要包含一接触结构于一绝缘层内以及一电容设于该接触结构上。其中接触结构包含一下半部设于该绝缘层内以及一上半部设于部分下半部上方并延伸覆盖部分绝缘层，另外电容则设于下半部与上半部上并直接接触上半部及下半部。

本发明又一实施例公开一种半导体元件，其主要包含一接触结构设于一绝缘层内以及一电容设于接触结构上。其中接触结构包含一下半部设于绝缘层内及一上半部设于部分下半部上方并延伸覆盖部分绝缘层。电容则包含一主体设于上半部上方以及一延伸部突出于主体下方，另外该延伸部是深入部分上半部内且延伸部下表面直接接触上半部。

附图说明

图1至图6为本发明一实施例制作一半导体元件的方法示意图；

图7为本发明一实施例的一半导体元件的结构示意图；

图8为本发明一实施例的一半导体元件的结构示意图；

图9为本发明一实施例的一半导体元件的结构示意图；

图10为本发明一实施例的一半导体元件的结构示意图；

图11为本发明一实施例的一半导体元件的结构示意图；

图12为本发明一实施例的一半导体元件的结构示意图。

主要元件符号说明

12绝缘层14位线结构

16开口18阻障层

20导电层22掩模层

24图案化光致抗蚀剂26接触结构

28上半部30下半部

32氮化硅层34氧化硅层

36氮化硅层38掩模层

40掩模层42有机介电层

44含硅硬掩模与抗反射层46图案化光致抗蚀剂

48开口50开口

52电容54下电极

56电容介电层58上电极

60主体62延伸部

64倾斜面66倾斜面

具体实施方式

请参照图1至图6，图1至图6为本发明一实施例制作一半导体元件的方法示意图。如图1所示，首先提供一绝缘层12与多个位线结构14设于绝缘层12内，其中绝缘层12与位线结构14可设置于一半导体基底(图未示)上，且位线结构14下方的半导体基底内可设有掺杂区与字符线等dram元件。在本实施例中，绝缘层12较佳为一dram单元中设于字符线上方的层间介电层，其中绝缘层12可包含单层或多层绝缘材料，例如可包含氧化硅、氮化硅、氮氧化硅或其组合等。

然后进行一光刻暨蚀刻制作工艺去除部分绝缘层以形成至少一开口，例如图中的多个开口16，并形成一阻障层18以及一导电层20于绝缘层12上填满开口16。接着依序形成一掩模层22以及一图案化掩模于导电层20上。在本实施例中，阻障层18可包含氮化钛、氮化钽或其组合，导电层20可包含铝、铬、铜、钽、钼、钨或其组合且最佳为钨，掩模层22较佳包含氮化硅，图案化掩模则较佳包含一图案化光致抗蚀剂24。

随后如图2所示，利用图案化光致抗蚀剂24为掩模进行至少一蚀刻制作工艺，先去除部分掩模层22、部分导电层20与部分阻障层18，再完全拔除掩模层20以形成一接触结构26。更具体而言，用来形成接触结构26的蚀刻制作工艺可采用多段式蚀刻方式来依序去除部分由氮化硅所构成的掩模层22、部分导电层20以及部分阻障层18，其中所使用的蚀刻气体可依据各材料层的组成而有所不同。举例来说，用来去除部分掩模层22的气体成分可选自由四氟化碳(cf4)、三氟甲烷(chf3)、二氟甲烷(ch2f2)、氟甲烷(ch3f)或其组合所构成群组，用来去除部分导电层20的气体成分可选自由三氟化氮(nf3)、六氟化硫(sf6)或其组合所构成群组，用来去除部分阻障层18的气体成分可选自由氯气(cl2)、三氟化氮(nf3)、六氟化硫(sf6)或其组合所构成群组，而最后完全去除剩余掩模层22的气体成分可选自由四氟化碳(cf4)、三氟甲烷(chf3)、二氟甲烷(ch2f2)、氟甲烷(ch3f)或其组合所构成群组。

另外在本实施例中，所形成的接触结构26较佳为dram单元中用来当作连接后续电容与掺杂区的存储节点接触垫(storagenodepad)或电容接触垫，其中接触结构26经由上述蚀刻制作工艺后从细部来看较佳包含一下半部30设于绝缘层12内以及一上半部28设于部分下半部30上方并延伸覆盖部分的绝缘层12与部分的位线结构14。

接着如图3所示，依序形成多个介电层于接触结构26上。在本实施例中，介电层较佳包含一氮化硅层32、一氧化硅层34、一氮化硅层36、一较佳由非晶硅所构成的掩模层38以及一由氧化物所构成的掩模层40。然后利用光刻暨蚀刻制作工艺对前述多个介电层进行图案转移，例如先依序形成一有机介电层(organicdielectriclayer,odl)42、一含硅硬掩模与抗反射(silicon-containinghardmaskbottomanti-reflectivecoating,shb)层44以及一图案化光致抗蚀剂46于掩模层40上。

如图4所示，接着利用图案化光致抗蚀剂46为掩模以单次或多次蚀刻方式去除部分含硅硬掩模与抗反射层44、部分有机介电层42、部分掩模层40、部分掩模层38以及部分氮化硅层36以形成开口48，但不暴露氧化硅层34。随后去除剩余的图案化光致抗蚀剂46、含硅硬掩模与抗反射层44、有机介电层42以及掩模层40。

如图5所示，然后以剩余的图案化的掩模层38为掩模利用蚀刻去除部分氮化硅层36、部分氧化硅层34以及部分氮化硅层32并暴露出接触结构26的上半部28与下半部30以形成开口50。如同图2中形成接触结构26的方法，本阶段形成开口的蚀刻制作工艺可采用多段式蚀刻方式来依序去除部分氮化硅层36、部分氧化硅层34以及部分氮化硅层32，其中所使用的蚀刻气体可依据各层材料的不同而有所不同。举例来说，用来去除部分氧化硅层34的气体成分可选自由六氟丁二烯(c4f6)、八氟环丁烷(c4f8)或其组合所构成群组，用来去除部分氮化硅层32、36的气体成分可选自由三氟甲烷(chf3)、二氟甲烷(ch2f2)以及八氟环丁烷(c4f8)所构成群组。

接着如图6所示，先去除剩余的掩模层38，再形成一电容52于开口50内直接接触接触结构26。更具体而言，形成电容52的方式可依序沉积一导电层、一介电层以及另一导电层于开口50内，之后再进行一平坦化制作工艺，例如可利用蚀刻或化学机械研磨制作工艺去除部分导电层、部分介电层、部分导电层甚至部分氮化硅层36使剩余的导电层、介电层以及导电层上表面切齐氮化硅层36上表面而形成电容52的下电极54、电容介电层56以及上电极58。至此即完成本发明一实施例的半导体元件的制作。

在本实施例中，电容52的上电极58与下电极54可为相同或不同材料，且均可选自由钨(w)、钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)以及铝(al)所构成的群组，而可为单层或复合层结构。电容介电层56较佳选自具有低漏电流的介电材料，例如可选自由氧化物-氮化物-氧化物(oxide-nitride-oxide，ono)、氮化硅、氧化硅以及氮氧化硅所构成的群组。

此外，依据本发明的一实施例，电容介电层56又可包含一介电常数大于4的高介电常数介电层，其可选自氧化铪(hafniumoxide，hfo2)、硅酸铪氧化合物(hafniumsiliconoxide，hfsio4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride，hfsion)、氧化铝(aluminumoxide，al2o3)、氧化镧(lanthanumoxide，la2o3)、氧化钽(tantalumoxide，ta2o5)、氧化钇(yttriumoxide，y2o3)、氧化锆(zirconiumoxide，zro2)、钛酸锶(strontiumtitanateoxide，srtio3)、硅酸锆氧化合物(zirconiumsiliconoxide，zrsio4)、锆酸铪(hafniumzirconiumoxide，hfzro4)、锶铋钽氧化物(strontiumbismuthtantalate,srbi2ta2o9,sbt)、锆钛酸铅(leadzirconatetitanate,pbzrxti1-xo3,pzt)、钛酸钡锶(bariumstrontiumtitanate,baxsr1-xtio3,bst)、或其组合所组成的群组。

请再参照图6，图6另揭露本发明一实施例的一半导体元件的结构示意图。如图6所示，半导体元件主要包含至少一接触结构26设于绝缘层12内以及一电容52分别设于各接触结构26上。其中各接触结构26又包含一下半部30设于绝缘层12内以及上半部28设于部分下半部30上方并延伸覆盖部分绝缘层12，电容52则设于接触结构26上并直接接触上半部28与下半部30。

在本实施例中，接触结构26较佳通过图中的虚线分隔出上下两部分，其中上半部28较佳呈现约略一字型而下半部30则呈现约略一l型。

电容52则包含一主体60设于上半部28上方以及一延伸部62突出于主体60下方，其中主体60底部较佳切齐埋设于氮化硅层32内的上半部28上表面，延伸部62则深入上半部28与氮化硅层32之间的空间并同时接触接触结构26的上半28部与下半部30。

此外，半导体元件又包含一阻障层18设于下半部30与绝缘层12之间，其中阻障层18较佳包含氮化钛。从细部来看，下半部30一侧的阻障层18是不对称下半部30另一侧的阻障层18，例如下半部30一侧(如图中右侧)的阻障层18较佳呈现一字型而下半部30另一侧(如图中左侧)的阻障层18则呈现约略l型。

请参照图7，图7为本发明一实施例的一半导体元件的结构示意图。如图7所示，相较于前述图5的实施例在形成开口50时不去除任何接触结构26中的导电层20，本实施例又可依据制作工艺需求于图5利用图案化的掩模层38为掩模去除部分氮化硅层36、部分氧化硅层34以及部分氮化硅层32的时候同时去除部分接触结构26中的导电层20，使开口50深入一部分的导电层20或上半部28内。如此后续填入导电层与绝缘层形成电容52时电容52的主体60便会深入接触结构26的上半部28内，且从另一角度来看接触结构26的上半部28与下半部30均各包含一l型。

请参照图8，图8为本发明一实施例的一半导体元件的结构示意图。如图8所示，半导体元件同样包含一接触结构26于一绝缘层12内以及一电容52设于接触结构26上，其中接触结构26又包含一下半部30设于绝缘层12内以及上半部28设于下半部30上方并延伸覆盖部分绝缘层12。

相较于前述实施例将接触结构26的上半部28与下半部30分隔一字型与l型，本实施例的接触结构26较佳通过图中的虚线分隔出上下两部，其中接触结构26的上半部28较佳包含两个l型而下半部30则包含一字型。

本实施例的电容52包含一主体60设于上半部28上方以及一延伸部62突出于主体60下方，其中由于接触结构26的上半部28完全遮蔽住下半部30使电容52的延伸部62不直接接触下半部30，因此延伸部62较佳深入部分上半部28内且延伸部62下表面直接接触上半部28。此外从另一角度来看，延伸部62较佳直接接触上半部30的二侧壁，且延伸部62较佳不重叠设于绝缘层12内的位线结构14。

请参照图9，图9为本发明一实施例的一半导体元件的结构示意图。如图9所示，本发明又可结合图7与图8的实施例，例如可如图7中使电容52的主体60深入接触结构26的上半部28之外，电容52的延伸部62又同时深入部分上半部28内且延伸部62下表面直接接触上半部28。

请参照图10，图10为本发明一实施例的一半导体元件的结构示意图。如图10所示，相较于前述实施例中电容52的延伸部62侧壁与底部均为平坦表面，本实施例中电容52的延伸部62侧壁可包含至少一倾斜面64同时连接垂直侧壁与平坦表面。

请参照图11，图11为本发明一实施例的一半导体元件的结构示意图。如图11所示，相较于前述实施例中电容52的延伸部62的侧壁与底部均为平坦表面，本实施例的电容52的延伸部62底部不具有任何平坦表面，而是由两侧的垂直侧壁向下渐缩而构成一倾斜面66。

请参照图12，图12为本发明一实施例的一半导体元件的结构示意图。如图12所示，本发明可于图5形成开口50的时候略为调整开口50的宽度，例如使开口50右侧边缘向内侧靠拢，之后填入导电层与介电层形成电容52时下电极54可填满接触结构26上半部28与氮化硅层32之间的开口50。此实施例也属本发明所涵盖的范围。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。