电子封装件暨基板结构及其制法的制作方法

本发明有关一种基板结构，尤指一种应用于电子封装件的基板结构及其制法。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(waferlevelpackaging，简称wlp)的技术。

如图1a至图1d，其为现有晶圆级半导体封装件1的制法的剖面示意图。

如图1a所示，提供一具有热化离型胶层(thermalreleasetape)11的承载件10。接着，置放多个半导体元件12于该热化离型胶层11上，且该些半导体元件12具有相对的主动面12a与非主动面12b，其中，该主动面12a具有多个电极垫120，并以该主动面12a黏着于该热化离型胶层11上。

如图1b所示，以压合(lamination)方式形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12。

如图1c所示，进行烘烤制程以硬化该封装胶体13，且该热化离型胶层11因受热后会失去黏性，再一并移除该热化离型胶层11与该承载件10，以外露该半导体元件12的主动面12a。

如图1d所示，进行线路重布层(redistributionlayer，简称rdl)制程，以形成一线路部14于该封装胶体13与该半导体元件12的主动面12a上，使该线路部14电性连接该半导体元件12的电极垫120，其中，该线路部14包含接地片140及电源片141(如图1d’所示)。接着，形成一绝缘保护层15于该线路部14上，且该绝缘保护层15外露该线路部14的部分表面，以供结合如焊锡凸块的导电元件16。

惟，现有半导体封装件1的制法中，该接地片140与该电源片141为金属材质，且其所占面积比例过多，故使该半导体封装件1容易于后续制程中发生翘曲，导致该接地片140(或该电源片141)无法有效电性连接该些半导体元件12的电极垫120，致使电性不良，进而造成良率过低及产品可靠度不佳等问题。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件暨基板结构及其制法，避免基板结构发生翘曲。

本发明的基板结构，包括：线路部，其包含至少一介电层及至少一线路层，其中，该线路层包含有接地片及/或电源片，且该接地片或该电源片形成有开孔；以及填充材，其形成于该开孔中。

本发明还提供一种基板结构的制法，包括：提供一包含至少一介电层及至少一线路层的线路部，其中，该线路层包含有接地片及/或电源片，且该接地片或该电源片形成有开孔；以及形成填充材于该开孔中。

前述的基板结构及其制法中，该接地片与该电源片之间具有间隙。

前述的基板结构及其制法中，该填充材为金属材。

前述的基板结构及其制法中，该填充材还结合于该接地片或该电源片上。

本发明还提供一种电子封装件，包括：一前述的基板结构；以及电子元件，其设于该线路部上并电性连接该接地片与该电源片。

本发明又提供一种电子封装件的制法，包括：提供一前述的基板结构；以及设置电子元件于该线路部上，并令该电子元件电性连接该接地片及/或该电源片。

前述的电子封装件及其制法中，还包括形成用以包覆该电子元件的封装层。

由上可知，本发明的电子封装件暨基板结构及其制法，通过该接地片或该电源片具有开孔的设计，以降低其所占线路层的面积比例，因而能减少应力集中，故相较于现有技术，本发明可避免电子封装件或基板结构翘曲，因而该接地片与该电源片能有效电性连接该电子元件，进而提升良率及产品可靠度。

再者，通过形成填充材于该开孔中以增加耦合电容，故能提供较佳的杂讯滤除，并降低该电子元件的输出电压突波，因而能提升良率及产品可靠度。

附图说明

图1a至图1d为现有半导体封装件的制法的剖面示意图；

图1d’为对应图1d的局部上视图；

图2a至图2e为本发明的基板结构的制法的剖面示意图；

图2a’为对应图2a的局部上视图；以及

图3a至图3b为图2d的后续制程的剖面示意图。

符号说明：

1半导体封装件

10,20承载件

11热化离型胶层

12半导体元件

12a主动面

12b非主动面

120电极垫

13封装胶体

14,2a线路部

140,220接地片

141,221电源片

15,25绝缘保护层

16,33导电元件

2基板结构

21介电层

22线路层

22a导电层

222开孔

23导电盲孔

24填充材

250开口

3电子封装件

31电子元件

310导电凸块

32封装层

t间隙。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2a至图2d为本发明的基板结构2的制法的剖面示意图。

如图2a及图2a’所示，提供一承载件20，且于该承载件20上进行rdl制程以形成线路部2a，且该线路部2a包含相叠的至少一介电层21与至少一线路层22，其中，该线路层22包含至少一接地片220及至少一电源片221。

于本实施例中，形成该介电层21的材质为例如聚亚酰胺(polyimide，简称pi)、预浸材(prepreg，简称pp)、苯并环丁烯(benezocy-clobutene，简称bcb)或聚对二唑苯(polybenzoxazole，简称pbo)。

再者，该线路层22可为单层或多层的扇出(fanout)型配置，且以电镀方式(如通过导电层22a)形成该线路层22，其材质可选择延展性较高及传导性较佳的金属，如铜材。例如，当该线路层22为多层时，可通过导电盲孔23电性连接上、下层的线路层22。

又，该接地片220与该电源片221相互分离以形成一间隙t，且于该接地片220或该电源片221上具有至少一开孔222。

如图2b及图2c所示，于该接地片220与该电源片221上形成填充材24。

于本实施例中，该填充材24为金属材。例如，先电镀形成金属材于该介电层21与该线路层22上，再移除该接地片220与该电源片221周围的金属材，仅保留该接地片220(含该开孔222)与该电源片221(含该开孔222)上的金属材。

再者，由于该填充材24为金属材，故该间隙t中的填充材24仅结合于该接地片220的侧面与该电源片221的侧面，而不会形成于该间隙t底面，以避免该接地片220与该电源片221短路。

如图2d所示，该线路部2a可依需求继续增设至少一介电层21与线路层22于该填充材24上；或形成一绝缘保护层25于该线路部2a上。

于本实施例中，该绝缘保护层25为防焊层，其具有多个开口250，使该线路层22的部分表面外露于该些开口250。

再者，于后续制程中，如图2e所示，可移除该承载件20，以制成基板结构2。或者，如图3a所示，先设置至少一电子元件31于该绝缘保护层25上，再形成一封装层32于该绝缘保护层25上以包覆该电子元件31，之后，如图3b所示，移除该承载件20，以制成一电子封装件3，并能形成多个如焊锡材料的导电元件33于该线路层22上。

又，该电子元件31为主动元件、被动元件或其二者组合，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该电子元件31通过多个如焊锡材料的导电凸块310以覆晶方式设于该些开口250中的线路层22上并电性连接该线路层22；或者，该电子元件31可通过多条焊线(图略)以打线方式电性连接该线路层22；抑或，该电子元件31可直接接触该线路层22。然而，有关该电子元件31电性连接该线路层22的方式不限于上述。

另外，该封装层32可为压合制程用的薄膜、模压制程用的封装胶体或印刷制程用的胶材等，且形成该封装层32的材质为聚酰亚胺(pi)、干膜(dryfilm)、环氧树脂(epoxy)或封装材。例如，于模压制程前，可先进行涂胶(dispensing)作业以将该封装层32涂布于该电子元件31上，再以模具将该封装层32压制出所需的外观。因此，有关该封装层32的材质或形成方式并无特别限制。

本发明的基板结构2的制法主要通过该接地片220或该电源片221具有开孔222，以降低其所占面积比例，因而能减少应力集中，故相较于现有技术，避免该基板结构2于后续制程中发生翘曲，也就是避免该电子封装件3翘曲，令该接地片220与该电源片221能有效电性连接该电子元件31，进而提升良率及产品可靠度。

再者，考量该开孔222的设计可能影响电性，故通过形成该填充材24于该开孔222中以增加耦合电容，使较高的耦合电容与较低的电感提供较佳的杂讯滤除，并降低如电源管理芯片(powermanagementic)的电子元件31的输出电压突波，因而能提升良率及产品可靠度。例如，对地耦合电容可提升15％，寄生电感可降低16％。

本发明提供一种基板结构2，包括：一线路部2a以及填充材24。所述的线路部2a包含至少一介电层21及至少一线路层22，其中，该线路层22包含有至少一接地片220及/或至少一电源片221，且该接地片220或该电源片221具有至少一开孔222。所述的填充材24形成于该开孔222中。

于一实施例中，该接地片220与该电源片221之间具有间隙t。

于一实施例中，该填充材24为金属材。

于一实施例中，该填充材24还结合该接地片220或该电源片221。

本发明还提供一种电子封装件3，包括：前述的基板结构2的任一实施例，以及设于该线路部2a上的电子元件31，且该电子元件31电性连接该接地片220及/或该电源片221。

于一实施例中，该电子封装件3还包括一包覆该电子元件31的封装层32。

综上所述，本发明的电子封装件暨基板结构及制法，通过该接地片或该电源片具有开孔的设计，以降低其所占面积比例，因而能减少应力集中，避免该电子封装件或该基板结构发生翘曲，因而该接地片与该电源片能有效电性连接该电子元件，进而提升良率及产品可靠度。

再者，通过形成该填充材于该开孔中以改善耦合电容，故能提供较佳的杂讯滤除，并降低该电子元件的输出电压突波，因而能提升良率及产品可靠度。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。