主动阵列开关的制造方法与流程

本发明涉及一种主动阵列开关的制造方法，特别是涉及一种利用半导体层导体化以保持开态电流的主动阵列开关的制造方法。

背景技术：

驱动显示面板的主动阵列开关半导体层目前主要有非晶硅(a-si)，氧化物(oxide)和多晶硅(poly-si)等。相对于非晶硅，氧化物半导体具有较高的迁移率，较低的漏电；虽多晶硅主动阵列开关迁移率更高，但其成本较高且不合适于目前主流产品的生产线。

氧化物半导体主动阵列开关常用的结构有esl(蚀刻阻挡)，bce(背沟道蚀刻)，co-plannerself-aligntopgate(共平面顶栅自对准型)以及dualgate(双栅机)等结构。其中co-plannerself-aligntopgate主动阵列开关制程难度较大，而dualgate主动阵列开关寄生电容较大，因此在主动阵列开关平板显示应用中，以esl(蚀刻阻挡)和bce(背沟道蚀刻)较为常见，但bce(背沟道蚀刻)结构又具有省一道光罩的优点，是未来发展的重点。

然而对于bce结构，为了保证一定的迁移率，gate(栅极)与source/drain(源漏极)电极往往会有重叠(overlap)区域，这些区域的gate(栅极)与source/drain(源漏极)电极会形成寄生电容，不利于大尺寸和高动态显示；但若减小寄生电容，使gate(栅极)与source/drain(源漏极)电极无重叠区域(甚至产生间隙offset)，则会造成tft开态电流减小，迁移率降低。

技术实现要素：

为了解决上述技术问题，本发明的目的在于提供一种主动阵列开关的制造方法，特别是涉及一种利用半导体层导体化以保持开态电流的主动阵列开关的制造方法。

近年来，由于半导体制程技术的进步，主动阵列开关的制造越趋容易、快速。主动阵列开关广泛应用于诸如计算机芯片、手机芯片或是主动阵列开关液晶显示器(thinfilmtransistorliquidcrystaldisplayer，tftlcd)等电子产品中。以主动阵列开关液晶显示器为例，主动阵列开关作为储存电容(storagecapacitor)充电或放电的开关。

一般而言，主动阵列开关依照半导体层的材料可分为非晶硅主动阵列开关(amorphoussilicontransistor)以及多晶硅主动阵列开关(lowtemperaturepolycrystallinetransistor)。然而，为了因应市场对于液晶显示器的需求增加，新的主动阵列开关技术研发也有更多的投入。以bce结构为例，为了保证一定的迁移率，gate(栅极)与source/drain(源漏极)电极往往会有重叠(overlap)区域，这些区域的gate(栅极)与source/drain(源漏极)电极会形成寄生电容，不利于大尺寸和高动态显示；但若减小寄生电容，使gate(栅极)与source/drain(源漏极)电极无重叠区域(甚至产生间隙offset)，则会造成tft开态电流减小，迁移率降低。

因此本发明提供了一种主动阵列开关的制造方法，包括下列步骤：于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；于所述栅极绝缘层上形成一半导体层；于所述半导体层上形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；以所述光阻层为罩幕，移除部分所述半导体层，以形成一半导体图形；对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，并使位于所述栅极图形上方的所述光阻层干式蚀刻后留下来的剩余厚度仍覆盖部分所述半导体图形；利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；移除所述栅极图形上方的全部所述光阻层；以及于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层成一源极和一漏极。

在本发明的一实施例中，形成所述具有多个厚度的光阻层的步骤包括：于所述半导体层上形成一感光材料层，使用一半色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。

在本发明的一实施例中，形成所述具有多个厚度的光阻层的步骤包括：于所述半导体层上形成一感光材料层，使用灰色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。

在本发明的一实施例中，所述半导体层为金属氧化物半导体层，所述金属氧化物半导体层的金属包括ii-vi族元素及其化合物所组成的群组。

在本发明的一实施例中，所述金属半导体层更掺杂选自碱土金属、iiia族、va族、via族或过渡金属所组成的族群的一或多个元素。

在本发明的一实施例中，于所述源极、所述漏极、所述半导体图形和所述栅极绝缘层上形成一钝化层。

在本发明的一实施例中，于所述半导体层与所述光阻层之间形成一绝缘材料层。

在本发明的上述实施例中，所述绝缘材料层为有机绝缘材料层或无机绝缘材料层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。本发明提供了一种主动阵列开关的制造方法，其特征在于，包括下列步骤：于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；于所述栅极绝缘层上形成一半导体层；于所述半导体层上形成一绝缘材料层；于所述绝缘材料层上形成一感光材料层；使用一光罩对所述感光材料层进行一曝光制程；进行一显影制程使所述感光材料层形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；移除部分所述半导体层，以形成一半导体图形；对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，留下所述栅极图形上方的所述第一光阻层覆盖部分所述半导体图形；利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；移除所述栅极图形上方的全部所述光阻层；于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层，以形成一源极和一漏极；以及于所述源极、所述漏极、所述半导体图形和所述栅极绝缘层上形成一钝化层。

经过本发明的改进之后，在半导体的bce结构主动阵列开关中，使gate(栅极)与source/drain(源漏极)电极无重叠(overlap)区域，制程中通过导体化处理使半导体层导体化进而使source/drain(源漏极)与tft沟道的阻抗变小，在大大减小主动阵列开关寄生电容的同时保证开态电流。

附图说明

图1a是栅极与源漏极有重叠区域结构示意图。

图1b是栅极与源漏极无重叠区域结构示意图。

图2a是本发明实施例所述半导体的成膜示意图。

图2b是本发明实施例所述形成光阻层示意图。

图2c是本发明实施例所述形成半导体图形示意图。

图2d是本发明实施例所述进行干式蚀刻制程示意图。

图2e是本发明实施例所述导体化制程示意图。

图2f是本发明实施例所述移除全部光阻层示意图。

图2g是本发明一实施例所述主动阵列开关的制造方法流程图。

图3是本发明另一实施例形成钝化层结构示意图。

图4是本发明另一实施例形成绝缘材料层结构示意图。

图5是本发明另一实施例所述主动阵列开关的制造方法流程图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本发明不限于此。

在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度。将理解的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。

另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种主动阵列开关的制造方法，其具体实施方式、结构、特征及其功效，详细说明如后。

本发明是提供一种主动阵列开关的制造方法，使半导体层导体化以使不形成重叠区域的源漏极间阻抗变小，在减小主动阵列开关寄生电容的同时保证开态电流。本发明提出一种主动阵列开关的制造方法，其包括下列步骤。

敬请参阅图1a至图1b，图1a为栅极与源漏极有重叠区域结构示意图，图1b为栅极与源漏极无重叠区域结构示意图。如图1a及图1b所示，首先，于基板10上形成多个栅极图形11。然后，于基板10上形成栅绝缘层12，以覆盖栅极图形11。接着，于栅绝缘层12上形成半导体层13并移除部分半导体层13，以形成半导体图形13'。而后，于半导体图形13'上形成源极15与漏极16。

其中，图1a的栅极图形11与源极15和漏极16具有一重叠区域(overlap，ol)，在此一重叠区域ol间会形成寄生电容，不利于大尺寸和高动态显示，但移除重叠区域ol如图1b所示甚至存在一间隙os时，虽可减小寄生电容，但这种方式会形成源漏极间的阻抗变大，进而使得主动阵列开关的开态电流减小，降低其迁移率。

因此，本发明即是在移除重叠区域ol减小寄生电容的前提下，将半导体图形13'导体化，进而使得源漏极间的阻抗降低，让主动阵列开关在寄生电容减小的情形下仍可保持一定的开态电流以及迁移率。

敬请参阅图2a至图2g，本发明提供的一种主动阵列开关1的制造方法首先如图2a所示，于一基板10上形成一第一金属层，并图案化所述第一金属层成一栅极图形11，再于所述基板10上形成一栅极绝缘层12，以覆盖所述栅极图形11，然后于所述栅极绝缘层12上形成一半导体层13。

在一实施例中，所述半导体层13为金属氧化物半导体层，所述金属氧化物半导体层的金属包括ii-vi族元素及其化合物所组成的群组。

在上述实施例中，所述金属半导体层更掺杂选自碱土金属、iiia族、va族、via族或过渡金属所组成的族群的一或多个元素。

接下来如图2b所示，于所述半导体层13上形成一具有多个厚度的光阻层14，其中所述栅极图形11中间上方的所述光阻层14的厚度大于所述栅极图形11两侧上方的所述光阻层14的厚度。

在一实施例中，形成所述具有多个厚度的光阻层14的步骤包括：于所述半导体层13上形成一感光材料层，使用一半色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。

在一实施例中，形成所述具有多个厚度的光阻层14的步骤包括：于所述半导体层13上形成一感光材料层，使用灰色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。

接下来如图2c所示，以所述光阻层14为罩幕，移除部分所述半导体层13，以形成一半导体图形13'。

接下来如图2d所示，对所述光阻层14进行干式蚀刻制程(如电浆蚀刻)，移除位于所述栅极图形11两侧上方的所述光阻层14的厚度，并使位于所述栅极图形11中间上方的所述光阻层14干式蚀刻后留下来的剩余厚度(光阻层14')仍覆盖部分所述半导体图形13'。

接下来如图2e所示，利用导体化制程对所述半导体图形13'自所述光阻层14'所露出的部分进行导体化，此时露出所述光阻层14'的半导体图形13'经导体化制程形成导体化的导体层13a。如运用h2，nh3，cf4，sf6，he，ar，n2等气体对半导体层13的表面进行处理，或者于所述半导体层13表面及基板10表面采用化学气相沉积的方法沉积层间介质达到导体化的效果。

最后则是如图2f所示，移除所述栅极图形11中间上方的全部所述光阻层14'；以及于所述半导体图形13'、所述导体层13a和所述栅极绝缘层12上形成一第二金属层，并图案化所述第二金属层成一源极15和一漏极16。此时，于所述源极15和所述漏极16间存在有半导体图形13'以及导体层13a，因此藉由所述导体层13a的导体性质，可使所述源极15和所述漏极16间的阻抗变小，进而保持一定的开态电流与迁移率。综合上述各个步骤，则如图2g的流程图所示，所述主动阵列开关的制造方法s1包括下列步骤：

步骤s101：于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；

步骤s102：于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；

步骤s103：于所述栅极绝缘层上形成一半导体层；

步骤s104：于所述半导体层上形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；

步骤s105：以所述光阻层为罩幕，移除部分所述半导体层，以形成一半导体图形；

步骤s106：对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，并使位于所述栅极图形上方的所述光阻层干式蚀刻后留下来的剩余厚度仍覆盖部分所述半导体图形；

步骤s107：利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；

步骤s108：移除所述栅极图形上方的全部所述光阻层；以及

步骤s109：于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层成一源极和一漏极。

本发明的另一实施例亦可如图3所示，于所述源极15、所述漏极16、所述半导体图形13'以及所述导体层13a和所述栅极绝缘层12上形成一钝化层17。

本发明的另一实施例亦可如图4所示，使半导体层13'以及所述导体层13a上覆盖有绝缘材料层18，所述绝缘材料层18可为有机绝缘材质(如氧化硅或氮化硅)或是无机绝缘材质(如聚甲基丙烯酸甲酯或聚乙烯酚)以保护半导体图形13'以及所述导体层13a。

同时，本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。本发明提供了一种如图5所示的主动阵列开关的制造方法s2，包括下列步骤：

步骤s201：于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；

步骤s202：于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；

步骤s203：于所述栅极绝缘层上形成一半导体层；

步骤s204：于所述半导体层上形成一绝缘材料层；

步骤s205：于所述绝缘材料层上形成一感光材料层；

步骤s206：使用一光罩对所述感光材料层进行一曝光制程；

步骤s207：进行一显影制程使所述感光材料层形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；

步骤s208：移除部分所述半导体层，以形成一半导体图形；

步骤s209：对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，留下所述栅极图形上方的所述第一光阻层覆盖部分所述半导体图形；

步骤s210：利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；

步骤s211：移除所述栅极图形上方的全部所述光阻层；

步骤s212：于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层，以形成一源极和一漏极；以及

步骤s213：于所述源极、所述漏极、所述半导体图形和所述栅极绝缘层上形成一钝化层。

经过本发明的改进之后，在半导体的bce结构主动阵列开关1中，使gate(栅极)与source/drain(源极与漏极)电极无重叠(overlap)区域，制程中通过导体化处理使半导体图形13'导体化进而使source/drain(源漏极)与tft沟道的阻抗变小，在大大减小主动阵列开关寄生电容的同时保证开态电流。

“在一些实施例中”及“在各种实施例中”等用语被重复地使用。该用语通常不是指相同的实施例；但它亦可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。

以上所述，仅是本发明的实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以具体实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。