肖特基势垒整流器及其制备方法与流程

本发明涉及半导体
技术领域：
，特别是涉及一种肖特基势垒整流器及其制备方法。
背景技术：
：当前社会，功率半导体器件在电源转换领域具有无可替代的作用。在10V—200V的电压范围内，由于肖特基势垒整流器具有低的导通压降、优异的反向恢复特性等特点成为目前最主流的整流器件。通常，终端应用的不同需要不同导通压降的肖特基二极管。而调节肖特基势垒二极管的正向导通压降最有效的方式之一则是调整肖特基势垒高度。目前，在加工过程中调整肖特基势垒高度通常采用不同类型的势垒金属。这需要采购多种不同种类的金属溅射靶材。在加工过程中，考虑金属间的交叉沾污，对于不同的溅射靶材，需要配置溅射台(或蒸发台)，这就增加了肖特基势垒二极管芯片的制造成本，且不同势垒金属后续的加工工艺也差异很大，对设备配置、工艺管控、生产管理要求也很高。个别极端情况下，通过选择不同的溅射靶材甚至很难满足终端应用对更小精度内调节正向导通压降的要求，由此增加了器件的制造成本，提高制备工艺难度，延长器件产品的生产周期。技术实现要素：基于此，有必要针对传统的调整肖特基势垒高度方式增加制造成本，提高制备工艺难度的问题，提供一种肖特基势垒整流器及其制备方法。基于上述目的，本发明提供的一种肖特基势垒整流器制备方法，其包括如下步骤：在半导体层的表面沉积肖特基势垒层；在所述肖特基势垒层的表面沉积阻挡层；在所述阻挡层的表面沉积反向漏电流抑制层；在所述反向漏电流抑制层的表面形成第一电极层；在所述半导体层的背面形成第二电极层；其中，所述反向漏电流抑制层的功函数高于所述肖特基势垒层的功函数。在其中一个实施例中，所述肖特基势垒层采用溅射工艺并经过快速退火沉积形成；且在形成所述肖特基势垒层时，退火温度为600℃～900℃。在其中一个实施例中，所述肖特基势垒层的成分是TiSi2。在其中一个实施例中，所述反向漏电流抑制层的成分是Al。在其中一个实施例中，所述阻挡层的成分是TiN。在其中一个实施例中，所述肖特基势垒层的厚度与所述阻挡层的厚度之和的取值范围为：在其中一个实施例中，所述肖特基势垒层的厚度取值范围为：在其中一个实施例中，所述反向漏电流抑制层的厚度取值范围为：相应的，基于上述任一种肖特基势垒整流器制备方法，本发明还提供了一种肖特基势垒整流器，其包括半导体层、第一电极层、肖特基势垒层、阻挡层、反向漏电流抑制层和第二电极层；其中，所述肖特基势垒层、所述阻挡层和所述反向漏电流抑制层形成于所述第一电极层与所述第二电极层之间；所述肖特基势垒层形成于所述半导体层的表面；所述阻挡层形成于所述肖特基势垒层的表面；所述反向漏电流抑制层形成于所述阻挡层的表面；所述第一电极层形成于所述反向漏电流抑制层的表面；所述第二电极层形成于所述半导体层的背面；所述反向漏电流抑制层的功函数高于所述肖特基势垒层的功函数。在其中一个实施例中，所述反向漏电流抑制层的功函数高于所述阻挡层的功函数。在其中一个实施例中，所述肖特基势垒层的功函数与所述阻挡层的功函数相同。上述肖特基势垒整流器及其制备方法，其通过在肖特基势垒层上依次形成阻挡层和反向漏电流抑制层，使得肖特基势垒层与阻挡层的总厚度形成等效的肖特基势垒高度，从而通过调节肖特基势垒层与阻挡层的总厚度来实现肖特基势垒高度的调节。其中，肖特基势垒层与阻挡层的总厚度所形成的肖特基势垒高度随肖特基势垒层与阻挡层的总厚度的增加而减小。并且，其可在较大范围内实现功函数的连续调节。同时，阻挡层、反向漏电流抑制层和第一电极层均与传统工艺兼容，由此降低了生产难度，同时还降低了溅射靶材数量，实现了更高精度的功函数调整。附图说明图1为采用传统工艺制备的肖特基势垒整流器的剖面结构示意图；图2为采用本发明的肖特基势垒整流器制备方法制备的肖特基势垒整流器的剖面结构示意图；图3为本发明的肖特基势垒整流器的等效肖特基势垒高度与金属厚度之间的关系图。具体实施方式为使本发明技术方案更加清楚，以下结合具体实施例对本发明做进一步详细说明。其中，应当说明的是，以下描述包括帮助理解的各种具体细节，但是这些细节将被视为仅是示例性的。因此，本领域普通技术人员将认识到，在不脱离本公开的范围和精神的情况下，可对本文所述的各种实施例进行各种改变和修改。另外，为了清晰和简洁，公知功能和构造的描述可被省略。以下描述和权利要求书中所使用的术语和词汇不限于文献含义，而是仅由发明人用来使本公开能够被清晰和一致地理解。因此，对于本领域技术人员而言应该明显的是，提供以下对本公开的各种实施例的描述仅是为了示例性目的，而非限制由所附权利要求及其等同物限定的本公开的目的。应该理解，除非上下文明确另外指示，否则单数形式也包括复数指代。因此，例如，对“组件表面”的引用包括对一个或更多个这样的表面的引用。参考图1，为采用传统工艺制备的肖特基势垒整流器的剖面结构示意图。其中，在衬底110的表面依次沉积外延层120、介质层130、填充层140后，再在填充层140的表面以及未被填充层140覆盖的外延层120的表面沉积肖特基势垒层150，然后再在肖特基势垒层150的表面沉积第一电极层160，最后再在衬底110的背面沉积形成第二电极层170。其中，在上述常规结构的肖特基二极管制造过程中，肖特基势垒层150通过选择不同种类的金属或金属合金，然后通过高温退火的方式形成势垒高度不同的金属硅化物，从而实现不同的正向导通压降。也就是说，在上述传统结构的肖特基势垒整流器100中，其实现不同的导通压降是听过调整肖特基势垒层150的成分来实现功函数的调节的。硅化物势垒高度ΦBn/eV形成温度/℃TiSi20.55600Ti-W0.54～0.66650ZrSi0.55700CrSi20.57450TaSi20.59850VSi20.6600NiCr-100.642350CoSi20.65600NiV-70.655550NiSi0.66440NiPt-50.67500Al0.7PtSi0.87300表1金属或金属硅化物与n型硅之间的势垒高度以及硅化物形成温度但是，在实际制备过程中，通常可选择的金属种类较为有限，同时实际应用中对肖特基势垒二极管导通压降的要求多种多样，且不同应用之间导通压降变化范围极大。在某些极端情况下，为提升不同应用系统的电源转化效率，甚至会出现要求肖特基整流二极管正向导通压降仅相差10mV的状况，而这种微小的正向导通压降变化范围通过选择不同溅射金属很难实现，通过人工或机器分选的方式会造成巨大的成本开支。并且，参见表1可知，不同金属硅化物的形成温度各不相同，这也就增加了肖特基势垒二极管的制备工艺难度。因此，参考图2，作为本发明的肖特基势垒整流器制备方法制备的肖特基势垒整流器200，首先，需要说明的是，在本发明的肖特基势垒整流器制备方法中，半导体层具体包括衬底210、外延层220、介质层230以及填充层240。在制备过程中，首先，清洗待加工硅片作为衬底210，其次在衬底210表面依次沉积外延层220、介质层230和填充层240。进而在填充层240表面以及未被填充层240覆盖的外延层220表面沉积肖特基势垒层250。此处，需要说明的是，在本发明的肖特基势垒整流器制备方法中，所沉积的肖特基势垒层250优选为Ti、Ni、V、Cr、Pt、Ta、Er、W、Hf中的一种或多种或者它们的组合。如：Ni(95％)Pt(5％)，重量比。厚度优选为更为优选的，厚度为：和具体的，在本发明的肖特基势垒整流器制备方法的一具体实施例中，肖特基势垒层250通过溅射Ti层，然后经过快速热退火的方式形成；溅射的Ti层厚度为快速热退火的温度为600℃～900℃，时间为30秒～120秒。待沉积肖特基势垒层250后，再在肖特基势垒层250的表面沉积阻挡层260。其中，阻挡层260采用直接溅射工艺沉积形成，并且采用快速退火工艺处理。其中，阻挡层260优选为TiN、TiOxN、TaN、WN、TiW中的一种或多种，厚度优选为更为优选的，厚度为并且，快速热退火温度优选为300℃～1000℃，退火时间为10s～200s。此处需要说明的是，在对阻挡层260进行退火处理时，可以根据实际需求进行一次或多次快速热退火。待沉积形成阻挡层260后，再采用溅射镀膜工艺在阻挡层260的表面形成反向漏电流抑制层270。其中，在本发明的具体实施例中，反向漏电流抑制层270的材质优选为Al、AlSi、AlSiCu、Pt等。更为优选的，反向漏电流抑制层270的主要成分为Al，厚度为更精确的说，厚度可优选为进而再在反向漏电流抑制层270的表面形成第一电极层280(即，正面多层金属层)。其中，第一电极层280为多层金属层，其优选为Cr、Ti、TiW、WN、Ni、NiV、Ag、Al、Au中的一种或多种。优选的，第一电极层280从下至上依次为Ti/Ni/Ag。另外，优选的，在本发明的肖特基势垒整流器制备方法中，在反向漏电流抑制层270与第一电极层280之间还可增加沉积金属合金层(图中未示出)。其中，沉积形成金属合金层时的退火温度为300℃～500℃，退火时间为15min～200min，退火气氛为N2、H2、Ar中的一种或多种。待沉积形成第一电极层280之后，再继续在衬底210的背面沉积形成第二电极层290(即，背面多层金属)。此处，需要说明的是，第二电极层290同样为多层金属层，如：Cr、Ti、TiW、WN、Ni、NiV、Ag、Al、Au中的一种或多种。优选为：Ti/Ni/Ag，其厚度依次为：本发明的调节肖特基势垒高度的加工工艺，其通过调节肖特基势垒层250与阻挡层260的总厚度所形成等效的肖特基势垒高度随肖特基势垒层250与阻挡层260的总厚度的增加而减小。由此，能够显著减少溅射靶材数量，降低生产成本；减少溅射设备腔室占用，从而提高设备利用率，提高生产管理效率。并且，采用本发明的肖特基势垒整流器制备方法，肖特基势垒层250与阻挡层260只需使用1块溅射靶材，由此可避免靶材切换的问题，从而减少靶材切换增加的生产周期，同时还避免了因靶材切换造成的设备停机、清洁等过程，提高了产品周转速率。并且显著减少了溅射靶材数量，降低了生产成本。进一步的，本发明的调节肖特基势垒高度的加工工艺，阻挡层260、反向漏电流抑制270层、第一电极层280(即，正面多层金属)均与传统工艺兼容，因此，不会增加生产难度。参见图3可知，采用本发明的调节肖特基势垒高度的加工工艺制备的肖特基势垒整流器200，可在较大范围内实现功函数的连续调节，且能够实现更高精度的功函数调整。与传统工艺相比，在不增加生产难度的基础上，降低了溅射靶材数量、实现更高精度的功函数调整。因此，能够显著提高生产效率、降低工艺复杂度、降低生产成本，同时能够提高产品性能。相应的，参见图2，本发明还提供了一种肖特基势垒整流器200，采用上述任意一种肖特基势垒整流器制备方法制备形成，其包括半导体层(具体包括衬底210、外延层220、介质层230和填充层240)、第一电极层280、肖特基势垒层250、阻挡层260、反向漏电流抑制层270和第二电极层290。其中，肖特基势垒层250、阻挡层260和反向漏电流抑制层270形成于第一电极层280与第二电极层290之间。肖特基势垒层250形成于半导体层的表面。此处，需要说明的是，本领域技术人员可以理解的是，半导体层具体包括衬底210、外延层220、介质层230和填充层240。也就是说，在衬底210与肖特基势垒层250之间应当依次沉积有外延层220、介质层230和填充层230，此处不再进行赘述。阻挡层260形成于肖特基势垒层250的表面。反向漏电流抑制层270形成于阻挡层260的表面。第二电极层290则形成于衬底210的背面。并且，反向漏电流抑制层270的功函数高于肖特基势垒层250的功函数。其中，优选的，反向漏电流抑制层270的功函数高于阻挡层260的功函数。更为优选的，肖特基势垒层250的功函数与阻挡层260的功函数相同。本发明提供的肖特基势垒整流器200，其在肖特基势垒层250表面依次沉积形成阻挡层260和反向漏电流抑制层270，通过调整肖特基势垒层250和阻挡层260的总厚度来改变总体等效的功函数来代替传统的通过调整肖特基势垒层的成分来改变功函数，有效降低了整流器芯片的制备工艺难度，节约了制备工艺成本。另外，还需要说明的是，以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。当前第1页1 2 3