一种静电放电保护电路、芯片及电子设备的制作方法

本实用新型涉及集成电路设计领域，特别是涉及一种静电放电保护电路、芯片及电子设备。

背景技术：

如同本领域普通技术人员所公知，由于静电电荷的缘故，极高的电压可能产生于集成电路的周围。当静电荷被放电时，大电流可产生于集成电路的封装点。由于可能毁坏整个集成电路，静电放电(ESD)成为半导体装置的一个严重问题。

例如，一个人走过地毯时，其产生的静电压的电位约在10千伏左右，虽然此一电位的放电对于一般人可能只是造成轻微地不舒服，却可能破坏半导体芯片及其它对于ESD相当敏感的计算机组件。事实上，即使小至一般人难以察觉的10伏特的电位放电，即可能损害半导体芯片。因此，保护芯片免于ESD脉冲伤害的电路通常会设计至芯片中。

目前相关的静电放电保护电路有很多，一般都是当集成电路周围累积的电压超过预设阈值时，才会触发MOS管的沟道进行静电泄放。由此，触发ESD事件的触发电压需要相对较高，长时间的维持高电压也容易损害半导体芯片。

技术实现要素：

本实用新型实施例的一个目的旨在提供一种静电放电保护电路、芯片及电子设备，其解决了相关技术中ESD事件的触发电压相对较高的问题。

为解决上述技术问题，本实用新型实施例提供以下技术方案：

在第一方面，本实用新型实施例公开了一种静电放电保护电路，该保护电路包括：用于加载静电电压并且输出第一电压的RC电路；用于根据所述第一电压输出使能信号的逻辑电路，所述逻辑电路与所述RC 电路连接；用于根据所述使能信号泄放静电电压的开关电路，所述开关电路包括输入端、输出端及控制端，所述输入端用于加载所述静电电压，所述输出端接地，所述控制端与所述逻辑电路连接。

可选地，所述开关电路包括寄生三极管，所述寄生三极管寄生于所述开关电路的输入端与输出端之间，并分别连接所述输入端和输出端。

可选地，所述开关电路为MOS管，所述MOS管的漏极为所述输入端，源极为所述输出端，栅极为所述控制端，所述寄生三极管分别连接所述 MOS管的漏极和源极。

可选地，所述MOS管为P沟道MOS管或者N沟道MOS管。

可选地，所述RC电路包括电阻和电容，所述电阻的一端用于加载所述静电电压，所述电阻的另一端分别连接所述电容和所述逻辑电路的输入端，所述电容的一端连接所述电阻，所述电容另一端接地。

在第二方面，本实用新型实施例公开了一种芯片，该芯片包括：焊盘、PCB板以及布设于所述PCB板上的静电放电保护电路，其中，所述静电放电保护电路包括：

用于加载静电电压并且输出第一电压的RC电路；

用于根据所述第一电压输出使能信号的逻辑电路，所述逻辑电路与所述RC电路连接；

用于根据所述使能信号泄放静电电压的开关电路，所述开关电路包括输入端、输出端及控制端，所述输入端与所述焊盘连接，所述输出端接地，所述控制端与所述逻辑电路连接。

可选地，所述开关电路包括寄生三极管，所述寄生三极管寄生于所述开关电路的输入端与输出端之间，并分别连接所述输入端和输出端。

可选地，所述开关电路为MOS管，所述MOS管的漏极为所述输入端，源极为所述输出端，栅极为所述控制端，所述寄生三极管分别连接所述 MOS管的漏极和源极。

可选地，所述RC电路包括电阻和电容，所述电阻的一端用于加载所述静电电压，所述电阻的另一端分别连接所述电容和所述逻辑电路的输入端，所述电容的一端连接所述电阻，所述电容另一端接地。

在第三方面，本实用新型实施例公开了一种电子设备，该电子设备包括如上所述的芯片。

在本实用新型各个实施例中，RC电路向逻辑电路输出第一电压，以使逻辑电路根据该第一电压输出使能信号，从而使开关电路导通，此时，通过开关电路泄放静电。区别于现有技术，其用于触发静电放电的触发电压相对较低，从而使设有该静电放电保护电路的芯片更安全。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本实用新型实施例提供的一种静电放电保护电路的电路图；

图2是本实用新型另一实施例提供的一种静电放电保护电路的电路图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

请参考图1，图1是本实用新型实施例提供的一种静电放电保护电路的电路图。如图1所示，该静电放电保护电路包括：RC电路11、逻辑电路12、以及开关电路13。

RC电路11的输入端加载静电电压，并且通过输出端向逻辑电路12 输出第一电压。当RC电路11处于放电状态时，其输出第一电压，该第一电压相对于静电放电电压会有一定的延时，逻辑电路12可以对该第一电压进行预处理，当逻辑电路12判断到该第一电压满足预设条件时，逻辑电路12向开关电路13输出使能信号，该使能信号能够配合静电电压使开关电路13处于导通状态，从而由开关电路13将静电泄放。该预设条件可以是第一电压的幅值大于预设幅值，该使能信号可以是具有一定占空比的脉冲信号。

其中，RC电路11的输入端加载的静电电压可以是RC电路11通过连接焊盘(PAD)，从该连接的PAD获取到的。PAD是集成电路与其它外界电路连接的地方，不管是供应电压、地线、或是所有的电子信号，都是由PAD进入该集成电路。在本实施例可以由该静电放电保护电路泄放该PAD对应的集成电路的静电。

其中，开关电路包括输入端、输出端及控制端，该输入端用于加载静电电压，该输出端接地。当逻辑电路12判断到该第一电压满足预设条件时，逻辑电路12向开关电路13的控制端输出使能信号，该使能信号能够配合该静电电压使开关电路13处于导通状态，从而通过输出端将该静电电压泄放。其中，如上所述，该静电电压也可以是该输入端通过连接PAD，从该连接的PAD获取到的。

在本实施例中，该静电放电保护电路，能够根据RC电路和逻辑电路的控制来泄放开关电路端加载的静电电流，使触发静电放电事件的电压变得可控。

请参考图2，图2是本实用新型另一实施例提供的一种静电放电保护电路的电路图。如图2所示，该静电放电保护电路包括：RC电路21、逻辑电路22、以及开关电路23。

其中，该RC电路21包括电阻211和电容212。电阻211的一端用于加载静电电压，该静电电压可以是该RC电路21连接的电源从PAD获取到的，电源获取静电电压后，再由该电源加载到电阻211的一端，电阻211的另一端分别连接电容212和逻辑电路22的输入端，电容212 的一端连接该电阻211，电容212的另一端接地。当RC电路10加载静电电压后，其能够通过其输出端输出具有延时并且一定幅值的第一电压，该第一电压是由静电、电阻211及电容212共同产生的。

在该RC电路10设置的电容可用于储存静电，当该RC电路10为充电状态时，由于电容两端的电压不能突变，该RC电路10输出的第一电压会远小于静电电压，从而不会因为过高的静电电压而影响第一电压控制逻辑电路输出使能信号。此外，在该RC电路10中设置电阻，当RC 电路10的输入端加载的静电电流很大时，该电阻能够起到保护电容的作用。

其中，该开关电路23为MOS管，该MOS管的漏极为开关电路23的输入端，源极为开关电路23的输出端，栅极为开关电路23的控制端。当静电电压加载到RC电路21时，促使逻辑电路22产生短时间的使能信号，从而使该MOS管导通，MOS管导通时，静电电流通过MOS管的沟道进行泄放。其中，该MOS管可以是P沟道MOS管，还可以是N沟道MOS 管。

由于上述使能信号产生的时间很短，从而从MOS管沟道泄放的静电电流几乎可以忽略不计，以至于不能有效的泄放静电。

因此，在一些实施例中，该开关电路23包括寄生三极管231，该寄生三极管231寄生于开关电路23的输入端与输出端之间，并分别连接该输入端和输出端。在本实施例中，该寄生三极管231寄生于MOS管中。当MOS管的输入端加载的静电电压大于预定的触发电压时，并配合逻辑电路22输出的使能信号，使MOS管处于短时间的导通状态，此时，可以通过MOS管的沟道泄放很少量的静电电流。而由于MOS管的短暂导通，能够有效降低寄生三极管231的触发电压，从而使寄生三极管231快速的开启，从而通过寄生三极管231泄放大量的静电电流。

本实用新型实施例提供了一种静电放电保护电路，该电路通过寄生三极管来泄放静电电压，即通过寄生三极管的体泄放静电，相比于在MOS 管沟道泄放静电来说，能够在更短的时间内泄放完同样多的静电，提升了静电泄放的效率，并且能够显著的减小包含该静电放电保护电路的芯片的面积。此外，由于MOS管的短暂导通，能够有效降低寄生三极管的触发电压，从而降低了ESD事件加载该静电放电保护电路上的最高电压，使电路更安全。而且，只需维持MOS管短时间的导通，相较于现有技术来说，能够缩小RC电路的面积，从而进一步地缩小了包含该静电放电保护电路的芯片的面积。

本实用新型又一实施例提供了一种芯片，该芯片包括焊盘、PCB板以及布设于所述PCB板上的静电放电保护电路。

其中，该静电放电保护电路包括：用于加载静电电压并且输出第一电压的RC电路；用于根据第一电压输出使能信号的逻辑电路，该逻辑电路与该RC电路连接；用于根据该使能信号泄放静电电压的开关电路，该开关电路包括输入端、输出端及控制端，该输入端用于加载该静电电压，该输出端接地，该控制端与该逻辑电路连接。

需要说明的是，本实施例中的静电放电保护电路即上述实施例中描述的静电放电保护电路，其具备上述实施例中的静电放电保护电路的所有功能。

在本实施例中，该芯片包括用于保护芯片内部集成电路的静电放电保护电路，该静电放电保护电路通过RC电路和逻辑电路控制开关电路泄放静电，具体是利用开关电路中寄生的寄生三极管进行静电泄放，一方面能够降低触发静电放电事件的电压，使得该芯片更安全，另一方面，提升了静电泄放的效率，从而缩短了静电泄放的时间，由此，降低了RC 电路中元器件的大小，总体上能够缩小该芯片的面积。

本实用新型的再一实施例提供了一种电子设备，该电子设备包括如上述实施例所述的芯片，该芯片包括如上述实施例所述的静电放电保护电路，由此，提高芯片安全的同时也提高了该电子设备的安全性。

其中，该电子设备包括：蓝牙设备(比如蓝牙耳机、蓝牙音箱等)、 BLE设备(比如包含低功耗蓝牙芯片的穿戴设备或智能家居设备等)、移动电源、移动存储设备(比如SD/TF卡、U盘等)、读卡器等。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；在本实用新型的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本实用新型的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。