一种半导体存储器的阵列结构的制作方法

本实用新型涉及集成电路技术领域，特别是涉及一种半导体存储器的阵列结构。

背景技术：

动态随机存储器(DRAM)是一种常用的半导体存储器件。由许多重复的存储单元组成。每个存储单元通常包括一个电容器和一个晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信息号能够控制晶体管的打开或关闭，进而通过位线读取在电容器中的数据信息，或者通过位线将数据信息写入电容器中进行存储。数据以电荷形式存放在电容器之中，一般以无电荷代表“0”，有电荷代表“1”，反之亦可。通常为了缩小器件尺寸，会在阵列排布的有源区区域设置纵横交错的字线和位线，并设置多个节点接触以连接每个存储单元的存储电容。这种多层次的立体结构需要字线图案、位线图案、节点接触与有源区之间的精确对准，对制作工艺有较高的要求。

为了进一步降低成本，提高存储容量，字线间距和存储器阵列的隔离结构不断缩小，导致接触窗体积跟着减少，进而大幅增加了接触窗阻值。专利公开号为CN105789179A的一篇专利文献公开了一种动态随机存取存储器的有源区接触窗及其制造方法，其中的存储器有源区制造方法，包括在基板上形成导电层，覆盖接触窗区域与位线。上述动态随机存取存储器至少包括基板、基板内的隔离结构、经由隔离结构隔开的有源区、穿过有源区的埋入式字线以及基板上的位线，其中每一有源区包括多个接触窗区域。在形成导电层后，去除接触窗区域以外的上述导电层，以形成多个有源区接触窗，再于所述基板上形成绝缘层，覆盖有源区接触窗。该专利通过先形成接触窗再形成接触窗之间的绝缘层的方式，来增加有源区接触窗与有源区的接触面积，进而降低接触窗阻值Rs，并且因为有源区接触窗先形成，所以能避免现有位线与接触窗短路或临界电压变低的问题。

另外，位线、字线、有源区之间的间距不断缩小，还会极大限缩节点接触的引出空间，这使得现有的存储阵列往往需要设计额外的引出结构，如制作额外的着陆焊垫(Landing Pad)等，增加的工序往往意味着成本的增加，器件的可靠性也更加难于控制。

随着器件尺寸不断的微缩，如何使用字线和位线有效地访问存储单元而不影响芯片的尺寸已成为亟待解决的难题，存储阵列的布局设计、制作工艺、材料选取等都面临着严峻的挑战。

图1a示出了一种DRAM阵列布局，采用了6F2最密堆积配置。在这种布局配置中，有源区10阵列倾斜地平行配置，多根字线20和多根位线30纵横交错，每个有源区10被两根字线20分隔出位线接触区与节点接触区；位线30与在每个有源区10中间位置的位线接触区上交汇。

完成字线20与位线30的布局后，在节点接触上还需要引出焊垫，使之与存储电容器连接。在这种阵列结构中，位线30与字线20的间隔空间呈井字形，而存储电容器的阵列呈六方最密堆积的形式，因此在位线30与字线30的间隔空隙中引出节点接触需要制作额外的引出结构，例如制作额外的着陆焊垫(Landing Pad)等，以满足六方最密堆积的配置需要。图1b示出了一种采用着陆焊垫50(Landing Pad)引出节点接触的方式。可以先在位线30与字线20的间隔空间中制作与有源区10节点接触连接的导电层40，再在导电层40上制作配合六方最密堆积布局的着陆焊垫50点阵，从而引出节点接触，以供设置电容结构。除了上述的导电层40和着陆焊垫50的组合，具体的引出结构还可以是其他的结构形式，例如包括导电层、绝缘层等。

然而，制作额外的着陆焊垫(Landing Pad)或引出结构，会增加存储器制作的复杂度，工序的增加往往意味着成本的增加，器件的可靠性也更加难于控制。为了能在有限的阵列面积上，直接制作节点接触焊垫，而不需要额外的设置节点着陆焊垫(Landing Pad)或其他节点接触的引出结构，本实用新型的实用新型人提出了波浪形的位线设计。

技术实现要素：

鉴于以上所述现有技术，本实用新型的目的在于提供一种半导体存储器的阵列结构，以提供新的布局设计，满足存储器尺寸不断缩小、集成度不断增加的趋势。

为实现上述目的及其他相关目的，本实用新型提供一种半导体存储器的阵列结构，所述阵列结构具有纵向和横向两个互相垂直的方向，所述阵列结构包括：

一半导体衬底，包含复数个阵列排布的有源区，每个所述有源区具有相同的外轮廓，奇数行的所述有源区与所述横向以相对于所述横向相同的第一倾角等间距排布，并在所述纵向上依次对齐，偶数行的所述有源区与所述横向以相对于所述横向相同的第二倾角等间距排布，并在所述纵向上依次对齐，相邻两行所述有源区的行间距相等，相邻两行中的有源区的排列间距也相等，所述第一倾角与所述第二倾角相对于所述横向分别形成有顺逆时钟不同方向的锐角旋转角度；

复数个字线，设置于所述半导体衬底中，所述字线为具有平行于所述纵向的直线形，且复数个所述字线沿所述横向等间距排列；及，

复数个位线，设置于所述半导体衬底上，所述位线为平行具有于沿着所述横向延伸的波浪线形，且复数个所述位线相互平行并沿所述纵向等间距排列；

其中，依据所述字线的分隔将，所述有源区分隔出位线接触区与节点接触区，所述位线与所述有源区的交汇处位于所述位线接触区上。

可选地，每个所述有源区与两根所述字线交汇，所述位线接触区位于所述有源区在两根所述字线之间的中间区段，所述节点接触区位于所述有源区在两根所述字线之外的端部区段。

可选地，奇数行的所述有源区与偶数行的所述有源区在所述纵向上相错，以排列出不同倾角的双2X3结构的交错组合。

可选地，所述第一倾角与所述第二倾角具有相同的角度大小，使得所述有源区更紧密的排列。

可选地，复数个所述位线具有相同的轮廓图案，并在所述纵向上对齐，适用于间距对折(pitch doubling)制程制作所述位线。

可选地，在所述节点接触区上设有电容接触焊垫。

可选地，相对于由所述字线与所述位线所构成的棋盘区块上，所述电容接触焊垫的排列型态在所述纵向上的同向对齐偏移和在所述横向上的交错偏移，可以省略或整合着陆焊垫。

可选地，所述位线与每个所述有源区的交汇处下方设有位线接触点，用以使所述位线与所述位线接触区连接。

可选地，所述位线位于所述有源区上，所述字线另包含多个突出于所述有源区上的隔离线，由所述字线与所述位线构成多个平形四边形的棋盘区块，每一所述棋盘区块显露一个所述节点接触区，波浪形位线可以避免一个棋盘区块显露出除了所对应的节点接触区以外的其他节点接触区。

可选地，所述位线的未交汇区段平行于所述有源区之间的间隔，波浪形位线可以避免一个棋盘区块应显露出对应的节点接触区被不当遮盖。

可选地，所述位线以波身交汇贯穿所述有源区，以波峰波谷交汇贯穿所述字线，故所述位线与所述字线的交汇区域可以呈现区块状。

如上所述，本实用新型的半导体存储器的阵列结构，具有以下有益效果：

本实用新型的半导体存储器的阵列结构，通过设计倾斜排布并隔行交错的有源区阵列，配合波浪线形的位线，可在有限的阵列面积上直接制作节点接触焊垫，而不需要额外的设置节点着陆焊垫(Landing Pad)或其他节点接触的引出结构，从而有利于降低成本、提高器件性能，满足存储器尺寸不断缩小、集成度不断增加的趋势。

附图说明

图1a和1b显示为现有技术的一种DRAM阵列布局示意图。

图2a和2b显示为本实用新型提供的一种半导体存储器的阵列结构示意图，其中图2a为有源区上相当于位线底层的俯视示意图，图2b为有源区上相当于位线顶层的俯视示意图。

图3显示为本实用新型提供的另一种半导体存储器阵列布局的示意图。

元件标号说明

θ1 第一倾角

θ2 第二倾角

1，1’ 半导体衬底

10，100，100’ 有源区

101 位线接触区

102 节点接触区

20，200，200’ 字线

30，300，300’ 位线

40 导电层

400 电容接触焊垫

50 着陆焊垫

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

请参阅图2a，本实施例提供一种半导体存储器的阵列结构，所述阵列结构具有纵向Y和横向X两个互相垂直的方向，所述阵列结构包括一半导体衬底1、复数个字线200、及复数个位线300。纵向Y是相同于字线的延伸方向，横向X是相同于位线的延伸方向，纵向Y和横向X为垂直相交。

所述半导体衬底1包含复数个阵列排布的有源区100，每个所述有源区100具有相同的外轮廓，奇数行的所述有源区100以相对于所述横向X的第一倾角θ1等间距排布，并在所述纵向Y上依次对齐，偶数行的所述有源区100以相对于所述横向X的第二倾角θ2等间距排布，并在所述纵向Y上依次对齐，所述有源区100的行间距相等，相邻两行中的有源区100的排列间距也相等，所述第一倾角θ1与所述第二倾角θ2相对于所述横向X分别形成有顺逆时钟不同方向的锐角旋转角度，从而使相邻两行的有源区100交错排布。

具体地，所述半导体存储器的存储单元可以包括一个存储电容器和一个晶体管，所述有源区100中可以设置一个或多个晶体管，而存储电容器另设置于存储电容阵列中。本实施例中，在所述有源区100中设置有并排的两个晶体管。所述有源区100的外轮廓可以具有平行四边形、长方形或其他适合的形状，本实施例中所述有源区100的外轮廓采用了平行四边形的形状。所述第一倾角θ1具有相对于所述横向X逆时钟的锐角旋转角度，所述第二倾角θ2具有相对于所述横向X顺时钟的锐角旋转角度。当然，也可以反过来，所述第一倾角θ1具有相对于所述横向X顺时钟的锐角旋转角度，所述第二倾角θ2具有相对于所述横向X逆时钟的锐角旋转角度。所述第一倾角θ1与所述第二倾角θ2采用相对于所述横向X顺逆时钟不同方向的锐角旋转角度可以使奇数行的所述有源区100与相邻偶数行的所述有源区100为交错排布，如图2a所示。其中，所述第一倾角θ1的角度范围可以为5-45度，较佳为10-30度；所述第二倾角θ2的角度范围，可以为5-45度，较佳为10-30度。奇数行的所述有源区100在“所述纵向Y上依次对齐”表示奇数行的所述有源区100的两端排列在两纵向并行线上，偶数行的所述有源区100在“所述纵向Y上依次对齐”表示偶数行的所述有源区100的两端排列在两纵向并行线上。“所述有源区100的行间距相等”表示所述有源区100与在纵向Y的相邻有源区100之间具有相等间距，“相邻两行中的有源区100的排列间距也相等”表示奇数行中的所述有源区100之间的排列间距与相邻偶数行中的所述有源区100之间的排列间距相等。

复数个所述字线200设置于所述半导体衬底1中，所述字线200具有平行于所述纵向Y的直线形，且所述字线200沿所述横向X等间距排列。

复数个所述位线300设置于所述半导体衬底1中，所述位线300具有沿着所述横向X延伸的波浪线形，且所述位线300相互平行并沿所述纵向Y等间距排列。

具体地，所述字线200与多个有源区100中的晶体管的栅极连接，所述位线300与多个有源区100中的晶体管的漏极连接、另设于存储电容阵列的存储电容器与晶体管的源极连接；所述字线200上的电压信息号能够控制晶体管的打开或关闭，进而通过位线300读取在存储电容器中的数据信息，或者通过位线将数据信息写入存储电容器中进行存储。

其中，依据所述字线200的分隔，所述有源区100分隔出位线接触区101与节点接触区102；所述位线300与所述有源区100的交汇处位于所述位线接触区101上。具体地，所述位线接触区101用于所述有源区100中的晶体管的漏极与所述位线300连接，所述节点接触区102用于所述有源区100中的晶体管的源极与另设于存储电容阵列中的存储电容器连接。

在本实施例中，每个所述有源区100与两根所述字线200交汇，所述位线接触区101位于所述有源区100在两根所述字线200之间的中间区段，所述节点接触区102位于所述有源区100在两根所述字线200之外的端部区段。所述有源区100中晶体管的栅极设置于所述有源区100与所述字线200的交汇处。

在有源区100阵列中，奇数行的所述有源区100与偶数行的所述有源区100在所述纵向Y上相错，即奇数行的所述有源区100与偶数行的所述有源区100在所述纵向Y上是不对齐的，奇数行的所述有源区100的端部与偶数行的所述有源区100的端部排列于不同的纵向并行线上。由于奇数行与偶数行的所述有源区100具有顺逆时钟不同方向的锐角旋转角度，奇数行的所述有源区100与偶数行的所述有源区100在所述纵向Y上相错可以使得奇数行的所述有源区100与相邻偶数行的所述有源区100的间距更小，方便所述有源区100与相邻有源区100之间做到最小间距，从而可使有源区100阵列排布的更加密集。在本实施例中，所述第一倾角θ1与所述第二倾角θ2可以具有相同的角度大小，例如，所述第一倾角θ1相对于横向X逆时钟旋转30度，所述第二倾角θ2相对于横向X顺时钟旋转30度，这样位线300就可以采用更加规则的波浪线图形。

具体地，每行所述位线300可以具有相同的轮廓图案，并在所述纵向Y上对齐。例如，每行所述位线300的波浪线图形具有相同的周期、相同倾斜度的波身、相同的波峰波谷弧度、线条宽度及长度，每行所述位线300在所述纵向Y上平移后可以与其他行的所述位线300的轮廓重合。

此外，在所述节点接触区102上可以直接设置电容接触焊垫400，用以引出所述节点接触区102，所述电容接触焊垫400上可连接存储电容器，故可以省略着陆焊垫，或是达到电容接触焊垫和着陆焊垫的整合为一。多个所述接触焊垫400可以直接呈现六方最密堆积的平面层点阵排布，以便连接呈六方最密堆积的存储电容阵列。通常所述接触焊垫400的高度可以被包含在所述位线300突出于所述半导体衬底1的高度范围中，也就是不需要额外设置突出于所述位线300的位移着陆焊垫为可能型态之一。其中，相对于由所述字线200与所述位线300所构成的棋盘区块上，所述电容接触焊垫400的排列型态在所述纵向Y上的同向对齐偏移和在所述横向X上的交错偏移，如图2b所示。

在本实施例的一些实施方案中，所述位线300与每个所述有源区100的交汇处下方可以设有位线接触点(图未示)，用以使所述位线300与所述位线接触区101连接。

在本实施例的一些实施方案中，所述位线300位于所述有源区100上，所述字线200另包含多个突出于所述有源区100上的隔离线(图未示)，由所述字线200与所述位线300构成多个平形四边形的棋盘区块(如图2b所示)，每一所述棋盘区块显露一个所述节点接触区102。在多个所述有源区100之间可以设置沟渠绝缘结构，例如浅沟槽隔离结构(STI)。所述位线300的未交汇区段平行于所述有源区100之间的间隔。所述位线300以波身交汇贯穿所述有源区100，以波峰波谷交汇贯穿所述字线200。

由于波浪线形的位线300与直线形的字线200交错得到的间隔空间不再是纵横对齐的井字形，而是随着位线300的波浪线形错落排布。这种错落交替的间隔空间恰好能与存储电容器阵列的六方最密堆积布局相匹配。因此，在这种布局结构中，后续引出节点接触时，如图2b所示，无需再制作额外的引出结构，而是可以从位线300与字线200的间隔处直接制作接触焊垫400将节点接触引出。本实用新型的有源区排布表面观之接近3×2结构，实为不同倾角的双2×3结构的交错组合。

实施例二

请参阅图3，本实施例提供另一种半导体存储器的阵列结构，所述阵列结构包括一半导体衬底1’、复数个字线200’、及复数个位线300’。所述阵列结构具有纵向Y’和横向X’两个互相垂直的方向，纵向Y’是相同于字线200’的延伸方向，横向X’是相同于位线300’的延伸方向，纵向Y’和横向X’为垂直相交。所述半导体衬底1’包含复数个阵列排布的有源区100’，每个所述有源区100’具有相同的外轮廓，每行所述有源区100’以相对于所述横向X’相同的倾角等间距排布。相邻两行所述有源区100’的行间距相等。奇数行的所述有源区100’与偶数行的所述有源区100’在所述纵向Y’上相错。复数个所述字线200’设置于所述半导体衬底1’中，所述字线200’具有平行于所述纵向Y’的直线形，且所述字线200’沿所述横向X’等间距排列。复数个所述位线300’设置于所述半导体衬底1’中，所述位线300’具有沿着所述横向X’延伸的波浪线形，且所述位线300’相互平行并沿所述纵向Y’等间距排列。

实施例二与实施例一的区别之处在于有源区100’阵列采用了平行配置，即每个有源区100’都具有相对于横向X’相同的倾角。为了配合波浪线形的位线，实施例一中特意设计了隔行交错布局的有源区阵列。而在实施例二中，有源区100’阵列采用了原有的平行配置，为了使位线300’与每个有源区100’上的位线接触区交汇，相邻两行的位线300’需要采用不同的轮廓图案，即相邻两行位线300’的轮廓图案互为镜像对称，那么则不能保持相等的位线间距了，如图3中椭圆形虚线框中所示，该区域的相邻两位线300’之间的间距会相对较近。

综上所述，本实用新型的半导体存储器的阵列结构，通过设计倾斜排布并隔行交错的有源区阵列，配合波浪形的位线，可在有限的阵列面积上直接制作节点接触焊垫，而不需要额外的设置节点焊垫着陆架(Landing Pad)或其他节点接触的引出结构，从而有利于降低成本、提高器件性能，满足存储器尺寸不断缩小、集成度不断增加的趋势。

所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。