本实用新型涉及一种框架结构，具体涉及一种封装半导体功能晶片所使用的引线框架。
背景技术：
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到的独立芯片进行封装的过程。封装过程为：来自晶片厂的晶圆通过切割工艺后被切割为小的晶片（Die），然后将切割好的晶片用银浆贴装到相应的基板（引线框架）的小基岛上，再利用超细的金属（金、银、铜）导线将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead），并构成所要求的电路；然后再对独立的晶片用注塑或环氧树脂的方式加以封装保护，塑封之后还要进行切筋，镀锡，包装。封装完成后进行成品测试（Test）和包装（Packing）等工序，最后入库出货。
作为半导体封装框架具有多种分类，SOP（即Small Outline Package）和QSOP（Quarter Small Outline Package）是表面贴装型封装框架的小部分代表性产品，被广泛使用。其中SOP按管脚数量比较常规地分为7L、8L，QSOP一般指管脚数较多的产品，比如24L。
现有技术中，在24L规格的半导体封装框架中含有一个衬垫，满足单晶片形成功能型器件产品，而在晶片与引线框架的连接中通常使用金线或铜线将晶片与内脚连接，而后进行封装。在封装过程中，由于进行点胶及晶片的固化，都会对产品封装后产生一定的可靠性的影响，当晶片与衬垫的比例较大时会产生分层的问题，造成产品功能性及寿命的降低，故对于衬垫与晶片的规格有一定的限制，若达到一定的比列，相应的晶片无法使用此规格的引线框架，引线框架无法普及性应用。
技术实现要素：
鉴于上述现有技术存在的缺陷，本实用新型的目的是提出一种QSOP 24L的半导体封装框架。
本实用新型的上述目的，其得以实现的技术解决方案：QSOP 24L的半导体封装框架，其特征在于包括内脚、外脚和衬垫，其中二十四个内脚环绕衬垫引出并相对衬垫两侧弯折成对称的两排，所述外脚数量和位置上与内脚相匹配，衬垫通过导电胶的粘结或者金属丝的键合与晶片相连接，晶片通过金属丝的键合与内脚相连接，从而实现衬垫与内脚外脚的连接；内脚通过筋4与外脚3相连接，衬垫1通过连接条5与外脚3相连接。
进一步地，所述内脚为二次镀银的半导体封装使用基材，相邻封装框架的外脚通过筋互联与支撑。
进一步地，所述半导体封装框架为仅内脚精压位置电镀的点镀型产品。
进一步地，所术半导体封装框架为仅内脚精压位置电镀和衬垫进行电镀的全镀产品
本实用新型该半导体封装框架得以应用的突出效果为：通过改变晶片与衬垫和引脚的连接结构，使得产品在封装后能通过外脚进行电性导通与散热，保障了产品功能品质；同时优化的产线减少了机台更换产品的时间，提升了一倍以上的单位产能及效率。
附图说明
图1是本实用新型QSOP 24L的半导体的封装框架的结构示意图。
具体实施方式
本实用新型的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。
本实用新型创作者针对传统封装框架不适于不断发展的晶片规格进行封装的要求，创新提出了一种QSOP 24L的半导体封装框架，电性能和散热均有望大幅提升。
如图1所示，该QSOP 24L的半导体封装框架包括内脚2、外脚3和衬垫1。这里内脚2和外脚3业内统称为lead，而衬垫统称为pad，如非特殊说明，下文所述各技术特征均对应该业内统称理解。图示中二十四个内脚环绕衬垫引出并相对衬垫两侧弯折成对称的两排，每排有十二个内脚。而外脚3数量和位置上与内脚相匹配，且衬垫通过导电胶的粘结或者金属丝的键合与晶片相连接，晶片通过金属丝的键合与内脚相连接；内脚通过筋4与外脚3相连接，衬垫1通过连接条5与外脚3相连接，从而实现衬垫与内脚外脚的连接。该种结构有利于衬垫适用于多种晶片规格的单晶片使用。
此外，图示可见在内脚外侧一一对应形成有外脚，内脚为二次镀银的半导体封装使用基材，相邻封装框架的外脚通过筋互联与支撑。内、外脚之间通过筋相接联通，由此实现产品在晶片封装后能透过外脚进行电性的导通与散热，从而保证产品的品质。
为进一步增加该框架产品的多适用性，本实用新型的半导体封装框架设计包括金属全镀和点镀两种类型，其中所谓全镀指的是内脚精压位置21和衬垫1处均电镀；所谓点镀指的是仅内脚精压位置电镀的。以此可以满足不同用户在半导体封装时的不同需求，提供多元的可选方案。
综上所述，本实用新型该半导体封装框架得以应用，具有较为显著的技术效果：通过改变晶片与衬垫和引脚的连接结构，使得产品在封装后能通过外脚进行电性导通与散热，保障了产品功能品质；同时优化的产线减少了机台更换产品的时间，提升了一倍以上的单位产能及效率。
本实用新型尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本实用新型的保护范围之内。