本申请涉及一种用于薄膜晶体管的制造技术领域，特别涉及一种用于薄膜晶体管的自对准制造技术。
背景技术：
薄液晶体管(tft)被用于液晶显示器和成像器中，以控制或感测显示器或图像的每个像素的状态。在薄膜晶体管的显示器或传感器系统中，通过使每个像素或单元具有基本相同的操作特性来优化系统的操作特性。其中，薄膜晶体管的工作特性可包括开关速度，驱动线和感测线的电容负载，以及晶体管的增益等等。
在公知技艺中，导致结构内的不同像素或单元特性变化的问题之一，是不能精确地对准以限定薄膜晶体管的源电极和漏电极的掩模(mask)位置，从而确保源电极/漏电极相对于闸电极的准确对准。若源电极/漏电极相对于闸电极未对准将导致闸电极与源电极或漏电极之间的重叠增加，同时闸电极与其中另一个之间的重叠减少。由于闸电极和源电极或漏电极之间的寄生电容是它们之间重叠的直接功能，所以这种重叠位置的改变会引起器件电容的变化，从而改变其它电路的开关速度和负载。
另外，若源电极/漏电极相对于闸电极未对准可能需要增加闸电极的尺寸以确保所有器件在闸电极与源电极/漏电极之间具有可接受的重叠位置，而增加闸电极的尺寸将增加器件的尺寸，从而增加了每个器件的总电容。器件的电容是重要的，因为它控制了闸电极的充电时间、闸电极与源电极/漏电极节点之间的电容耦合，以及由非晶硅或非晶硅介质界面处的缺陷引入的噪声。因此，需要在源电极/漏电极与闸电极之间提供自对准，以便在整个芯片上在闸电极与每个源电极和漏电极之间保持固定的及可预测的重叠位置，以确保系统的操作特性。
技术实现要素：
本申请的目的为提供一种自对准的薄膜晶体管及其制造方法，可使闸电极与源电极和漏电极之间保持固定及可预测的重叠位置，并可控制重叠影响以确保其操作特性。
本申请提出一种薄膜晶体管的制造方法，包括：在一基材上形成一第一导电层，并图案化第一导电层以形成一闸电极；形成一绝缘层于基材与闸电极上；把闸电极当成光掩模，利用负光阻光刻去除闸电极上方的部分绝缘层,使闸电极的高度低于两旁绝缘层的高度；形成一闸极介电层于闸电极与绝缘层上；形成一半导体材料层于闸极介电层上并图案化半导体材料层，使半导体材料层对应于闸电极而设置；形成一第二导电层在半导体材料层与闸极介电层上；以及图案化第二导电层，以于半导体材料层上分别形成一源电极与一漏电极，其中源电极与漏电极分别接触半导体材料层，且闸电极分别使源电极和漏电极自对准重叠。
本申请另提出一种薄膜晶体管，包括一基材、一缓冲层、一闸电极、一绝缘层、一闸极介电层、一半导体材料层以及一源电极与一漏电极。缓冲层设置于基板上。闸电极设置于缓冲层上。绝缘层设置于闸电极的两旁，闸电极的高度低于两旁绝缘层的高度。闸极介电层设置于闸电极与绝缘层上。半导体材料层设置于闸极介电层上，半导体材料层与闸电极对应设置。源电极与漏电极分别设置于半导体材料层上，源电极与漏电极分别接触半导体材料层，且闸电极分别与源电极和漏电极自对准重叠。
在一实施例中，在把闸电极当成光掩模的步骤中，包括：在基材与闸电极相对的一表面上涂布一负光阻剂；进行曝光、显影与蚀刻制程，以去除闸电极上方的部分绝缘层；及去除负光阻剂。
在一实施例中，闸电极与两旁的绝缘层形成一凹槽，闸极介电层填入凹槽内。
在一实施例中，半导体材料层包括一非晶硅层与一掺杂层，非晶硅层位于掺杂层与闸极介电层之间。
在一实施例中，半导体材料层作为源电极电极和漏电极电极的区域高于半导体材料层的中间区域。
在一实施例中，第一导电层与第二导电层为金属或其合金所构成的单层或多层结构。
本申请还提出一种薄膜晶体管的制造方法，包括：在一基材上形成一第一导电层，并图案化第一导电层以形成一闸电极；形成一绝缘层于基材与闸电极上；把闸电极当成光掩模，利用负光阻光刻去除闸电极上方的部分绝缘层,使闸电极的高度低于两旁绝缘层的高度；形成一闸极介电层于闸电极与绝缘层上，其中闸电极与两旁的绝缘层形成一凹槽，闸极介电层填入凹槽内；形成一半导体材料层于闸极介电层上并图案化半导体材料层，使半导体材料层对应于闸电极而设置；形成一第二导电层在半导体材料层与闸极介电层上；以及图案化第二导电层，以于半导体材料层上分别形成一源电极与一漏电极，其中源电极与漏电极分别接触半导体材料层，半导体材料层作为源电极电极和漏电极电极的区域高于半导体材料层的中间区域，且闸电极分别使源电极和漏电极自对准重叠。
承上所述，在本申请之薄膜晶体管及其制造方法中，通过将闸电极当成光掩模，并利用负光阻光刻去除闸电极上方的绝缘层,使闸电极的高度低于两旁绝缘层的高度，借此，在图案化第二导电层之后，闸电极可分别与源电极和漏电极自对准重叠。另外，由于闸电极的高度低于两旁绝缘层的高度，因此闸电极与两旁的绝缘层可形成凹槽，进而可使半导体材料层作为源电极和漏电极的区域将高于半导体材料层的中间区域(即通道区)的高度，因此，闸电极与半导体材料层的中间(通道区)的距离较近，而闸电极和源电极、闸电极和漏电极之间的距离则较远，藉此可控制闸电极与源/漏电极的重叠影响以确保其操作特性。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。在附图中：
图1为本申请一实施例之一种薄膜晶体管的制造方法流程步骤图。
图2a至图2h分别为本申请一实施例之一种薄膜晶体管的制造过程示意图。
图3为本申请另一实施例之薄膜晶体管的制造过程示意图。
图4为本申请另一实施例之一种薄膜晶体管的制造方法流程步骤图。
图5a至图5i分别为本申请又一实施例之一种薄膜晶体管的制造过程示意图。
图6为本申请又一实施例之薄膜晶体管的制造过程示意图。
图7为本申请一实施例之一种开关阵列基板的制造方法流程步骤图。
图8a至图8g分别为本申请一实施例之一种开关阵列基板的制造过程示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其它特征、整数、步骤、操作、单元、组件和/或其组合。
以下将参照相关图式，说明依本申请一些实施例之薄膜晶体管及其制造方法，其中相同的组件将以相同的参照符号加以说明。
图1为本申请一实施例之一种薄膜晶体管的制造方法的流程步骤图。如图1所示，薄膜晶体管的制造方法可包括：在一基材上形成一第一导电层，并图案化第一导电层以形成一闸电极(步骤s01)；形成一绝缘层于基材与闸电极上(步骤s02)；把闸电极当成光掩模，利用负光阻光刻去除闸电极上方的部分绝缘层,使闸电极的高度低于两旁绝缘层的高度(步骤s03)；形成一闸极介电层于闸电极与绝缘层上(步骤s04)；形成一半导体材料层于闸极介电层上并图案化半导体材料层，使半导体材料层对应于闸电极而设置(步骤s05)；形成一第二导电层在半导体材料层与闸极介电层上(步骤s06)；以及图案化第二导电层，以于半导体材料层上分别形成一源电极与一漏电极，其中源电极与漏电极分别接触半导体材料层，且闸电极分别使源电极和漏电极自对准重叠(步骤s07)。
以下，请配合参照图2a至图2h，以说明上述步骤s01至步骤s07的详细内容。其中，图2a至图2h分别为本申请一实施例之一种薄膜晶体管的制造过程示意图。
首先，步骤s01为：在一基材s1上形成一第一导电层m1，并图案化第一导电层m1以形成一闸电极g。基材s1可为一可透光之材质，用于穿透式显示装置，例如是玻璃、石英或类似物、塑料、橡胶、玻璃纤维或其它高分子材料，在一些实施例中，其可为一硼酸盐无碱玻璃基板(aluminosilicateglasssubstrate)；或者，基材s1也可是一不透光之材质，用于自发光或反射式显示装置，例如是金属-玻璃纤维复合板、金属-陶瓷复合板。
在步骤s01中，如图2a所示，可例如以物理气相沉积(physicalvapordeposition,pvd)法或化学气相沉积法(chemicalvapordeposition,cvd)，或其它合适的方法将第一导电层m1沉积在基材s1上，并利用光刻技术图案化第一导电层m1，借以定义出薄膜晶体管的闸电极g的形状。其中，利用光刻技术图案化膜层可通过光刻胶涂布、曝光、显影、蚀刻与去除光刻胶等等制程来达到，这些制程为公知技艺，也不是本案的重点，本领域技术人员可以从公开的文献数据或网络上取得，在此不再说明。本实施例的第一导电层m1(或闸电极g)的材质为不透光的金属(例如为铝、铜、银、钼、铬、或钛)或其合金所构成的单层或多层结构，并不限定。不过，在本实施例中，在步骤s01之前，制造方法还可包括：在基材s1上形成一层缓冲层b，之后再进行步骤s01，使闸电极g位于缓冲层b上。此外，在制作薄膜晶体管基板的一些实施例中，部分用以传输驱动讯号之导线，可以使用与闸电极g(第一导电层m1)同层且同一制程之结构，彼此电性相连，例如闸极线(gateline)。
进行步骤s02：形成一绝缘层i于基材s1与闸电极g上。如图2b所示，在本实施例中，可利用例如物理气相沉积(pvd)法或化学气相沉积(cvd)法在缓冲层b与闸电极g上沉积绝缘层i，以覆盖缓冲层b与闸电极g。其中，绝缘层i可例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之多层结构，并不限定。
之后，进行步骤s03：把闸电极g当成光掩模，利用负光阻光刻去除闸电极g上方的部分绝缘层i,使闸电极g的高度低于两旁绝缘层i的高度。在此步骤中，如图2c所示，可包括：先在基材s1与闸电极g相对的一表面上涂布一负光阻剂(negativephotoresist)n后，进行曝光、显影与蚀刻制程，以去除闸电极g上的部分绝缘层i。于此，是在基材s1的下表面s12涂布负光阻剂n后，从负光阻剂n的下方往上照光，使光线可依序穿过负光阻剂n、基材s1的下表面s12并照射到绝缘层i，由于闸电极g为不透光金属材料，因此闸电极g上方的绝缘层i不被光线照到，经显影与蚀刻后可去除位于闸电极g上方的绝缘层i，而闸电极g两旁的绝缘层i将被保留下来，再去除负光阻剂n后，如图2d所示，可使闸电极g本身的高度低于两旁绝缘层i的高度。这里所述的“高度”是以基材s1的上表面s11为基准时，膜层远离基材s1之表面与基材s1的上表面s11之间的最短距离。
之后，进行步骤s04：形成一闸极介电层gi于闸电极g与绝缘层i上。如图2e所示，例如以沉积方式于闸电极g与绝缘层i上形成闸极介电层gi，使闸极介电层gi可覆盖在闸电极g与绝缘层i上。其中，闸极介电层gi可为有机材质例如为有机硅氧化合物，或无机材质例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之多层结构。由于闸电极g的高度低于两旁绝缘层i的高度，使得闸电极g与两旁的绝缘层i可形成一凹槽，且在形成闸极介电层gi时，闸极介电层gi将填入凹槽内而同样形成高低的阶梯结构。
之后，进行步骤s05：形成一半导体材料层c于闸极介电层gi上并图案化半导体材料层c，使半导体材料层c对应于闸电极g而设置。于此，如图2f所示，形成半导体材料层c后以光刻进行图案化，使半导体材料层c相对于闸电极g位置形成于闸极介电层gi上。由于闸极介电层gi形成了高低的阶梯结构，因此，半导体材料层c一样可形成阶梯结构。在一些实施例中，半导体材料层c可以非晶硅(amorphoussilicon,a-si)材料制作，并可例如包括一非晶硅层与一掺杂层，且非晶硅层可位于掺杂层与闸极介电层gi之间。在一些实施例中，掺杂层可为n型半导体层。
接着，如图2g所示，再进行步骤s06：形成一第二导电层m2在半导体材料层c与闸极介电层gi上。于此，一样可例如以沉积方式于半导体材料层c上形成第二导电层m2，使第二导电层m2接触并覆盖半导体材料层c。其中，由于闸电极g与两旁的绝缘层i形成了高低的阶梯结构，使得闸电极g的形貌通过每个膜层向上传播。第二导电层m2的材质为不透光的金属(例如为铝、铜、银、钼、铬、或钛)或其合金所构成的单层或多层结构，并不限定。此外，在制作薄膜晶体管基板的一些实施例中，部分用以传输驱动讯号之导线，可以使用与第二导电层m2同层且同一制程之结构，彼此电性相连，例如数据线(dataline)。
最后，进行步骤s07：图案化第二导电层m2，以于半导体材料层c上分别形成一源电极s与一漏电极d，其中源电极s与漏电极d分别接触半导体材料层c，且闸电极g分别使源电极s和漏电极d自对准重叠。在一些实施例中，可利用例如多灰阶光罩的htm(halftonemask)进行曝光制程，之后进行蚀刻制程，以图案化第二导电层m2，进而以自对准的方式形成源电极s与漏电极d。在图2h中，源电极s与漏电极d分别位于半导体材料层c上，且源电极s和漏电极d分别与半导体材料层c接触，于薄膜晶体管之半导体材料层c未导通时，源电极s与漏电极d是电性分离。
因此，在本实施例的薄膜晶体管中，缓冲层b设置于基材s1上，闸电极g设置缓冲层b上，绝缘层i设置缓冲层b上，并设置于闸电极g的两旁，且闸电极g的高度低于两旁之绝缘层i的高度，闸极介电层gi设置于闸电极g与绝缘层i上，半导体材料层c设置于闸极介电层gi上，且半导体材料层c与闸电极g对应设置。此外，源电极s与漏电极d分别设置于半导体材料层c上，并可分别接触半导体材料层c，使得闸电极g可分别与源电极s和漏电极d自对准重叠。薄膜晶体管的其它技术特征可参照上述，于此不再赘述。
由于闸电极g的高度低于两旁绝缘层i的高度，因此闸电极g与两旁的绝缘层i可形成凹槽，且闸极介电层gi可填入凹槽内，进而使半导体材料层c作为源电极s和漏电极d的区域将高于半导体材料层c的中间区域(即通道区)的高度，因此，闸电极g与半导体材料层c的中间部分(通道区)的距离较近，而闸电极g和源电极s、闸电极g和漏电极d之间的距离则较远，藉此可控制闸电极与源/漏电极的重叠影响以确保其操作特性。
在一些实施例中，如图3所示，薄膜晶体管的制造方法更可包括：形成一钝化层p覆盖于源电极s、漏电极d与半导体材料层c上，以保护其免于水气或异物的入侵而破坏其特性。于此，可例如以沉积方式形成钝化层p，钝化层p可为有机材质例如为有机硅氧化合物，或无机材质例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之多层结构。此钝化层p可称为背沟道钝化层，以保持薄膜晶体管特性的稳定。
此外，在一些实施例中，基材s1上可形成多个阵列排列的薄膜晶体管，以形成薄膜晶体管基板。
图4为本申请另一实施例之一种薄膜晶体管的制造方法的流程步骤图。如图4所示，薄膜晶体管的制造方法可包括：在一基材上形成一缓冲层，并图案化缓冲层以形成一凹部(步骤t01)；形成一第一导电层于缓冲层上(步骤t02)；在第一导电层上对应于凹部处形成对应于一闸电极图案的一光刻胶(步骤t03)；图案化第一导电层，以在凹部形成对应于光刻胶之一闸电极，使闸电极的外围具有相互连接一斜面与一平面，并去除光刻胶(步骤t04)；形成一闸极介电层于闸电极与缓冲层上(步骤t05)；形成一半导体材料层于闸极介电层上并图案化半导体材料层，使半导体材料层对应于闸电极而设置(步骤t06)；以及形成一第二导电层在半导体材料层与闸极介电层上，并图案化第二导电层，以于半导体材料层上分别形成一源电极与一漏电极，其中源电极与漏电极分别接触半导体材料层，且闸电极分别使源电极和漏电极自对准重叠(步骤t07)。
以下，请配合参照图5a至图5i，以说明上述步骤t01至步骤t07的详细内容。其中，图5a至图5i分别为本申请又一实施例之一种薄膜晶体管的制造过程示意图。
首先，步骤t01为：在一基材s1上形成一缓冲层b，并图案化缓冲层b以形成一凹部u。基材s1可为一可透光之材质，用于穿透式显示装置，例如是玻璃、石英或类似物、塑料、橡胶、玻璃纤维或其它高分子材料，在一些实施例中，其可为一硼酸盐无碱玻璃基板(aluminosilicateglasssubstrate)；或者，基材s1也可是一不透光之材质，用于自发光或反射式显示装置，例如是金属-玻璃纤维复合板、金属-陶瓷复合板。
在步骤t01中，如图5a所示，可例如以物理气相沉积(physicalvapordeposition,pvd)法或化学气相沉积法(chemicalvapordeposition,cvd)，或其它合适的方法将缓冲层b沉积在基材s1上，并利用光刻技术图案化缓冲层b，借此图案化缓冲层b以形成凹部u。于此，可利用一光掩模(mask)并通过光刻技术以定义出凹部u的形状。其中，利用光刻技术图案化膜层可通过光刻胶涂布、曝光、显影、蚀刻与去除光刻胶等等制程来达到，这些制程为公知技艺，也不是本案的重点，本领域技术人员可以从公开的文献数据或网络上取得，在此不再说明。缓冲层b可例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之多层结构，并不限定。
接着，步骤t02为：形成一第一导电层m1于缓冲层b上。如图5b所示，可例如以物理气相沉积(pvd)法或化学气相沉积法(cvd)，或其它合适的方法将第一导电层m1沉积在缓冲层b上，由于缓冲层b具有凹部u，因此，第一导电层m1也将填入凹部u而形成另一凹部。其中，第一导电层m1的材质为不透光的金属(例如为铝、铜、银、钼、铬、或钛)或其合金所构成的单种膜层结构。此外，在制作薄膜晶体管基板的一些实施例中，部分用以传输驱动讯号之导线，可以使用与第一导电层m1同层且同一制程之结构，彼此电性相连，例如闸极线(gateline)。
为了定义出闸电极的图案，以下通过步骤t03及步骤t04来达成。其中，步骤t03为：在第一导电层m1上对应于凹部u处形成对应于一闸电极图案的一光刻胶p。于此，为了得到自对准的闸电极图案，如图5c所示，本实施例是在第一导电层m1的另一凹部上形成对应于相要的闸电极图案的光刻胶p。
另外，步骤t04为：图案化第一导电层m1，以在凹部u形成对应于光刻胶p之一闸电极g，使闸电极g的外围具有相互连接一斜面g21与一平面g11，并去除光刻胶p。如图5d与图5e所示，可利用光刻技术通过对应于闸电极图案的光刻胶p形成闸电极g，其中，是把闸电极g以外的第一导电层m1蚀刻掉之外，还蚀刻多一点第一导电层m1，使光刻胶p下第一导电层m1也被去除掉一部分，进而得到下层为平面的，但是上层有斜面的闸电极g的图案。在本实施例中，闸电极g可细分而包括一第一子层g1与一第二子层g，第一子层g1位于缓冲层b的凹部u上，而第二子层g2位于第一子层g1上。其中，上述闸电极g外围的平面g11为第一子层g1远离缓冲层b的表面，而斜面g21为第二子层g2的倾斜侧壁。于此，在去除(蚀刻)第二子层g2时，是以自对准的方式暴露出第一子层g1的外围部分，从而形成具有闸电极图案的闸电极g。另外，第一子层g1也具有两(直立)侧壁，两侧壁具有一选定重叠距离d，而选定重叠距离d对应于第一子层g1的周边部分。本实施例的第一子层g1相当薄，且第一子层g1与第二子层g2的材料相同。换言之，在形成第一导电层m1(闸电极g)的步骤t02中，是以一次的制程及一种材料形成第一导电层m1，使得经步骤t04之后，闸电极g的第一子层g1与第二子层g2的材料相同。因此相较于以两种材料构成闸电极g来说，本实施例的制程较简单，成本也较低。此外，再提醒的是，本实施例将闸电极g区分为第一子层g1与第二子层g2只是为了说明，并不是以两种不同材料与制程形成第一导电层m1(闸电极g)。
之后，进行步骤t05：形成一闸极介电层gi于闸电极g与缓冲层b上。如图5f所示，例如以沉积方式于闸电极g与缓冲层b上形成闸极介电层gi，使闸极介电层gi可覆盖在闸电极g与缓冲层b。其中，闸极介电层gi可为有机材质例如为有机硅氧化合物，或无机材质例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之多层结构。由于闸电极g为突出于凹部u的结构，且闸电极g的外围具有相互连接斜面g21与平面g11，因此，闸电极g的形貌可通过之后形成且覆盖在闸电极g上的每个膜层而向上传播。
接着，步骤t06为：形成一半导体材料层c于闸极介电层gi上并图案化半导体材料层c，使半导体材料层c对应于闸电极g而设置。于此，如图5g所示，在闸极介电层gi上形成半导体材料层c后以光刻进行图案化，使半导体材料层c相对于闸电极g位置形成于闸极介电层gi上。由于闸极介电层gi根据闸电极g图案形成了高低的阶梯结构，因此，半导体材料层c一样可形成阶梯结构。在一些实施例中，半导体材料层c可以非晶硅(amorphoussilicon,a-si)材料制作，并可例如包括一非晶硅层与一掺杂层，且非晶硅层可位于掺杂层与闸极介电层gi之间。在一些实施例中，掺杂层可为n型半导体层。
接着，如图5h所示，进行步骤t07：形成一第二导电层m2在半导体材料层c与闸极介电层gi上，并图案化第二导电层m2，以于半导体材料层c上分别形成一源电极s与一漏电极d，其中源电极s与漏电极d分别接触半导体材料层c，且闸电极g分别使源电极s和漏电极d自对准重叠。于此，可例如以沉积方式于半导体材料层c上形成第二导电层m2，使第二导电层m2接触并覆盖半导体材料层c。于此，闸电极g的形貌一样通过每个膜层向上传播，使得第二导电层m2具有类似闸电极g的形貌。第二导电层m2的材质为不透光的金属(例如为铝、铜、银、钼、铬、或钛)或其合金所构成的单层或多层结构，并不限定。此外，在制作薄膜晶体管基板的一些实施例中，部分用以传输驱动讯号之导线，可以使用与第二导电层m2同层且同一制程之结构，彼此电性相连，例如数据线(dataline)。
之后，如图5i所示，图案化第二导电层m2是使源电极s与漏电极d至少通过上述选定重叠距离d设置在闸电极g上方而与闸电极g自对准重叠。在一些实施例中，可利用例如多灰阶光罩的htm(halftonemask)进行曝光制程，之后进行蚀刻制程，以图案化第二导电层m2，进而以自对准的方式形成源电极s与漏电极d。在图5i中，源电极s与漏电极d分别位于半导体材料层c上，且源电极s和漏电极d分别与半导体材料层c接触，于薄膜晶体管之半导体材料层c未导通时，源电极s与漏电极d是电性分离。
因此，在本实施例的薄膜晶体管中，缓冲层b设置于基板上并具有凹部，闸电极g设置于缓冲层b的凹部u，其外围具有相互连接斜面g21与平面g11，闸极介电层gi设置于闸电极g与缓冲层b上，半导体材料层c设置于闸极介电层gi上，且半导体材料层c与闸电极g对应设置。此外，源电极s与漏电极d分别设置于半导体材料层c上，并可分别接触半导体材料层c，使得闸电极g可分别与源电极s和漏电极d自对准重叠。薄膜晶体管的其它技术特征可参照上述，于此不再赘述。
由于闸电极g设置于缓冲层b的凹部u，且其外围具有相互连接斜面g21与平面g11，而源电极s与漏电极d分别设置于半导体材料层c上，并可分别接触半导体材料层c，使得使源电极s与漏电极d至少通过选定重叠距离d设置在闸电极g上方而与闸电极g自对准重叠。因此，本实施例的薄膜晶体管使用相同材料的第一导电层m1就可以制作出与源电极s与漏电极d自对准重叠的闸电极g，使闸电极g与源电极s和漏电极d之间保持固定及可预测的重叠位置，藉此控制闸电极与源电极和漏电极的重叠影响以确保其操作特性。
在一些实施例中，如图6所示，其为本申请又一实施例之薄膜晶体管的制造过程示意图。薄膜晶体管的制造方法更可包括：形成一钝化层p覆盖于源电极s、漏电极d与半导体材料层c上，以保护其免于水气或异物的入侵而破坏其特性。于此，可例如以沉积方式形成钝化层p，钝化层p可为有机材质例如为有机硅氧化合物，或无机材质例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之多层结构。此钝化层p可称为背沟道钝化层，以保持薄膜晶体管特性的稳定。
图7为本申请一实施例之一种开关阵列基板的制造方法的流程步骤图。如图7所示，开关阵列基板的制造方法可包括：在一基材上形成一缓冲层(步骤u01)；在缓冲层上形成图案化的一第一导电层，其中图案化的第一导电层构成至少一闸极线(gateline)与至少一闸电极，闸极线与闸电极电连接，并分别包括一第一子层与位于第一子层上的一第二子层，第一子层在平行基材的方向上突出于第二子层，且第二子层具有一倾斜侧壁(步骤u02)；形成一闸极介电层于闸极线、闸电极与缓冲层上(步骤u03)；形成一半导体材料层于闸极介电层上并图案化半导体材料层，使半导体材料层对应于闸电极而设置(步骤u04)；形成一第二导电层在半导体材料层与闸极介电层上，并图案化第二导电层，以于半导体材料层上分别形成一源电极与一漏电极，其中源电极与漏电极分别接触半导体材料层，且闸电极分别使源电极和漏电极自对准重叠(步骤u05)；以及对应于闸极线形成图案化的一透明导电层于闸极介电层上(步骤u06)。
以下，请配合参照图8a至图8g，以说明上述步骤u01至步骤u06的详细内容。其中，图8a至图8g分别为本申请一实施例之一种开关阵列基板的制造过程示意图。
首先，步骤u01为：在一基材s1上形成一缓冲层b。基材s1可为一可透光之材质，用于穿透式显示装置，例如是玻璃、石英或类似物、塑料、橡胶、玻璃纤维或其它高分子材料，在一些实施例中，其可为一硼酸盐无碱玻璃基板(aluminosilicateglasssubstrate)；或者，基材s1也可是一不透光之材质，用于自发光或反射式显示装置，例如是金属-玻璃纤维复合板、金属-陶瓷复合板。
在步骤u01中，如图8a所示，可例如以物理气相沉积(physicalvapordeposition,pvd)法或化学气相沉积法(chemicalvapordeposition,cvd)，或其它合适的方法将缓冲层b形成在基材s1上。其中，缓冲层b可例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之单层或多层结构，并不限定。
接着，步骤u02为：在缓冲层b上形成图案化的一第一导电层m1，其中图案化的第一导电层m1构成至少一闸极线gl与至少一闸电极g，闸极线gl与闸电极g电连接，并分别包括一第一子层g1与位于第一子层g1上的一第二子层g2，第一子层g1在平行基材s1的方向上突出于第二子层g2，且第二子层g2具有一倾斜侧壁g21。于此，一样可例如以物理气相沉积(pvd)法或化学气相沉积法(cvd)，或其它合适的方法将第一导电层m1沉积在缓冲层b上，并利用光掩模(mask)且通过光刻技术定义出闸极线gl与闸电极g的形状，以形成薄膜晶体管的闸电极g以及与闸电极g电连接的闸极线gl。在此，闸极线gl与闸电极g的形状与构造相同。换言之，薄膜晶体管的闸电极g以及与闸电极g电连接的闸极线gl使用相同的工序与材料制作而成。在开关阵列基板的一些实施例中，图案化的第一导电层m1可构成多条闸极线gl及多个闸电极g，每一条闸极线gl可与行排列的多个闸电极g电连接，并构成行与列排列的矩阵状。其中，利用光刻技术图案化膜层可通过光刻胶涂布、曝光、显影、蚀刻与去除光刻胶等等制程来达到，这些制程为公知技艺，也不是本案的重点，本领域技术人员可以从公开的文献数据或网络上取得，在此不再说明。此外，第一导电层m1的材质为不透光的金属(例如为铝、铜、银、钼、铬、或钛)或其合金所构成的多层结构。
如图8b所示，本实施例的图案化的第一导电层m1构成的闸极线gl与闸电极g可分别包括第一子层g1与第二子层g2。第一子层g1位于缓冲层b上，第二子层g2叠设于第一子层g1上。本实施例的第一子层g1与第二子层g2的材料不同，在一些实施例中，第一子层g1的材料例如但不限于为钛(ti)，而第二子层g2的材料可例如但不限于钼(mo)或铝(al)。另外，第一子层g1在平行基材s1的方向上突出于第二子层g2而具有一平面g11，且第二子层g2的外围具有一倾斜侧壁g21。于此，在去除(蚀刻)第二子层g2时，是以自对准的方式暴露出第一子层g1的外围部分，从而形成具有闸电极图案的闸电极g(与闸级线gl)。此外，第一子层g1具有相背于第二子层g2的两侧壁，两侧壁具有一选定重叠距离d，而选定重叠距离d对应于第一子层g1的周边部分。
之后，进行步骤u03：形成一闸极介电层gi于闸极线gl、闸电极g与缓冲层b上。如图8c所示，例如以沉积方式于闸电极g与缓冲层b上形成闸极介电层gi，使闸极介电层gi可覆盖在闸电极g与缓冲层b，同时也于闸极线gl上形成闸极介电层gi且覆盖闸极线gl。闸极介电层gi可为有机材质例如为有机硅氧化合物，或无机材质例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之多层结构。由于闸电极g的外围具有相互连接的第二子层g2的倾斜侧壁g21与第一子层g1的平面g11的阶梯结构，因此，闸电极g的形貌可通过之后形成且覆盖在闸电极g上的闸极介电层gi而向上传播。
接着，步骤u04为：形成一半导体材料层c于闸极介电层gi上并图案化半导体材料层c，使半导体材料层c对应于闸电极g而设置。于此，如图8d所示，在闸极介电层gi上形成半导体材料层c后以例如光刻进行图案化，使半导体材料层c相对于闸电极g位置形成于闸极介电层gi上。由于闸极介电层gi根据闸电极g图案形成了高低的阶梯结构，因此，半导体材料层c一样可形成阶梯结构。在一些实施例中，半导体材料层c可以非晶硅(amorphoussilicon,a-si)材料制作，并可例如包括一非晶硅层与一掺杂层，且非晶硅层可位于掺杂层与闸极介电层gi之间。在一些实施例中，掺杂层可为n型半导体材料层。
如图8e所示，进行步骤u05：形成一第二导电层m2在半导体材料层c与闸极介电层gi上，并图案化第二导电层m2，以于半导体材料层c上分别形成一源电极s与一漏电极d，其中源电极s与漏电极d分别接触半导体材料层c，且闸电极g分别使源电极s和漏电极d自对准重叠。于此，可例如以沉积方式于半导体材料层c上形成第二导电层m2，使第二导电层m2接触并覆盖半导体材料层c。其中，闸电极g的形貌一样通过覆盖闸电极g的每个膜层而向上传播，使得第二导电层m2具有类似闸电极g的形貌。第二导电层m2的材质为不透光的金属(例如为铝、铜、银、钼、铬、或钛)或其合金所构成的单层或多层结构，并不限定。
另外，图案化第二导电层m2是使源电极s与漏电极d至少通过上述选定重叠距离d设置在闸电极g上方而与闸电极g自对准重叠。在一些实施例中，可利用例如多灰阶光罩的htm(halftonemask)进行曝光制程，之后进行蚀刻制程，以图案化第二导电层m2，进而以自对准的方式形成源电极s与漏电极d。在图8e中，源电极s与漏电极d分别位于半导体材料层c上，且源电极s和漏电极d分别与半导体材料层c接触，于薄膜晶体管之半导体材料层c未导通时，源电极s与漏电极d是电性分离。另外，在开关阵列基板的一些实施例中，图案化的第二导电层m2可构成多条数据线(dataline)及与多条数据线分别电连接的多个源电极s或漏电极d，以共同构成多个像素的薄膜晶体管，而各个薄膜晶体管对应的闸电极g分别与对应的闸级线gl电连接。
在开关阵列基板制造方法的一些实施例中，还可包括：形成一钝化层p覆盖于源极s与漏极d上，及于钝化层p上形成一通孔h，以曝露出部分的源极s或漏极d。如图8f所示，本实施例可例如以沉积方式于薄膜晶体管上形成一层钝化层p后，再于钝化层p上以光刻技术形成通孔h，以露出部分的漏极d。其中，钝化层p可为有机材质例如为有机硅氧化合物，或无机材质例如为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、或上述材质之多层结构。钝化层p可称为背沟道钝化层，可保持薄膜晶体管的稳定性。
另外，在开关阵列基板制造方法的一些实施例中，还可包括：形成图案化的一透明导电层e于钝化层p上，其中透明导电层e填入通孔h而接触源电极s或漏电极d。如图8f所示，可例如以沉积及光刻技术形成图案化的透明导电层e覆盖在钝化层p上，且填入通孔h内而与漏极d接触而电连接。透明导电层e可为像素的像素电极，其材质可例如但不限于为铟锡氧化物(ito)、铟锌氧化物(izo)、铝锌氧化物(azo)、镉锡氧化物(cto)、氧化锡(sno2)、或氧化锌(zno)等透明导电材料，并不限定。在本实施例中，透明导电层e可为开关阵列基板上呈阵列排列之像素电极，并可延伸至对应的闸极线gl处。
请再参照图7所示，在形成透明导电层e的上述过程中，还可对应于闸极线gl形成图案化的透明导电层e于闸极介电层gi上(步骤u06)。如图8g所示，本实施例之图案化后的透明导电层e的(两个)边缘e1由闸极线gl的外侧延伸至闸极线gl的第二子层g2的上方，而且在垂直基材s1的方向上，透明导电层e与第二子层g2的倾斜侧壁g21至少部分重叠，使得第一子层g1、闸极介电层gi与透明导电层e可形成一辅助电容。于此，是在闸极线gl的两侧分别形成一个辅助电容。因此，在本实施例的开开阵列基板中，除了利用双层结构(第一子层g1与第二子层g2)的闸电极g来控制源电极s/漏电极d的重叠影响外，并能利用同样的第一导电层m1所形成的闸极线gl将第二子层g2的凸出部分与透明导电层e(像素电极)形成辅助电容。
承上，在本实施例的开关阵列基板中，缓冲层b设置于基材s1上，闸极线gl与闸电极g设置于缓冲层b上，其中闸极线gl与闸电极g电连接，并分别包括第一子层g1与位于第一子层g1上的第二子层g2，第一子层g1在平行基材s1的方向上突出于第二子层g2，且第二子层g2具有倾斜侧壁g21，闸极介电层gi设置于闸极线gl、闸电极g与缓冲层b上，半导体材料层c设置于闸极介电层gi上，且半导体材料层c与闸电极g对应设置。源电极s与漏电极d分别设置于半导体材料层c上，源电极s与漏电极d分别接触半导体材料层c，且闸电极g分别与源电极s和漏电极d自对准重叠。此外，透明导电层e对应于闸极线gl设置于闸极介电层gi上。其中，透明导电层e的边缘是由闸极线gl的外侧延伸至第二子层g2的上方，且在垂直基材s1的方向上，透明导电层e与第二子层g2的倾斜侧壁g21至少部分重叠，使得第一子层g1、闸极介电层gi与透明导电层e可形成辅助电容。开关阵列基板的其它组件的技术特征可参照上述的相同组件及其说明，于此不再赘述。
综上所述，在本申请之薄膜晶体管及其制造方法中，通过将闸电极当成光掩模，并利用负光阻光刻去除闸电极上方的绝缘层,使闸电极的高度低于两旁绝缘层的高度，借此，在图案化第二导电层之后，闸电极可分别与源电极和漏电极自对准重叠。另外，由于闸电极的高度低于两旁绝缘层的高度，因此闸电极与两旁的绝缘层可形成凹槽，进而可使半导体材料层作为源电极和漏电极的区域将高于半导体材料层的中间区域(即通道区)的高度，因此，闸电极与半导体材料层的中间(通道区)的距离较近，而闸电极和源电极、闸电极和漏电极之间的距离则较远，藉此可控制闸电极与源/漏电极的重叠影响以确保其操作特性。
以上所述仅为举例性，而非为限制性者。任何未脱离本申请的精神与范畴，而对其进行的等效修改或变更，均应包括于权利要求书范围中。