半导体器件及其制造方法与流程

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。

背景技术：

在一般的晶片制造过程中，当半导体元件完成前段工艺加工之后，便会将晶片送至封装厂进行检测、封装等后段工艺。一般来说，晶片在进行封装之前，会先在衬底绝缘层中形成熔丝以及在衬底绝缘层上形成焊垫，以便于晶片的封装和修复。

典型的晶片往往包括数以百万计的半导体元件，有些晶片往往包括多个相同的半导体元件，例如，存储器可能包括数以百万计相同的存储单元，而且即使只有一个存储单元含有缺陷，就可能会导致整个存储器成为有缺陷产品。

为了提高良品率，可制造冗余的存储单元于相同的存储器上，如果有些主要的存储单元存在缺陷，可利用冗余的存储单元取代有缺陷的主要的存储单元。此冗余结构的设计，使得晶片可在正常状态下继续操作。通过控制晶片中的熔丝，可使冗余的存储单元取代有缺陷的主要的存储单元，从而便可实现晶片的修复。

现有技术中，熔丝处往往较易于遭到外部湿气的侵蚀，从而造成整个半导体器件的品质下降，因此，需要提供一种方法改善这一问题。

技术实现要素：

本发明的目的在于提供一种半导体器件及其制造方法，以解决现有技术中熔丝处往往较易于遭到外部湿气的侵蚀，从而造成整个半导体器件的品质下降的问题。

为解决上述技术问题，本发明提供一种半导体器件的制造方法，所述半导体器件的制造方法包括：

提供一衬底绝缘层，所述衬底绝缘层中形成有一熔丝，所述衬底绝缘层上形成有一焊垫；

形成一第一钝化层于所述衬底绝缘层上，所述第一钝化层覆盖所述焊垫及所述熔丝；

刻蚀所述第一钝化层对准在所述焊垫上的部分和对准在所述熔丝上的部分以分别形成一第一开口及一第二开口，所述第一开口贯穿所述第一钝化层中对准在所述焊垫的部分，以暴露出所述焊垫，所述第二开口贯穿所述第一钝化层中对准在所述熔丝的部分，所述第二开口以靠近所述熔丝的方向延伸至所述衬底绝缘层中，并且所述第二开口延伸停止于所述熔丝的上方，以使所述熔丝的上方还覆盖有膜层部；

形成一第二钝化层于所述衬底绝缘层上，所述第二钝化层覆盖所述第一开口的侧壁和底壁，以覆盖由所述第一开口暴露出的所述焊垫，所述第二钝化层还覆盖所述第二开口的侧壁和底壁；及

去除所述第二钝化层中覆盖所述第一开口底壁的部分，以暴露出所述焊垫，其中所述第二钝化层形成为所述第二开口的内衬表层，使所述第二开口内不暴露出所述衬底绝缘层。

可选的，在所述的半导体器件的制造方法中，所述第二钝化层还形成为所述第一开口的内衬表层，使所述第一开口和所述第二开口内不暴露出所述第一钝化层。

可选的，在所述的半导体器件的制造方法中，去除所述第二钝化层中覆盖所述第一开口底壁的部分以暴露出所述焊垫的同时，去除所述第二钝化层中覆盖所述第二开口底壁的部分以暴露出覆盖所述熔丝的膜层部。

可选的，在所述的半导体器件的制造方法中，形成所述第一开口及所述第二开口的步骤与去除所述第二钝化层中覆盖所述第一开口底壁的部分和所述第二钝化层中覆盖所述第二开口底壁的部分的步骤采用了同一片掩膜版。

可选的，在所述的半导体器件的制造方法中，所述第二钝化层的致密度较所述衬底绝缘层的致密度高，且所述第二钝化层的抗湿度较所述第一钝化层的抗湿度高，所述第二钝化层覆盖所述第一开口的侧壁的部分的厚度介于100nm至1000nm，所述第二钝化层覆盖所述第二开口的侧壁的部分的厚度介于100nm至1000nm。

可选的，在所述的半导体器件的制造方法中，所述第二钝化层的材料选自于氮化硅、氮氧化硅、碳氮化硅、氧化铝和氧化钛中的一种，所述第一钝化层的材料选自于氧化硅、氮化硅、氮氧化硅、碳氮化硅、氧化铝和氧化钛中的一种，所述衬底绝缘层的材料选自于氧化硅。

可选的，在所述的半导体器件的制造方法中，所述衬底绝缘层中形成有一缓冲层，所述缓冲层覆盖所述熔丝，所述第二开口贯穿所述第一钝化层中对准在所述熔丝的部分，并进一步以靠近所述熔丝的方向延伸至露出所述缓冲层中对准在所述熔丝的部分，所述缓冲层中对准在所述熔丝的部分构成覆盖所述熔丝的膜层部。

可选的，在所述的半导体器件的制造方法中，所述焊垫包括位于所述衬底绝缘层上的第一焊块及自所述第一焊块延伸至所述衬底绝缘层中的第二焊块，所述第一焊块的顶面覆盖有第一保护层，所述第二焊块的侧面覆盖有第二保护层；在刻蚀所述第一钝化层的步骤中，所述第一开口贯穿所述第一保护层以暴露所述第一焊块的顶面，所述第一焊块的顶面在所述第一开口之外的区域仍覆盖有所述第一保护层。

本发明还提供一种半导体器件，所述半导体器件包括：

一衬底绝缘层，所述衬底绝缘层中形成有一熔丝，所述衬底绝缘层上形成有一焊垫；

一第一钝化层，所述第一钝化层覆盖所述衬底绝缘层，所述第一钝化层中具有第一开口和第二开口，所述第一开口贯穿所述第一钝化层中对准在所述焊垫的部分，以暴露出所述焊垫，所述第二开口贯穿所述第一钝化层中对准在所述熔丝的部分，并进一步以靠近所述熔丝的方向延伸至所述衬底绝缘层中，并且所述第二开口延伸停止于所述熔丝的上方，以使所述熔丝的上方还覆盖有膜层部；及

一第二钝化层，所述第二钝化层覆盖所述第一开口的侧壁并暴露出所述焊垫，所述第二钝化层还覆盖所述第二开口的侧壁及所述衬底绝缘层，其中所述第二钝化层形成为所述第二开口的内衬表层，使所述第二开口内不暴露出所述衬底绝缘层。

可选的，在所述的半导体器件中，所述第二钝化层还覆盖所述第二开口的底壁，所述第二钝化层还形成为所述第一开口的内衬表层，使所述第一开口和所述第二开口内不暴露出所述第一钝化层。

可选的，在所述的半导体器件中，所述第二钝化层的致密度较所述衬底绝缘层的致密度高，且所述第二钝化层的抗湿度较所述第一钝化层的抗湿度高，所述第二钝化层覆盖所述第一开口的侧壁的部分的厚度介于100nm至1000nm，所述第二钝化层覆盖所述第二开口的侧壁的部分的厚度介于100nm至1000nm。

可选的，在所述的半导体器件中，所述第二钝化层的材料选自于氮化硅、氮氧化硅、碳氮化硅、氧化铝和氧化钛中的一种，所述第一钝化层的材料选自于氧化硅、氮化硅、氮氧化硅、碳氮化硅、氧化铝和氧化钛中的一种，所述衬底绝缘层的材料选自于氧化硅。

可选的，在所述的半导体器件中，所述衬底绝缘层中形成有一缓冲层，所述缓冲层覆盖所述熔丝，所述第二开口贯穿所述第一钝化层中对准在所述熔丝的部分，并进一步以靠近所述熔丝的方向延伸至露出所述缓冲层中对准在所述熔丝的部分，所述缓冲层中对准在所述熔丝的部分构成覆盖所述熔丝的膜层部。

可选的，在所述的半导体器件中，所述焊垫包括位于所述衬底绝缘层上的第一焊块及自所述第一焊块延伸至所述衬底绝缘层中的第二焊块，所述第一焊块在所述第一开口之外的顶面覆盖有第一保护层，所述第二焊块的侧面覆盖有第二保护层。

可选的，在所述的半导体器件中，所述第一焊块对准所述第一开口的部分的顶面低于在所述第一开口之外的部分的顶面。

可选的，在所述的半导体器件中，所述第二钝化层包覆所述第一保护层朝向所述第一开口的侧壁。

在本发明提供的半导体器件及其制造方法中，衬底绝缘层中形成有一熔丝且衬底绝缘层上形成有一焊垫，第一钝化层覆盖衬底绝缘层，且第一钝化层中具有第一开口和第二开口，第一开口贯穿第一钝化层中对准在焊垫的部分，以暴露出焊垫，第二开口贯穿第一钝化层中对准在熔丝的部分，并进一步以靠近熔丝的方向延伸至衬底绝缘层中，并且第二开口延伸停止于熔丝的上方，以使熔丝的上方还覆盖有膜层部，第二钝化层覆盖第一开口的侧壁而暴露出焊垫，并覆盖第二开口的侧壁及衬底绝缘层，其中第二钝化层形成为第二开口的内衬表层，使第二开口内不暴露出衬底绝缘层，由此，在熔丝处有第二钝化层予以保护，从而可以很好的缓解熔丝处遭到外部湿气侵蚀的问题，提高了整个半导体器件的品质。进一步的，第二钝化层还形成为第一开口的内衬表层，使第一开口和第二开口内不暴露出第一钝化层，从而还可以很好的缓解焊垫处遭到外部湿气的侵蚀，并可以进一步缓解熔丝处遭到外部湿气侵蚀的问题。

附图说明

图1是一种半导体器件的制造方法中的衬底绝缘层的结构示意图。

图2是在图1所示的结构上形成第一钝化层后的结构示意图。

图3是在图2所示的结构上形成第二钝化层后的结构示意图。

图4是在图3所述的结构上形成图案化掩膜层后的结构示意图。

图5是对图4所示的结构执行刻蚀工艺后的结构示意图。

图6是本发明实施例的半导体器件的制造方法中的衬底绝缘层的结构示意图。

图7是在图6所示的结构上形成第一钝化层后的结构示意图。

图8是对图7所示的结构执行刻蚀工艺后的结构示意图。

图9是在图8所示的结构上形成第二钝化层后的结构示意图。

图10是对图9所示的结构执行刻蚀工艺后的结构示意图。

其中，

100-衬底绝缘层；110-熔丝；120-焊垫；130-第一钝化层；140-第二钝化层；150-图案化掩膜层；151-第一开槽；152-第二开槽；161-第一开口；162-第二开口；170-膜层部；

200-衬底绝缘层；210-熔丝；211-第一金属层；212-插塞；2120-第五保护层；213-第二金属层；220-焊垫；221-第一焊块；2210-第一保护层；222-第二焊块；2220-第二保护层；223-第三焊块；2230-第三保护层；224-第四焊块；2240-第四保护层；225-第五焊块；230-缓冲层；240-第一钝化层；250-膜层部；251-第一开口；252-第二开口；260-第一图案化掩膜层；261-第一开槽；262-第二开槽；270-第二钝化层；280-第二图案化掩膜层；281-第三开槽；282-第四开槽。

具体实施方式

请参考图1至图5，其中，图1是一种半导体器件的制造方法中的衬底绝缘层的结构示意图；图2是在图1所示的结构上形成第一钝化层后的结构示意图；图3是在图2所示的结构上形成第二钝化层后的结构示意图；图4是在图3所述的结构上形成图案化掩膜层后的结构示意图；图5是对图4所示的结构执行刻蚀工艺后的结构示意图。

如图1所示，首先，提供一衬底绝缘层100，所述衬底绝缘层100中形成有一熔丝110，所述衬底绝缘层100上形成有一焊垫120。

接着，如图2所示，形成一第一钝化层130于所述衬底绝缘层100上，所述第一钝化层130覆盖所述焊垫120及所述熔丝110。

接着，如图3所示，覆盖一第二钝化层140于所述第一钝化层130上。

如图4所示，接着，形成一图案化掩膜层150于所述衬底绝缘层100上，所述图案化掩膜层150具有第一开槽151和第二开槽152，所述第一开槽151贯穿所述图案化掩膜层150，以暴露出所述第二钝化层140中对准在所述焊垫120的部分，所述第二开槽152贯穿所述图案化掩膜层150，以暴露出所述第二钝化层140中对准在所述熔丝110的部分。

接着，如图5所示，刻蚀所述第二钝化层140和所述第一钝化层130以形成第一开口161和第二开口162，所述第一开口161贯穿所述第二钝化层140和所述第一钝化层130中对准在所述焊垫120的部分，以暴露出所述焊垫120，所述第二开口162贯穿所述第二钝化层140和所述第一钝化层130中对准在所述熔丝110的部分，并进一步以靠近所述熔丝110的方向延伸至衬底绝缘层100中，并且所述第二开口162延伸停止于所述熔丝110的上方，以使所述熔丝110的上方还覆盖有膜层部170。

通过上述方法形成的半导体器件，外部湿气易于从熔丝110处的第二开口162的侧壁处的衬底绝缘层100侵入半导体器件内，从而降低了整个半导体器件的品质。此外，外部湿气还能够从焊垫120处的第一开口161和熔丝110处的第二开口162处的第一钝化层130侵入半导体器件内，从而进一步降低整个半导体器件的品质。

基此，本发明的核心思想在于，提供一种半导体器件及其制造方法，衬底绝缘层中形成有一熔丝且衬底绝缘层上形成有一焊垫，第一钝化层覆盖衬底绝缘层，且第一钝化层中具有第一开口和第二开口，第一开口贯穿第一钝化层中对准在焊垫的部分，以暴露出焊垫，第二开口贯穿第一钝化层中对准在熔丝的部分，并进一步以靠近熔丝的方向延伸至衬底绝缘层中，并且第二开口延伸停止于熔丝的上方，以使熔丝的上方还覆盖有膜层部，第二钝化层覆盖第一开口的侧壁而暴露出焊垫，并覆盖第二开口的侧壁及衬底绝缘层，其中第二钝化层形成为第二开口的内衬表层，使第二开口内不暴露出衬底绝缘层，由此，在熔丝处有第二钝化层予以保护，从而可以很好的缓解熔丝处遭到外部湿气侵蚀的问题，提高了整个半导体器件的品质。进一步的，第二钝化层还形成为第一开口的内衬表层，使第一开口和第二开口内不暴露出第一钝化层，从而还可以很好的缓解焊垫处遭到外部湿气的侵蚀，并可以进一步缓解熔丝处遭到外部湿气侵蚀的问题。

接下去，将结合附图对本发明提出的半导体器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

具体的，请参考图6至图10，其中，图6是本发明实施例的半导体器件的制造方法中的衬底绝缘层的结构示意图；图7是在图6所示的结构上形成第一钝化层后的结构示意图；图8是对图7所示的结构执行刻蚀工艺后的结构示意图；图9是在图8所示的结构上形成第二钝化层后的结构示意图；图10是对图9所示的结构执行刻蚀工艺后的结构示意图。

首先，如图6所示，提供一衬底绝缘层200，所述衬底绝缘层200中形成有一熔丝210，所述衬底绝缘层200上形成有一焊垫220。在本申请实施例中，通过所述衬底绝缘层200可以使得所述熔丝210和所述焊垫220之间隔离。进一步的，所述熔丝210的数量可以为多根，所述焊垫220的数量也可以为多个，通过所述衬底绝缘层200还可以实现熔丝210和熔丝210之间的隔离以及焊垫220和焊垫220之间的隔离。氧化硅具有较佳的绝缘性能，在此，所述衬底绝缘层200的材料优选自于氧化硅。其中，所述衬底绝缘层200可以是多层结构，从而易于在所述衬底绝缘层200中形成所述熔丝210等结构。进一步的，所述衬底绝缘层200中的每层的材料均可以选自于氧化硅。在本申请的其他实施例中，所述衬底绝缘层200的下方可以形成有半导体衬底和半导体组件，其中，所述半导体组件可以形成于所述半导体衬底中，或者，所述半导体组件可以形成于所述半导体衬底上并位于所述半导体衬底和所述衬底绝缘层200之间。

在本申请实施例中，所述衬底绝缘层200中形成有一缓冲层230，所述缓冲层230覆盖所述熔丝210。进一步的，所述缓冲层230的材料也可以为氧化硅。所述缓冲层可以在所述熔丝210形成后，通过化学气相沉积工艺、物理气相沉积工艺等工艺形成。

请继续参考图6，所述焊垫220包括位于所述衬底绝缘层200上的第一焊块221及自所述第一焊块221延伸至所述衬底绝缘层200中的第二焊块222，所述第一焊块221的顶面覆盖有第一保护层2210，所述第二焊块222的侧面覆盖有第二保护层2220。其中，所述第一焊块221和所述第二焊块222的材料选自金属，优选的，所述第一焊块221和所述第二焊块222的材料选自于铜、铝或者钨等，所述第一保护层2210和所述第二保护层2220的材料可以选自于钛或者氮化钛。进一步的，所述焊垫220还可以进一步包括：自所述第二焊块222继续向所述衬底绝缘层200中延伸的第三焊块223，所述第三焊块223的材料可以选自于铝，所述第三焊块223的顶面覆盖有第三保护层2230；自所述第三焊块223继续向所述衬底绝缘层200中延伸且穿过所述缓冲层230的第四焊块224，所述第四焊块224的材料可以选自于钨，所述第四焊块224的侧面和底面覆盖有第四保护层2240；及，自所述第四焊块224继续向所述衬底绝缘层200中延伸的第五焊块225，所述第五焊块225的材料可以选自于铜。通过所述第一保护层2210可以保护所述焊垫220，避免被氧化、被腐蚀或者离子扩散等，同时，通过所述第二保护层2220、所述第三保护层2230和所述第四保护层2240可以在所述焊垫220的形成过程中及形成后进一步保护所述焊垫。在本申请的其他实施例中，所述焊垫220还可以有其他结构形式，本申请对此并不作限定。

在本申请实施例中，所述熔丝210包括位于所述衬底绝缘层200中的第一金属层211，所述第一金属层211的材料可以选自于铜，所述第一金属层211可以与所述第五焊块225同时形成；自所述第一金属层211向下延伸的插塞212，所述插塞212的材料可以选自于钨，所述插塞212的侧面和底面覆盖有一第五保护层2120，所述第五保护层2120的材料可以选自于钛或者氮化钛；及，自所述插塞212向下延伸的第二金属层213，所述第二金属层213的材料可以选自于钨，进一步的，所述第二金属层213还可以横向延伸以连接不同的半导体元件。在本申请实施例中，所述缓冲层230直接覆盖在所述第一金属层211上。通过所述第五保护层2120可以保护所述熔丝210，避免所述熔丝210在形成过程中或者形成后被氧化、被腐蚀或者离子扩散等。在本申请的其他实施例中，所述熔丝210也可以有其他结构形式，本申请对此并不作限定。

接着，请参考图7，形成一第一钝化层240于所述衬底绝缘层200上，所述第一钝化层240覆盖所述焊垫220及所述熔丝210。在本申请实施例中，所述第一钝化层240的致密度较所述衬底绝缘层200的致密度高，可以保护所述衬底绝缘层200以缓解外部湿气的侵蚀。其中，所述第一钝化层240的材料可以选自于氧化硅、氮化硅、氮氧化硅、碳氮化硅、氧化铝和氧化钛中的一种，所述第一钝化层240可以通过原子层沉积工艺形成，所述衬底绝缘层200可以通过化学气相沉积工艺或者物理气相沉积工艺形成，通过形成工艺的调节，从而形成较所述衬底绝缘层200致密度高的第一钝化层240。

接着，如图8所示，刻蚀所述第一钝化层240对准在所述焊垫220上的部分和对准在所述熔丝210上的部分以分别形成一第一开口251及一第二开口252，所述第一开口251贯穿所述第一钝化层240中对准在所述焊垫220的部分，以暴露出所述焊垫220，所述第二开口252贯穿所述第一钝化层240中对准在所述熔丝210的部分，所述第二开口252以靠近所述熔丝210的方向延伸至所述衬底绝缘层200中，并且所述第二开口252延伸停止于所述熔丝210的上方，以使所述熔丝210的上方还覆盖有膜层部250。

在本申请实施例中，所述第二开口252贯穿所述第一钝化层240中对准在所述熔丝210的部分，并进一步以靠近所述熔丝210的方向延伸至露出所述缓冲层230中对准在所述熔丝210的部分，所述缓冲层230中对准在所述熔丝210的部分构成覆盖所述熔丝210的膜层部250。在本申请的其他实施例中，所述第二开口252也可以贯穿所述第一钝化层240中对准在所述熔丝210的部分，并进一步以靠近所述熔丝210的方向延伸至所述衬底绝缘层200中而并不暴露出所述缓冲层230中对准在所述熔丝210的部分，即保留所述缓冲层230对准在所述熔丝210的部分以及保留所述衬底绝缘层200对准在所述熔丝210的部分厚度，即此时所述缓冲层230对准在所述熔丝210的部分以及所述衬底绝缘层200对准在所述熔丝210的部分厚度构成覆盖所述熔丝210的膜层部250。通过所述缓冲层230或者所述缓冲层230和部分厚度的衬底绝缘层200，可以保护所述熔丝210；同时，通过减薄对准在所述熔丝210上方的膜层部250的厚度，可以利于后续半导体器件的修复。

在本申请实施例中，所述第一开口251贯穿所述第一钝化层240并继续向所述焊垫220延伸，所述第一钝化层240贯穿所述第一保护层2210后停止于所述第一焊块221中，由此使得所述第一焊块221对准所述第一开口251的部分的顶面低于在所述第一开口251外的部分的顶面。所述第一焊块221的顶面在所述第一开口251之外的区域仍覆盖有所述第一保护层2210。从而提高所述焊垫220的连接可靠性。

在本申请实施例中，可以通过一掩膜版在所述第一钝化层240上形成一第一图案化掩膜层260，所述第一图案化掩膜层260具有第一开槽261和第二开槽262，所述第一开槽261贯穿所述第一图案化掩膜层260以暴露出所述第一钝化层240中对准在所述焊垫220的部分，所述第二开槽262贯穿所述第一图案化掩膜层260以暴露出所述第一钝化层240中对准在所述熔丝210的部分。接着，通过自所述第一开槽261和所述第二开槽262刻蚀所述第一钝化层240从而形成所述第一开口251和所述第二开口252。

接着，如图9所示，可去除所述第一图案化掩膜层260。进一步的，继续如图9所示，形成一第二钝化层270于所述衬底绝缘层200上，所述第二钝化层270覆盖所述第一开口251的侧壁和底壁，以同时覆盖由所述第一开口251暴露出的所述焊垫220，以及所述第二钝化层270还覆盖所述第二开口252的侧壁和底壁。

在本申请实施例中，所述第二钝化层270的致密度较所述衬底绝缘层200的致密度高，且所述第二钝化层270的抗湿度较所述第一钝化层240的抗湿度高。优选的，所述第二钝化层270的材料选自于氮化硅、氮氧化硅、碳氮化硅、氧化铝和氧化钛中的一种。通过所述第二钝化层270的材料的选择，可以使得所述第二钝化层270的致密度较所述衬底绝缘层200的致密度高。进一步的，所述第二钝化层270可以通过化学气相沉积工艺或者物理气相沉积工艺形成。更进一步的，所述第二钝化层270可以通过原子层沉积工艺形成，通过所述第二钝化层270的形成工艺的选择，可以使得所述第二钝化层270的致密度较所述衬底绝缘层200的致密度高。

进一步的，所述第二钝化层270覆盖所述第一开口251的侧壁的部分的厚度介于100nm至1000nm，所述第二钝化层270覆盖所述第二开口252的侧壁的部分的厚度介于100nm至1000nm。

接着，如图10所示，去除所述第二钝化层270中覆盖所述第一开口251底壁的部分，以暴露出所述焊垫220，其中所述第二钝化层270形成为所述第二开口252的内衬表层，使所述第二开口252内不暴露出所述衬底绝缘层200。由此，在熔丝210处有第二钝化层270予以保护，从而可以很好的缓解所述熔丝210处遭到外部湿气侵蚀的问题，提高了整个半导体器件的品质。进一步的，所述第二钝化层270还形成为所述第一开口251的内衬表层，使所述第一开口251和所述第二开口252内不暴露出所述第一钝化层240，从而还可以很好的缓解焊垫220处遭到外部湿气的侵蚀，并可以进一步缓解熔丝210处遭到外部湿气侵蚀的问题。具体的，第二钝化层270至少保护了所述第一开口251和所述第二开口252的侧壁，从而使得湿气不易通过所述第一开口251和所述第二开口252侵入到所述半导体器件内部，进而便可提高整个半导体器件的品质。

进一步的，去除所述第二钝化层270中覆盖所述第一开口251底壁的部分以暴露出所述焊垫220的同时，去除所述第二钝化层270中覆盖所述第二开口252底壁的部分以暴露出覆盖所述熔丝210的膜层部250(在此暴露出所述缓冲层230)。在本申请实施例中，形成所述第一开口251及所述第二开口252的步骤与去除所述第二钝化层270中覆盖所述第一开口251底壁的部分和所述第二钝化层270中覆盖所述第二开口252底壁的部分的步骤采用了同一片掩膜版。具体的，可以通过一掩膜版(所述掩膜版与形成所述第一开口251及所述第二开口252的步骤中所采用的掩膜版相同)在所述第二钝化层270上形成一第二图案化掩膜层280，所述第二图案化掩膜层280具有第三开槽281和第四开槽282，所述第三开槽281贯穿所述第二图案化掩膜层280以暴露出所述第二钝化层270中对准在所述焊垫220的部分，所述第四开槽282贯穿所述第二图案化掩膜层280以暴露出所述第二钝化层270中对准在所述熔丝210的部分。接着，通过自所述第三开槽281和所述第四开槽282刻蚀所述第二钝化层270从而去除所述第二钝化层270中覆盖所述第一开口251底壁的部分和所述第二钝化层270中覆盖所述第二开口252底壁的部分。接着，可去除所述第二图案化掩膜层280。

相应的，本实施例还提供一种半导体器件，所述半导体器件包括：一衬底绝缘层200，所述衬底绝缘层200中形成有一熔丝210，所述衬底绝缘层200上形成有一焊垫220；一第一钝化层240，所述第一钝化层240覆盖所述衬底绝缘层200，所述第一钝化层240中具有第一开口251和第二开口252，所述第一开口251贯穿所述第一钝化层240中对准在所述焊垫220的部分，以暴露出所述焊垫220，所述第二开口252贯穿所述第一钝化层240中对准在所述熔丝210的部分，并进一步以靠近所述熔丝210的方向延伸至衬底绝缘层200中，并且所述第二开口252延伸停止于所述熔丝210的上方，以使所述熔丝210的上方还覆盖有膜层部250；及一第二钝化层270，所述第二钝化层270覆盖所述第一开口251的侧壁并暴露出所述焊垫220，所述第二钝化层270还覆盖所述第二开口252的侧壁及所述衬底绝缘层200，其中所述第二钝化层270形成为所述第二开口252的内衬表层，使所述第二开口252内不暴露出所述衬底绝缘层200。

进一步的，所述第二钝化层270还覆盖所述第二开口252的底壁，所述第二钝化层270还形成为所述第一开口251的内衬表层，使所述第一开口251和所述第二开口252内不暴露出所述第一钝化层240。

在本申请实施例中，通过所述第一钝化层240和所述第二钝化层270可保护所述衬底绝缘层200，进一步的，通过所述第二钝化层270覆盖所述第一开口251和所述第二开口252的侧壁，使得所述熔丝210和所述焊垫220处有第二钝化层270保护，从而可以很好的缓解熔丝210和焊垫220处遭到外部湿气侵蚀的问题，提高了整个半导体器件的品质。优选的，所述第二钝化层270覆盖所述第一开口251的侧壁的部分的厚度介于100nm至1000nm，所述第二钝化层270覆盖所述第二开口252的侧壁的部分的厚度介于100nm至1000nm。

在本申请实施例中，所述衬底绝缘层200中形成有一缓冲层230，所述缓冲层230覆盖所述熔丝210，所述第二开口252贯穿所述第一钝化层240中对准在所述熔丝210的部分，并进一步以靠近所述熔丝210的方向延伸至露出所述缓冲层230中对准在所述熔丝210的部分。所述焊垫220包括位于所述衬底绝缘层200上的第一焊块221及自所述第一焊块221延伸至所述衬底绝缘层200中的第二焊块222，所述第一焊块221在所述第一开口251之外的顶面覆盖有第一保护层2210，所述第二焊块222的侧面覆盖有第二保护层2220。进一步的，所述第一焊块221对准所述第一开口251的部分的顶面低于在所述第一开口251之外的部分的顶面，即所述第一焊块221对准所述第一开口251的部分朝向所述第二焊块222凹陷。所述第二钝化层270包覆所述第一保护层2210朝向所述第一开口251的侧壁。由此，能够更好的缓解焊垫220处遭到外部湿气的侵蚀，同时还能够减少在制程中产生的应力。

进一步的，所述第二钝化层270的致密度较所述衬底绝缘层200的致密度高，且所述第二钝化层270的抗湿度较所述第一钝化层240的抗湿度高。优选的，所述第二钝化层270的材料选自于氮化硅、氮氧化硅、碳氮化硅、氧化铝和氧化钛中的一种。所述第一钝化层240的材料选自于氧化硅、氮化硅、氮氧化硅、碳氮化硅、氧化铝和氧化钛中的一种。所述衬底绝缘层200的材料选自于氧化硅。

综上可见，在本发明实施例提供的半导体器件及其制造方法中，衬底绝缘层中形成有一熔丝且衬底绝缘层上形成有一焊垫，第一钝化层覆盖衬底绝缘层，且第一钝化层中具有第一开口和第二开口，第一开口贯穿第一钝化层中对准在焊垫的部分，以暴露出焊垫，第二开口贯穿第一钝化层中对准在熔丝的部分，并进一步以靠近熔丝的方向延伸至衬底绝缘层中，并且第二开口延伸停止于熔丝的上方，以使熔丝的上方还覆盖有膜层部，第二钝化层覆盖第一开口的侧壁而暴露出焊垫，并覆盖第二开口的侧壁及衬底绝缘层，其中第二钝化层形成为第二开口的内衬表层，使第二开口内不暴露出衬底绝缘层，由此，在熔丝处有第二钝化层予以保护，从而可以很好的缓解熔丝处遭到外部湿气侵蚀的问题，提高了整个半导体器件的品质。进一步的，第二钝化层还形成为第一开口的内衬表层，使第一开口和第二开口内不暴露出第一钝化层，从而还可以很好的缓解焊垫处遭到外部湿气的侵蚀，并可以进一步缓解熔丝处遭到外部湿气侵蚀的问题。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。