具凸块结构的半导体装置及其制造方法与流程

本发明是关于一种半导体装置及其制造方法，特别是关于一种具凸块结构的半导体装置及其制作方法。

背景技术：

凸块结构的制作为覆晶技术中的关键制程，其用以提供晶片与基板之间的电性连接，一般凸块结构是借由图案化光阻层、电镀及蚀刻制程形成于晶片上，使晶片能以反置的方式与基板进行连接，让以覆晶技术制成的半导体装置具有元件密度高、散热能力佳及低成本等优点，并可大幅地缩小集成电路的尺寸，因此覆晶技术成为了目前集成电路重要的封装制程之一，而如何提升凸块结构的制程良率则为覆晶技术的发展核心。

技术实现要素：

本发明的主要目的在于对凸块或凸块下金属层进行额外的蚀刻，可进一步地清除正常蚀刻下未完全蚀刻的残留金属，以确保半导体装置的外观及性能可合乎规范。

本发明解决其技术问题是采用以下技术方案来实现的。

本发明提供一种具凸块结构的半导体装置的制造方法包含：提供基板，该基板具有导接垫及保护层，该保护层的开口显露该导接垫；形成凸块下金属层于该基板上，该凸块下金属层覆盖该保护层及该开口显露的该导接垫；形成图案化光阻层于该凸块下金属层上，该图案化光阻层的开孔显露该凸块下金属层；于该图案化光阻层的该开孔中形成凸块，该凸块电性连接该凸块下金属层；剥离该图案化光阻层以显露该凸块的侧壁及未被该凸块罩盖的该凸块下金属层；以该凸块作为遮罩对该凸块下金属层进行蚀刻，以显露该保护层；以及对该凸块或该凸块下金属层进行额外蚀刻，以调整该凸块的尺寸、清除残留的金属或清除该凸块的脏污。

本发明解决其技术问题还可采用以下技术措施进一步实现。

所述的具凸块结构的半导体装置的制造方法，其中该凸块下金属层具有第一金属层及第二金属层，该第一金属层位于该第二金属层及该基板之间。

所述的具凸块结构的半导体装置的制造方法，其中该额外蚀刻是对该凸块下金属层的该第一金属层、该第二金属层或该第一金属层及该第二金属层进行额外蚀刻。

所述的具凸块结构的半导体装置的制造方法，其中该第一金属层的材料为钛钨合金。

所述的具凸块结构的半导体装置的制造方法，其中该第二金属层经过该额外蚀刻后具有宽度，该宽度小于该凸块的宽度。

所述的具凸块结构的半导体装置的制造方法，其中该第二金属层的材料与该凸块的材料相同。

所述的具凸块结构的半导体装置的制造方法，其中该第二金属层及该凸块的材料为金。

所述的具凸块结构的半导体装置的制造方法，其中该第二金属层经过该额外蚀刻后具有宽度，该第二金属层的该宽度小于该第一金属层经过该蚀刻后的第一宽度，且该第二金属层的该宽度大于该第一金属层经过该额外蚀刻后的第二宽度。

所述的具凸块结构的半导体装置的制造方法，其中于额外蚀刻前另包含检查该凸块及该凸块下金属层的步骤，以判定是否有该凸块尺寸不符、该凸块脏污、该第一金属层残留或该第二金属层残留的问题，若判定为该凸块尺寸不符或该凸块脏污，则对该凸块进行额外蚀刻，若判定为该第一金属层残留，则对该第一金属层进行额外蚀刻，若判定为该第二金属层残留，则对该第一金属层及该第二金属层进行额外蚀刻。

一种以上述任一项的方法制造的具凸块结构的半导体装置。

本发明借由对该凸块或该凸块下金属层进行额外蚀刻，可有效的解决该具凸块结构的半导体装置可能的尺寸不符、金属残留及表面脏污的问题，让该具凸块结构的半导体装置的性能及外观可合乎规范，以提高该具凸块结构的半导体装置的生产良率。

附图说明

图1：依据本发明的一实施例，一种具凸块结构的半导体装置的制造方法的流程图。

图2至11：依据本发明的一实施例，该具凸块结构的半导体装置的制作过程的剖视图。

【主要元件符号说明】

10：具凸块结构的半导体装置的制造方法

11：提供基板12：形成凸块下金属层

13：形成图案化光阻层14：形成凸块

15：剥离图案化光阻层16：对凸块下金属层进行蚀刻

17：对凸块或凸块下金属层进行额外蚀刻

100：基板110：本体

120：导接垫130：保护层

131：开口200：凸块下金属层

210：第一金属层220：第二金属层

300：图案化光阻层310：开孔

400：凸块410：侧壁

d：具凸块结构的半导体装置w1m1：第一金属层的第一宽度

w2m1：第一金属层的第二宽度w1m2：第二金属层的第一宽度

w2m2：第二金属层的第一宽度wb：凸块的宽度

l：凹槽

具体实施方式

请参阅图1，其为本发明的一实施例，一种具凸块结构的半导体装置的制造方法10，其包含「提供基板11」、「形成凸块下金属层12」、「形成图案化光阻层13」、「形成凸块14」、「剥离图案化光阻层15」、「对凸块下金属层进行蚀刻16」及「对凸块或凸块下金属层进行额外蚀刻17」。

请参阅图1及图2，于步骤11中提供基板100，该基板100具有本体110、导接垫120及保护层130，该导接垫120位于该本体110的表面111上，以提供该本体110内部的元件(图未绘出)与其他电子装置或导线进行电性连接，该保护层130罩盖该本体110的该表面111及部份的该导接垫120，该保护层130为绝缘材料，用以提供该本体110的该表面111绝缘保护，该保护层130具有开口131，该开口131显露该导接垫120。在本实施例中，该本体110的材料可选自为硅、砷化镓或其他半导体材料，该基板100具有多个导接垫120，该些导接垫120的材料可选自为铝、铜等金属材料，该保护层130具有多个开口131，且各该开口131显露各该导接垫120。

请参阅图1及图3，于步骤12中形成凸块下金属层200于该基板100上，该凸块下金属层200覆盖该保护层130及该开口131显露的该导接垫120，在本实施例中，该凸块下金属层200具有第一金属层210及第二金属层220，该两层金属层是分别通过蒸镀或溅镀形成于该基板100上，其形成顺序为先形成该第一金属层210于该基板100上后，再形成该第二金属层220于该第一金属层210上，使得该第一金属层210位于该基板100及该第二金属层220之间，且该第一金属层210接触该保护层130及该导接垫120，该第二金属层220则接触该第一金属层210。其中该第一金属层210用以作为黏结层(adhesionlayer)或阻障层(barrierlayer)，用以作为该导接垫120与其他金属之间的连接介面或避免第二金属层220的金属离子迁移(migration)，该第二金属层220为一种子层(seedlayer)，用以定义后续凸块的长成的图形。

在本实施例中，该第一金属层210的材料为钛钨合金，该第二金属层220的材料为金，但本发明并不在此限。

请参阅图1及图4，在步骤13中形成图案化光阻层300于该凸块下金属层200上，该图案化光阻层300的开孔310显露该凸块下金属层200，其中形成该图案化光阻层300的步骤包含：于该凸块下金属层200上涂布光阻层；以遮罩对该光阻层进行曝光以定义该光阻层的形状；以及对曝光的该光阻层进行显影而形成该图案化光阻层300，其中该图案化光阻层300的材料可选自为正光阻(positivephotoresist)或负光阻(negativephotoresist)，皆可用以形成该图案化光阻层300。

请参阅图1及图5，在步骤14中于该图案化光阻层300的该开孔310中形成凸块400，该凸块400形成于该凸块下金属层200的该第二金属层220上并电性连接该凸块下金属层200，其中该凸块400能以蒸镀、电镀或印刷制程形成于该图案化光阻层300的该开孔310中，在本实施例中，是以电镀制程形成与该第二金属层220的材料相同为金的该凸块400于该图案化光阻层300的该开孔310中。

请参阅图1及图6，于步骤15中剥离该图案化光阻层300以显露该凸块400的侧壁410及未被该凸块400罩盖的该凸块下金属层200，其中该图案化光阻层300能以剥离液以浸泡及冲洗的方式由该基板100上剥离。

请参阅图1、7及图8，于步骤16中以该凸块400作为遮罩对该凸块下金属层200进行蚀刻，以除去未被该凸块400罩盖的该凸块下金属层200并显露该保护层130而形成该具凸块结构的半导体装置d。在本实施例中，由于该凸块下金属层200具有第一金属层210及第二金属层220，因此，在图7及图8中是分别以两个蚀刻制程对该第一金属层210及该第二金属层220进行该蚀刻，以分别将该凸块400未罩盖的该第一金属层210及该第二金属层220去除。其中，请参阅图8，在完成两次蚀刻后，该第一金属层210具有第一宽度w1m1，该第二金属层220具有第一宽度w1m2，且该第一金属层210的该第一宽度w1m1小于该第二金属层220的该第一宽度w1m2，使得该第二金属层220的边缘与该保护层130之间产生凹槽l。

请参阅图1，由于该具凸块结构的半导体装置d的外观及性能不一定能符合规范而可能为不良品，因此，于步骤17中对该凸块400或该凸块下金属层200进行额外蚀刻，以对该凸块400或该凸块下金属层200进行额外的蚀刻，以清除残留的金属或该凸块400的脏污或是调整该凸块400的尺寸，使其成为良品。在本实施例中，该额外蚀刻是借由观察该具凸块结构的半导体装置d的外观后，再选择性地对该凸块400或该凸块下金属层200进行蚀刻，较佳的，于步骤17前另包含对该具凸块结构的半导体装置d进行检查的步骤，以判定该具凸块结构的半导体装置d是否有凸块尺寸不符、金残留、钛钨残留或是表面脏污的情形。

其中，若检查结果为凸块尺寸不符或表面脏污，则须再次调整该凸块400的尺寸或判定该凸块400表面有化合物生成，而于步骤17额外对该凸块400进行蚀刻，以调整该凸块400的尺寸或将脏污清除，请参阅图9，以蚀刻液对该凸块400进行蚀刻时，由于该凸块400的材料与该第二金属层220的材料相同，蚀刻液也会对该第二金属层220蚀刻，且在步骤16后该第二金属层220与该保护层130之间形成有该凹槽l，因此，对该凸块400进行额外蚀刻时，蚀刻液会在该凹槽l停留，使得让该第二金属层220的蚀刻速度相对于该凸块400的蚀刻速度较快，而让该第二金属层220经额外蚀刻后的第二宽度w2m2小于该凸块400的宽度wb及该第一金属层210的该第一宽度w1m1。

其中，若检查结果为钛钨残留，则代表该凸块400未覆盖的该第一金属层210尚未完全移除，而于步骤17额外对该第一金属层210进行蚀刻，以将残留的该第一金属层210清除，请参阅图8及图10，由于在步骤16后该第二金属层220与该保护层130之间形成有该凹槽l，因此，进行额外蚀刻时，蚀刻液会在该凹槽l停留，而对该凸块400下的该第一金属层210的侧壁进行蚀刻，使得该第一金属层210经过该额外蚀刻后具有第二宽度w2m1，该第二宽度w2m1小于额外蚀刻前的该第一宽度w1m1。

其中，若检查结果为金残留，则代表该凸块400未覆盖的该第二金属层220尚未完全移除，亦代表着位于残留的该第二金属层220下方的该第一金属层210也未移除，因此于步骤17分别额外对该第二金属层220及该第一金属层210进行蚀刻，以将残留的该第二金属层220及该第一金属层210清除，请参阅图8及11，对该第二金属层220进行蚀刻时，虽然也会同时对该凸块400蚀刻，但由于蚀刻液会在该凹槽l停留，使得让该第二金属层220的蚀刻速度相对于该凸块400的蚀刻速度较快，而让该第二金属层220经额外蚀刻后的第二宽度w2m2小于该凸块400的该宽度wb。接着，对该第一金属层210进行额外蚀刻，相同地，由于蚀刻液会在该凹槽l停留，而对该凸块400下的该第一金属层210的侧壁进行蚀刻，使得该第一金属层210经过该额外蚀刻后具有第二宽度w2m1，该第一金属层210的该第二宽度w2m1小于该第二金属层220经额外蚀刻后的该第二宽度w2m2。

本发明借由对该凸块400或该凸块下金属层200进行额外蚀刻，可有效的解决该具凸块结构的半导体装置d可能的尺寸不符、金属残留及表面脏污的问题，让该具凸块结构的半导体装置d的性能及外观合乎规范，以提高该具凸块结构的半导体装置d的生产良率。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。