本发明涉及半导体集成电路领域，特别是涉及一种器件结构形成方法以及图像传感器形成方法。
背景技术：
在半导体技术领域中，图像传感器是一种能将光学图像转换成电信号的半导体器件。图像传感器大体上可以分为电荷耦合元件(Charge Coupled Device，简称CCD)传感器和互补金属氧化物半导体图像传感器(CMOS Image Sensor，简称CIS)两种。CCD图像传感器的优点是图像敏感度较高、噪音小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器功耗较高。相比之下，CIS图像传感器由于具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点而逐渐取代CCD 图像传感器的地位。现今CIS图像传感器被广泛应用于智能电话、数码相机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等领域之中。
目前，CIS图像传感器为了获得更高的量子效率，引入了电容式沟槽隔离(CDTI，Capacitive Deep Trench Isolation)和深沟槽隔离(DTI，Deep Trench Isolation)的双深度沟槽隔离结构。但发明人发现，得到该双深度沟槽隔离结构的整个工艺过程繁冗、复杂。
技术实现要素：
本发明的目的在于提供一种器件结构形成方法，以简化工艺流程。
为了实现上述目的，本发明提供了一种器件结构形成方法，包括：
在半导体衬底上形成介电抗反射层；在所述介电抗反射层上形成第一图形化的光刻胶层，并以所述第一图形化的光刻胶层为掩膜，刻蚀所述介电抗反射层形成第一开口，再去除所述第一图形化的光刻胶层；以所述介电抗反射层为掩膜，刻蚀所述半导体衬底，以在对应所述第一开口处形成第一沟槽的第一部分和第二沟槽；在所述介电抗反射层上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层填充所述第一沟槽的第一部分和第二沟槽，并以所述第二图形化的光刻胶层为掩膜，刻蚀所述介电抗反射层形成第二开口，所述第二开口位于所述第一沟槽的第一部分上方；以及以所述第二图形化的光刻胶层和介电抗反射层为掩膜，刻蚀所述半导体衬底以形成第一沟槽的第二部分，所述第一沟槽的第二部分与所述第一沟槽的第一部分连通，以形成第一沟槽，再去除所述第二图形化的光刻胶层以及所述介电抗反射层。
可选的，在所述第一沟槽以及所述第二沟槽中形成填充层。
可选的，所述介电抗反射层的厚度为
可选的，所述第二开口的开口宽度大于所述第一沟槽的第一部分的宽度。
可选的，所述第一沟槽的第一部分与所述第二沟槽的深度均为 0.2～0.6μm，所述第一沟槽的深度为1.5～3μm。
可选的，所述填充层的材质是钨或氧化钨。进一步的，形成填充层的步骤包括：
采用物理气相沉积工艺或化学气相沉积工艺在所述第一沟槽以及所述第二沟槽中形成填充材料；以及通过化学机械研磨工艺去除所述第一沟槽以及所述第二沟槽之外的填充材料，以在所述第一沟槽以及所述第二沟槽中形成填充层。
本发明还提供了一种图像传感器的形成方法，包括：采用如上所述的器件结构形成方法形成第一沟槽以及第二沟槽；以及在所述第一沟槽以及所述第二沟槽中形成填充层，以形成电容式沟槽隔离结构以及深沟槽隔离结构。
可选的，所述图像传感器为CIS图像传感器，所述电容式沟槽隔离结构用于界定CIS图像传感器的像素单元的电路区域，所述深沟槽隔离结构用于隔离CIS图像传感器的相邻像素单元中的光以避免混光。所述电容式沟槽隔离结构和所述深沟槽隔离结构均呈环状，且所述深沟槽隔离结构包围所述电容式沟槽隔离结构。
与现有技术相比，本发明所提供的器件结构形成方法，在半导体衬底上形成DARC层(介电抗反射层)，以所述DARC层为硬掩膜，刻蚀所述半导体衬底，以形成第一沟槽的第一部分和第二沟槽，再以所述第二图形化的光刻胶层和DARC层为掩模，刻蚀所述半导体衬底以形成第一沟槽的第二部分，所述第一沟槽的第二部分与所述第一沟槽的第一部分连通，所述第一沟槽的第一部分和第二部分的深度之和大于所述第二沟槽的深度，从而简化了工艺流程。
附图说明
图1为现有技术中一种器件结构形成方法的流程示意图；
图2a～2g为现有技术中一种器件结构形成方法的剖面结构示意图；
图3为本发明一实施例提供的器件结构形成方法的流程示意图；
图4a～4f为本发明一实施例提供的器件结构形成方法的剖面结构示意图；
附图标识说明：
10-半导体衬底；11-基底；12-介质层；
21-第一BARC层；22-第二BARC层；23-第三BARC层；
31-第一光刻胶层；32-第二光刻胶层；
41-第二沟槽；42-第一沟槽；
51-CDTI结构；52-DTI结构；
100-半导体衬底；110-基底；120-介质层；
200-DARC层；200a-第一开口；200b-第二开口；
310-第二沟槽；320-第一沟槽；320a-第一沟槽的第一部分；320b-第一沟槽的第二部分；
410-CDTI结构；420-DTI结构；520-第二图形化的光刻胶层。
具体实施方式
发明人发现，CIS图像传感器需要采用双深度沟槽隔离结构(电容式沟槽隔离结构和深沟槽隔离结构)。
下面结合图1以及图2a～2g介绍一种电容式沟槽隔离(CDTI)和深沟槽隔离(DTI)的结构形成方法。
图2a为在半导体衬底上形成第一BARC层后的示意图。如图2a所示，执行步骤S11，在半导体衬底10上形成第一BARC层(底层抗反射层)21，所述半导体衬底10包括基底(例如是硅基底)11以及位于其上的介质层 12，所述介质层例如是氧化层，所述第一BARC层21的厚度较薄。
图2b为在第一光刻胶图形化后的示意图。如图2b所示，执行步骤S12，在所述第一BARC层21上涂布第一光刻胶层31，并通过曝光、显影工艺图形化所述第一光刻胶层31，所述第一光刻胶的图形作为后续刻蚀形成第二沟槽的掩模图形。
图2c为在形成第二沟槽后的示意图。如图2c所示，执行步骤S13，以图形化后的所述第一光刻胶层31为掩模，刻蚀所述第一BARC层21，清除所述第一光刻胶层31，再以所述第一BARC层21为硬掩模刻蚀所述半导体衬底10，以形成第二沟槽41。
图2d为在第二BARC填充后的示意图。如图2d所示，首先，执行步骤S14，清除第一BARC层21，并在所述第二沟槽41中填充第二BARC 层22，以防止后续刻蚀时受到影响。
图2e为在第二光刻胶图形化后的示意图。如图2e所示，执行步骤S15，在所述第二BARC层22填充后的所述半导体衬底10上再形成第三BARC 层23，并在第三BARC层23上涂布第二光刻胶层32，曝光、显影图形化所述第二光刻胶层32。
图2f为在形成第一沟槽后的示意图。如图2f所示，执行步骤S16，以图形化的第二光刻胶层32为掩模刻蚀所述第三BARC层23，再清除所述第二光刻胶层32，再以所述第三BARC层23为硬掩模刻蚀所述半导体衬底10，以形成位于第二沟槽41外侧的第一沟槽42，再清除所述第三BARC 层23，在此，所述第二沟槽41和所述第一沟槽42刻蚀形成完毕。
图2g为第二沟槽和第一沟槽中形成填充层后的示意图。如图2g所示，首先，执行步骤S17，在所述第二沟槽41和所述第一沟槽42中形成填充层，以形成所述CDTI结构51和所述DTI结构52，所述填充层的材料例如是钨或氧化钨。
基于上述工艺步骤，发明人研究发现，在整个工艺过程中需要进行两次光刻胶的涂布、曝光、显影图形化，以及相应的沟槽刻蚀(即两次光刻工艺)，需要进行两次BARC层的形成与刻蚀，以及一次BARC的填充，整个过程工艺步骤繁冗、复杂，工艺成本较高。同时，BARC的价格比较昂贵，导致工艺材料成本较高。
另外，发明人还发现，由于BARC层的材质与光刻胶的材质均采用树脂类，因此，在光刻胶去除时，BARC层会受到一些影响，使得部分BARC 层被去除。
基于上述研究，本发明的器件结构形成方法中，采用材质为氮氧化硅的DARC作为硬掩模刻蚀半导体衬底，以形成第一沟槽的第一部分和第二沟槽，再以所述第二图形化的光刻胶层和DARC层作为掩模刻蚀半导体衬底以形成第一沟槽的第二部分，整个工艺过程得到了简化，同时也降低了成本。
以下结合附图和具体实施例对本发明的一种器件结构形成方法以及图像传感器形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。另外，为了简单明了。
本实施例所提供的一种器件结构形成方法。图3为本实施例提供的器件结构形成方法的流程示意图。如图3所示，该方法包括如下步骤：
步骤S21：在半导体衬底上形成DARC层(介电抗反射层)；
步骤S22：在所述介电抗反射层上形成第一图形化的光刻胶层，并以所述第一图形化的光刻胶层为掩膜，刻蚀所述介电抗反射层形成第一开口，再去除所述第一图形化的光刻胶层；
步骤S23：以所述介电抗反射层为掩膜，刻蚀所述半导体衬底，以在对应所述第一开口处形成第一沟槽的第一部分和第二沟槽；
步骤S24：在所述介电抗反射层上形成第二图形化的光刻胶层所述第二图形化的光刻胶层填充所述第一沟槽的第一部分和第二沟槽，并以所述第二图形化的光刻胶层为掩膜，刻蚀所述介电抗反射层形成第二开口，所述第二开口位于所述第一沟槽的第一部分上方；
步骤S25：以所述第二图形化的光刻胶层和介电抗反射层为掩膜，刻蚀所述半导体衬底以形成第一沟槽的第二部分，所述第一沟槽的第二部分与所述第一沟槽的第一部分连通，以形成第一沟槽，再去除所述第二图形化的光刻胶层以及所述介电抗反射层；以及
步骤S26：在所述第一沟槽以及所述第二沟槽中形成填充层。
下面结合图3以及图4a～4f对本发明实施例所提供的一种器件结构例如是图像传感器，进一步的例如是CIS图像传感器的形成方法进行详细介绍。
图4a为本实施例中在形成DARC层后的截面示意图。如图4a所示，执行步骤S21，在半导体衬底100上形成DARC层200。所述半导体衬底 100包括基底(例如是硅基底)110和介质层120，所述介质层120例如是氧化层，所述DARC层200的厚度为一般来说，DARC的厚度根据刻蚀的沟槽的线宽或者光刻胶种类的不同可以进行调整。在本实施例中，采用较厚的DARC层(介电抗反射层)替代现有所采用的较薄的 BARC层(底部抗反射层)，其有利于降低材料成本。
图4b为本实施例中在清除第一图形化的光刻胶层后的截面示意图。如图4b所示，执行步骤S22，在所述DARC层200上形成第一图形化的光刻胶层，并以所述第一图形化的光刻胶层为掩膜，刻蚀所述DARC层200，在所述DARC层200中形成第一开口200a，所述第一开口200a露出所述半导体衬底100，再去除所述第一图形化的光刻胶层。第一图形化的光刻胶层的图形用来定义第一开口200a，通过第一开口200a定义后续步骤中的沟槽的开口宽度。优选的，所述DARC层200的刻蚀采用干法刻蚀，例如是采用氧气等离子体刻蚀，且本实施例中后续步骤中的刻蚀均采用氧气等离子体刻蚀。
本实施例中，采用氧气灰化的方式去除第一图形化的光刻胶层。
图4c为本实施例中在形成第一沟槽的第一部分和第二沟槽后的截面示意图。如图4c所示，执行步骤S23，以所述DARC层200为掩模，刻蚀所述半导体衬底100，在对应所述第一开口200a处形成第二沟槽310，同时在对应第一开口200a位置形成第一沟槽的第一部分320a。所述第一沟槽的第一部分320a与所述第二沟槽310的深度均为0.2～0.6μm。在本实施例中，所述第二沟槽310深度和所述第一沟槽的第一部分320a深度相同，例如是 0.4μm。
由上可知，本步骤利用刻蚀工艺既形成了第二沟槽(例如是CDTI结构的沟槽)，同时还形成了第一沟槽的第一部分320a(例如是DTI结构的沟槽的一部分)，与现有技术相比，减少了工艺步骤。
图4d为本实施例中在去除第二图形化的光刻胶后的截面示意图。如图 4d所示，执行步骤S24，在所述DARC层200上形成第二图形化的光刻胶层520，所述第二图形化的光刻胶层520填充所述第二沟槽310，并以所述第二图形化的光刻胶层520为掩膜，刻蚀所述DARC层200，在所述DARC 层200中形成第二开口200b，第二开口200b露出所述半导体衬底100，所述第二开口200b位于所述第一沟槽的第一部分200a上方。在形成所述第二图形化的光刻胶520时还填充了所述第二沟槽310以及所述第一沟槽的第一部分320a。如此一来，直接在沟槽中填充光刻胶层，减少了沟槽填充的工艺步骤。
在本实施例中，所述DARC层200的第二开口200b仅位于所述第一沟槽的第一部分320a的上方，所述第二开口200b用来定义后续步骤中第一沟槽的开口宽度。本实施例中，所述第二开口200b的开口宽度大于所述第一沟槽的第一部分320a的宽度，有利于在第二图形化的光刻胶层520的图形化时引起的图形偏移不影响后续刻蚀的正常进行。进一步的，所述第二图形化的光刻胶层520的开口宽度比所述第一沟槽的第一部分320a的宽度例如是大30nm。
图4e为本实施例中在形成第一沟槽的第二部分后的截面示意图。如图 4e所示，执行步骤S25，以所述第二图形化的光刻胶层520和DARC层200 为掩膜，刻蚀所述半导体衬底100以形成第一沟槽的第二部分320b，所述第一沟槽的第二部分320b与所述第一沟槽的第一部分320a连通，以形成第一沟槽320，所述第一沟槽的深度较佳地为1.5～3μm，再去除所述第二图形化的光刻胶层520以及所述DARC层200。在本实施例中，所述第一沟槽的第二部分320b与所述第一沟槽的第一部分320a连通，且所述第一沟槽320的深度例如是2μm，优选的，所述第一沟槽320的开口处宽度相较于其他部分的宽度宽，且宽度沿着沟槽的深度逐渐变窄，整体呈梯形。
由于DARC的材质为氮氧化硅，其在光刻胶的去除时受到较小的影响，而BARC由于材质与光刻胶的材质均采用树脂类，其在光刻胶的去除时受到较大的影响，不利于后续刻蚀工艺，进一步的，在形成厚度较厚的DARC 层时，可以进行多次以其为掩模的刻蚀工艺。因此，本实施例中采用DARC 层替代BARC，且工艺由一次较厚厚度的DARC层的形成替代了现有的两次较薄厚度的BARC层的形成。其与现有技术相比，其简化了工艺步骤，同时避免了因工艺复杂引起的半导体衬底刻蚀均匀性较差，以及BARC填充不充分的问题。
图4f为本实施例在金属填充工艺后的结构示意图。如图4f所示，执行步骤S26，在所述第一沟槽320以及所述第二沟槽310中形成填充层。所述填充层的材质例如是钨或氧化钨。
其中，形成所述填充层的步骤包括：
步骤S26a：采用物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD) 在所述第一沟槽320以及所述第二沟槽310中形成填充材料；以及
步骤S26b：通过化学机械研磨工艺去除所述第一沟槽320以及所述第二沟槽310之外的填充材料，以在所述第一沟槽320以及所述第二沟槽310 中形成填充层。
本发明实施例还提供一种图像传感器的形成方法，采用如上所述的器件结构形成方法形成第一沟槽以及第二沟槽；以及
在所述第一沟槽以及所述第二沟槽中形成填充层，以形成电容式沟槽隔离结构以及深沟槽隔离结构，所述填充层的材料例如是钨或氧化钨。
所述图像传感器例如为CIS图像传感器，所述电容式沟槽隔离结构用于界定CIS图像传感器的像素单元的电路区域，所述深沟槽隔离结构用于隔离CIS图像传感器的相邻像素单元中的光以避免混光。
具体而言，所述CIS图像传感器的每个像素单元具有电容式沟槽隔离(CDTI)结构和深沟槽隔离(DTI)结构，所述电容式沟槽隔离(CDTI) 结构用于界定像素的电路区域，其位于像素单元中，且其俯视形状为环形 (例如是矩形环)。所述深沟槽隔离(DTI)结构用于隔离CIS图像传感器的相邻像素单元中的光以避免混光，其位于像素单元的边界，且其俯视形状为环形(例如是矩形环)。所述DTI结构包围所述CDTI结构，且所述 CDTI结构的数量例如是1个，所述DTI结构的数量例如是1个，二者共同的俯视形状例如是呈现“回”字形状，剖面示意图例如是参考图4f。
本实施例的中的像素单元具有一个CDTI结构以及一个DTI结构。当然，在其他实施例中，CDTI结构以及DTI结构的数量可以根据实际需要进行变化。
综上所述，在本发明所提供的一种器件结构形成方法中，通过在半导体衬底上形成DARC层，并以DARC层为硬掩模刻蚀半导体衬底，以形成第一沟槽的第一部分以及第二沟槽，再对第一沟槽的第一部分进一步地刻蚀，以形成第一沟槽的第二部分，从而完成第一沟槽和第二沟槽的刻蚀，整个过程简化了工艺步骤。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。