本发明涉及一种半导体及其制造方法，且特别涉及一种半导体结构及其制造方法。
背景技术
在现有的薄膜晶体管阵列基板上，多采用非晶硅(amorphoussilicon,a-si)薄膜晶体管或低温多晶硅(low-temperaturepolycrystallinesilicon,ltps)薄膜晶体管作为各个子像素的开关元件。由于非晶硅薄膜晶体管的载子迁移率(mobility)较低，例如小于0.5cm2/(v·s)，因此已无法满足高分辨率显示的需求，而逐渐被市场淘汰。低温多晶硅薄膜晶体管虽然具有较高的载子迁移率，例如50～150cm2/(v·s)，但其结晶控制难度较大，导致工艺复杂，成本高，且在大尺寸显示中存在均匀性差、良品率低等问题。
近年来，有研究指出钙钛矿材料的载子移动率可达数十至数百cm2/(v·s)，因此，以钙钛矿制作的薄膜晶体管，具有高性能、材料便宜、且易于大尺寸成长结晶的优势。然而，钙钛矿结晶容易溶于水或其他溶液中，因此无法通过一般图案化薄膜晶体管的工艺，例如湿式蚀刻工艺，进行图案化。
技术实现要素：
本发明的一实施例的半导体结构的制造方法，包含以下步骤：形成栅极于基底上；形成栅绝缘层于栅极上，其中栅绝缘层具有凹部；形成通道层于凹部内；形成保护层于通道层及栅绝缘层上；以及形成源极与漏极于保护层上。保护层的材料包含氧化铝、氧化硅或氮化硅。保护层的厚度小于20纳米。
在本发明的一实施例中，上述的制造方法还包含以下步骤：形成电容电极于基底上；以及形成钝化层于源极、漏极或电容电极上。通道层的材料包含钙钛矿。
在本发明的一实施例中，上述的钝化层的一部分以及保护层的一部分位于像素电极及电容电极之间。
本发明的一实施例的半导体结构，包含栅极设置于基底上、栅绝缘层设置于栅极上，栅绝缘层具有凹部、通道层设置于凹部内、保护层覆盖通道层及栅绝缘层上、以及源极与漏极设置于保护层上。保护层的材料包含氧化铝、氧化硅或氮化硅。保护层的厚度小于20纳米。
在本发明一实施例的半导体结构及其制造方法中，由于在栅绝缘层上形成凹部，再将通道层图案化于凹部内。如此一来，半导体结构可以克服钙钛矿无法通过一般工艺进行图案化的问题，并实现以具有高载子移动率的钙钛矿做为通道层，提升半导体结构的性能。另外，通过使用现有的薄膜晶体管工艺设备，成长通道层，可以简化半导体结构的制造方法、节省成本并提升工艺的效率。此外，保护层形成于通道层上，以保护通道层不受后续工艺的影响，避免受到损害、提升制造良率。另外，保护层还具有超薄厚度，可以进一步降低源极/漏极与通道层的接触电阻值，通过穿隧效应，使源极/漏极欧姆接触通道层，提升半导体结构的性能。
本发明的目的之一为提升半导体结构的性能。
本发明的目的之一为克服钙钛矿无法通过湿式蚀刻工艺进行图案化的问题。
本发明的目的之一为避免半导体结构于工艺中受到损害。
本发明的目的之一为提升半导体结构的制造良率。
本发明的目的之一为简化半导体结构的制造方法并节省成本。
本发明的目的之一为减少半导体结构的照光、漏光及漏电的现象。
本发明的目的之一为提升大尺寸显示器的显示品质。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1a至图1j为本发明一实施例的半导体结构的制造方法的剖面示意图。
图2为本发明一实施例的像素结构的俯视图。
附图标记说明：
100：半导体结构
110：基底
120：栅绝缘层
120a：栅绝缘材料
122：凹部
130：半导体通道材料
140：保护层
150：钝化层
152：贯孔
160：电容电极
170：像素电极
180：遮光层
a-a’：剖面线
d：漏极
dl：数据线
g：栅极
h：厚度
px：像素结构
s：源极
se：通道层
sl：扫描线
具体实施方式
图1a至图1j为本发明一实施例的半导体结构的制造方法的剖面示意图。图2为本发明一实施例的像素结构的俯视图。在此需注意的是，图1a至图1j为沿着图2所示的剖面线a-a’的制造流程的示意图，且为求清楚表示与便于说明，对图1a至图1j中的各分层或元件的厚度或比例做适度地放大或缩小，并不代表各分层或元件的实际厚度或比例。
请先参考图1a，在本实施例中，形成栅极g于基底110上。基底110的材质可为玻璃、石英、有机聚合物、不透光和/或反射材料，例如：导电材料、金属、晶圆、陶瓷，或是其他适用的材料。根据其他实施例，可在基底110的表面上进一步形成一层绝缘层(未示出)，以作为缓冲层。
在本实施例中，在形成栅极g的步骤中，包含：例如是先沉积一层导电层(未示出)，之后再以光刻以及蚀刻程序图案化上述的导电层，以形成栅极g，但本发明不以此为限。另外，在形成栅极g的同时，也可以同时定义出与栅极g电性连接的扫描线sl(示出于图2)。此外，在上述形成栅极g的步骤中，还可以同时形成电容电极160于基底110上。基于导电性的考量，栅极g以及电容电极160一般是使用金属材料，但本发明不以此为限。在其他实施例中，栅极g以及电容电极160也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它合适的材料、或是金属材料与其他导电材料的堆叠层。
接着，请参考图1b以及图1c，形成栅绝缘层120于栅极g上。请参考图1b，形成上述栅绝缘层120的步骤包含：先形成栅绝缘材料120a于栅极g以及电容电极160上，其中，栅绝缘材料120a的厚度例如为400纳米，但本发明不以此为限。之后，请参考图1c，再以光刻以及蚀刻工艺图案化上述的栅绝缘材料120a，以形成栅绝缘层120。在本实施例中，栅绝缘层120具有凹部122。凹部122对位重叠栅极g。栅绝缘层120的材料包含无机材料，例如：氧化硅、氮化硅、氮氧化硅、其他合适的材料、或上述至少二种材料的堆叠层。栅绝缘层120的材料还可以包含有机材料、或其它合适的材料、或上述的组合。
再来，请参考图1d以及图1e，形成通道层se于凹部122内。请参考图1d，形成上述通道层se的步骤包含：先形成半导体通道材料130于栅绝缘层120上。在本实施例中，半导体通道材料130举例是整面地覆盖栅绝缘层120，并填入凹部122内。之后，请参考图1e，将凹部122以外的半导体通道材料130去除，以形成通道层se于凹部122内，在本实施例中，通道层se举例是完全位于凹部122内，但本发明不以此为限。如此，可以通过使用现有的薄膜晶体管工艺设备，大面积的成长半导体通道材料130，再通过一次蚀刻工艺以图案化通道层se。因此，可以简化工艺、降低投资设备的成本、并提升工艺的效率。
在本实施例中，半导体通道材料130与通道层se的材料可包含钙钛矿。钙钛矿包含具有钙钛矿型结晶结构的材料，其可以是有机无机混成的具有钙钛矿型结晶结构的材料，或是无机的具有钙钛矿型结晶结构的材料。在本实施例中，钙钛矿可具有以下式(i)表示的结构：
abx3(i)
其中，当a为有机官能时，a包括rnh3或nh3rnh3，r代表烷烃基或芳香烃基；当a为无机元素时，a包括m+，m代表周期表的ia或iia族元素。b包括d2+，d代表周期表的ib、iib、viiib或iva族元素。x3为一元卤族阴离子或多元卤族阴离子的组合。在本实施例中，上述的a包含钠(na+)、钾(k+)、铯(cs+)或钡(ba+)；上述的b包含铜(cu2+)、镍(ni2+)、钴(co2+)、铁(fe2+)、锰(mn2+)、铬(cr2+)、镉(cd2+)、锡(sn2+)或铅(pb2+)；上述的x包含氯(cl)、溴(br)或碘(i)。
在本实施例中，形成半导体通道材料130的方法举例为溶液工艺。形成半导体通道材料130的步骤包含：在形成含有钙钛矿型结晶结构的溶液之后，通过涂布工艺将上述溶液涂布至绝缘层120上。再来，将溶液烘干以成长含有钙钛矿型结晶结构的半导体通道材料130。涂布工艺例如为：旋涂法、浇铸法、微凹印涂布法、凹印涂布法、棒涂法、辊涂法、线棒涂布法、刮刀涂布法、浸涂法、喷涂法、网版印刷法、柔版印刷法、套版印刷法、喷墨印刷法等，但本发明不以此为限。
接着，在形成通道层se于凹部122的步骤中，由于本实施例的半导体通道材料130包含钙钛矿型结晶结构，因此较难以一般现有的湿式蚀刻工艺，通过化学溶剂进行图案化以形成通道层se。在本实施例中，形成通道层se的步骤包含通过干式蚀刻工艺，以去除位于凹部122以外的半导体通道材料130，其中，干式蚀刻工艺例如氩气溅射蚀刻或反应式离子蚀刻(reactiveionetch,rie)。如此一来，可以通过凹部122以定义出通道层se的图案及尺寸，例如通道层se的长与宽，通过干式蚀刻工艺完成半导体通道材料130的图案化，克服钙钛矿本身较难以湿式蚀刻工艺图案化的问题。此外，可以通过现有的设备完成图案化钙钛矿材料，降低投资设备的成本、简化工艺并提升工艺的效率。
在本发明的一些实施例中，也可以将半导体通道材料130以喷墨印刷法喷涂于凹部122内，以图案化通道层se，且可以简化工艺并提升工艺的效率，但本发明不以此为限。
在本发明的一些实施例中，也可以将半导体通道材料130以转印法形成于凹部122内，以图案化通道层se，且可以简化工艺并提升工艺的效率，但本发明不以此为限。
在其他实施例中，通道层se的材料也可以包含非晶硅(a-si)、低温多晶硅(ltps)或氧化物半导体材料，例如氧化铟镓锌(indium-gallium-zincoxide,igzo)、氧化锌(zno)氧化锡(sno)、氧化铟锌(indium-zincoxide,izo)、氧化镓锌(gallium-zincoxide,gzo)、氧化锌锡(zinc-tinoxide,zto)或氧化铟锡(indium-tinoxide,ito)，但本发明不以此为限。
之后，请参考图1f，形成保护层140于通道层se及栅绝缘层120上。在本实施例中，保护层140的材料包含氧化铝(alox)、氧化硅(siox)或氮化硅(sinx)，但本发明不以此为限。在本实施例中，保护层140具有厚度h，且厚度h小于约20纳米。如此，保护层140可以用作于保护通道层se不受后续工艺的影响，避免其结晶结构受到损害、避免通道层se于后续的工艺与其它材料反应而降低半导体特性、提升制造良率、维持通道层se的性能等等。此外，保护层140还可以提供阻水气的防护效果，进一步保护通道层se的性能。
接着，请参考图1g，形成源极s与漏极d于保护层140上。在本实施例中，形成源极s以及漏极d的方法例如是先沉积一层导电层(未示出)，之后再以光刻以及蚀刻程序图案化所述导电层，以同时定义出源极s以及漏极d。另外，在形成源极s以及漏极d的同时，亦可以同时定义出与源极s电性连接的数据线dl(示出于图2)。基于导电性的考量，源极s以及漏极d一般是使用金属材料，但本发明不限于此。在其他实施例中，源极s以及漏极d也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它合适的材料、或是金属材料与其他导电材料的堆叠层。
值得注意的是，请参考图1f以及图1g，保护层140位于源极s与漏极d以及通道层se之间，且保护层140的厚度h小于约20纳米。换句话说，源极s/漏极d、保护层140以及通道层的堆叠结构可以为金属-绝缘层-半导体(metal-insulator-semiconductor,mis)的结构。通过保护层140的超薄厚度h，可以削弱由源极s/漏极d的金属端注入的电子公函数，减少被局限于金属感应能隙能态的载子。此外，通过保护层140与通道层se的交互作用，其介面耦极可以用来调制热平衡时的费米能阶。如此，可以进一步的降低源极s/漏极d与通道层se的接触电阻值并避免萧特基能障上升，进一步提升穿隧效应(tunnelingeffect)的效果，增加电子穿过保护层140的几率。此外，上述的mis结构还可以将源极s/漏极d与通道层se的电流-电压特性由整流型变为欧姆型，而实现欧姆接触(ohmiccontact)。
在执行上述步骤后，已完成半导体结构100的制作，半导体结构100举例为薄膜晶体管。上述薄膜晶体管包括栅极g、源极s、漏极d、通道层se以及保护层140。保护层140覆盖通道层se且源极s/漏极d形成于保护层140上。如此，保护层140具有保护通道层se的功能，还可以通过穿隧效应，使源极s/漏极d欧姆接触通道层se。
在上述薄膜晶体管中，通道层se的材料可以是钙钛矿。由于钙钛矿具有良好的载子迁移率，因此可以提升薄膜晶体管的性能。
上述薄膜晶体管可以做为任何电子装置的开关元件。举例而言，上述的薄膜晶体管可以做为显示器中的，例如为大尺寸显示器中的，像素结构的开关元件，说明如下。
请参考图1h，在完成上述的薄膜晶体管之后，形成钝化层150于源极s、漏极d或电容电极160上，其中钝化层150的厚度例如为200纳米，但本发明不以此为限。钝化层150还可位于保护层140上。钝化层150的材料包含无机材料，例如：氧化硅、氮化硅、氮氧化硅、其他合适的材料、或上述至少二种材料的堆叠层。栅绝缘层120的材料还可以包含有机材料，例如聚酯类(pet)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类、或其它合适的材料、或上述的组合。
请参考图1i，之后，在钝化层150中形成贯孔152，暴露出漏极d。形成贯孔152的方法例如是采用光刻程序或是光刻与蚀刻程序，但本发明不以此为限。在其他实施例中，也可以通过物理或激光的方式进行钻孔，以形成贯孔152。接着，形成像素电极170于钝化层150上。像素电极170通过贯孔152电性连接于漏极d。像素电极170可为透明像素电极、反射像素电极或是半穿透半反射像素电极。透明像素电极的材料包含金属氧化物，例如是铟锡氧化误、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗氧化锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。反射像素电极的材质包括高反射率的金属材料。
请参考图1j，形成遮光层180于钝化层150上，并对应遮蔽通道层se。遮光层180例如是黑色矩阵(blackmatrix)，其可以防止漏光。此外，遮光层180还可以避免通道层se的漏电问题。举例来说，当通道层se的材质为钙钛矿时，由于钙钛矿的特殊的光电特性，其于照光时会产生电流，而导致漏电或触发开关功能，进而触发不必要的动作。通过设置遮光层180对应遮蔽通道层se，可以避免通道层se被照光并产生漏电，进而提升半导体结构100的可靠性。
图2为本发明一实施例的像素结构的俯视图。像素结构px包含扫描线sl、数据线dl、半导体结构100及像素电极170。请参考图1j以及图2，在本实施例中，半导体结构100的栅极g电性连接至扫描线sl，源极s电性连接至数据线dl。扫描线sl以及数据线dl彼此交错设置且属于不同膜层，但本发明不以此为限。基于导电性的考量，扫描线sl以及数据线dl一般是使用金属材料，但本发明不以此为限。在其他实施例中，扫描线sl以及数据线dl也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它合适的材料、或是金属材料与其他导电材料的堆叠层。在本实施例中，漏极d电性连接至像素电极170，且像素电极170部分重叠于电容电极160。
值得注意的是，在本实施例中，钝化层150的一部分以及保护层140的一部分位于像素电极170及电容电极160之间。此外，栅绝缘层120的一部分位于像素电极170及电容电极160之间。在上述的设计下，像素电极170及电容电极160之间可以形成存储电容。相较于现有的像素结构，本实施例的像素电极170及电容电极160之间还包含了保护层140的一部分。在本实施例中，因保护层140的厚度小于20纳米，故对存储电容的影响极小，实质上不影响像素结构px的运行。
简言之，本实施例的半导体结构100及其制造方法，是在栅绝缘层120上形成凹部122，再将半导体通道材料130整面地覆盖栅绝缘层120后，通过干式蚀刻的工艺去除凹部122以外的半导体通道材料130，以图案化通道层se于凹部122内。如此一来，本实施例的半导体结构100可以克服钙钛矿材料无法通过一般湿式蚀刻工艺进行图案化的问题，并实现以钙钛矿材料做为通道层se，提升半导体结构100的性能。另外，还可以通过使用现有的薄膜晶体管工艺设备，大面积的成长半导体通道材料130并图案化为通道层se，因此，可以简化工艺、降低投资设备的成本并提升工艺的效率。
此外，形成保护层140于通道层se上，以保护通道层se不受后续工艺的影响，避免受到损害、提升制造良率、维持通道层se的性能，还可以提供阻水气的防护效果。另外，保护层140还具有超薄厚度h，可以进一步降低源极s/漏极d与通道层se的接触电阻值，通过穿隧效应，使源极s/漏极d欧姆接触通道层se，提升半导体结构100的性能。此外，保护层140的一部分可以位于像素电极170与电容电极160之间。
综上所述，本发明一实施例的半导体结构及其制造方法，由于在栅绝缘层上形成凹部，再将通道层图案化于凹部内。如此一来，半导体结构可以克服钙钛矿材料无法通过一般湿式蚀刻工艺进行图案化的问题，并实现以具有高载子移动率的钙钛矿材料做为通道层，提升半导体结构的性能。另外，还可以通过使用现有的薄膜晶体管工艺设备，大面积的成长半导体通道材料并图案化为通道层，因此，可以简化半导体结构的制造方法、节省成本并提升工艺的效率。此外，保护层形成于通道层上，以保护通道层不受后续工艺的影响，避免受到损害、提升制造良率、维持通道层的性能，还可以提供阻水气的防护效果。另外，保护层还具有超薄厚度，可以进一步降低源极/漏极与通道层的接触电阻值，通过穿隧效应，使源极/漏极欧姆接触通道层，提升半导体结构的性能。保护层的一部分还可以位于像素电极与电容电极之间。本发明一实施例的半导体结构还包含遮光层并对应遮蔽通道层，以防止像素电极的漏光、避免通道层的照光以及漏电，进而提升半导体结构的可靠性。本发明一实施例的半导体结构可应用于显示器中，且其高性能及制造良率可提升大尺寸显示器的显示品质。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。