在存储器单元与导电存取线之间包括无源材料的半导体装置，及相关电子装置的制作方法

本申请案要求2017年7月26日提交的美国专利申请案第15/660,491号“在存储器单元与导电存取线之间包括无源材料的半导体装置，及相关电子装置(semiconductordevicesincludingapassivematerialbetweenmemorycellsandconductiveaccesslines,andrelatedelectronicdevices)”的申请日的权益。

本文中所公开的实施例涉及一种半导体装置，其包括在导电存取线与存储器单元之间的一或多种无源材料，所述存储器单元与半导体装置相关联。更确切地说，本公开的实施例涉及一种半导体装置，其包括存储器单元的阵列和安置于存储器单元与至少一个导线之间的至少一种无源材料，所述至少一个导线与存储器单元电连通；且涉及包含这类半导体装置的相关电子系统。

背景技术：

包含存储器单元的阵列的半导体装置可包含位于导电存取线之间(如导电字线与导电位线之间)的交点处的存储器单元。举例来说，三维(3d)交叉点存储器装置可包含多个存储器单元，所述多个存储器单元布置成阵列且包含可以行和列的模式布置的多个存取线行和多个存取线列。在半导体装置的操作期间，可将数据写入到存储器单元且从存储器单元读取数据。特定存储器单元可通过与特定存储器单元直接电连通的导电存取线来存取。

随着对较高密度存储器单元阵列的需求增大，存储器阵列中的个别单元的大小可缩小，存储器阵列可包含较多存储器单元，或这两方面。随着阵列中的存储器单元的数目增大，与每一存取线(例如，与每一导电字线和每一导电位线)电连通的存储器单元的数目增大。然而，随着与存取线电连通的存储器单元的数目增大，用于存取特定存储器单元的存取线的电容增大。

当在编程期间(例如，在写入操作期间)和/或读取操作期间为存取线充电时，电荷可积聚在存取线上。电荷可与沿整个存取线的存储器单元的数目成比例。在选择存储器单元后，半导体装置可呈现所谓的“突返(snapback)”效应，其中所选存储器单元两端的电压快速减小。突返效应可伴有流过存取的存储器单元的放电电流。然而，如果放电电流过高，那么可损坏存储器单元且可不利地影响半导体装置的性能。借助于非限制性实例，通过存储器单元的放电电流过高可干扰用于读取操作的所选存储器单元的编程状态，可在与半导体装置相关联的存储器单元的循环期间改变阈值电压，且可导致阵列中的不同存储器单元的阈值电压不同。

技术实现要素：

本申请的一个方面针对于一种半导体装置。在一个实施例中，半导体装置包括：第一导线，其在第一方向上延伸；第二导线，其在不同的第二方向上延伸；存储器单元，其安置于第一导线与第二导线之间，每一存储器单元安置于第一导线与第二导线的交点处；以及无源材料，其在存储器单元中的每一个与第一导线和第二导线中的至少一个之间。

本申请的另一方面针对于一种半导体装置。在一个实施例中，半导体装置包括：至少一个存储器单元，其包括存储器材料、选择器材料以及在存储器材料与选择器材料之间的电极；导电存取线，其在至少一个存储器单元的第一侧上；另一导电存取线，其在至少一个存储器单元的第二相对侧上；以及至少一种无源材料，其在至少一个存储器单元与所述导电存取线和所述另一导电存取线中的至少一个之间。

本申请的又一方面针对于一种电子装置。在一个实施例中，电子装置包括：处理器；存储器阵列，其可操作地连接到处理器，存储器阵列包括各自包含选择装置和存储器材料的存储器单元；第一组导线，其在存储器单元的一侧上；第二组导线，其在存储器单元的相对侧上；无源材料，其在存储器单元与第一组导线和第二组导线中的至少一者之间；以及电源，其与处理器可操作地连通。

附图说明

图1是根据本公开的实施例的包括安置于第一导线与第二导线之间的存储器单元的半导体装置的简化横截面图；

图2是根据本公开的其它实施例的包括安置于第一导线与第二导线之间的存储器单元的半导体装置的简化横截面图；

图3是根据本公开的又其它实施例的包括安置于第一导线与第二导线之间的存储器单元的半导体装置的简化横截面图；

图4是根据本公开的一或多个实施例的所实施系统的简化框图；

图5是根据本公开的实施例的包含多个存储器单元以及存储器单元与导电存取线之间的无源材料的存储器单元阵列的透视图；以及

图6是与不包含氮化硅钨材料的存储器单元相比根据本公开的实施例的包含氮化硅钨材料的存储器单元的读取干扰的图形表示。

具体实施方式

在此包含的说明不意味任何特定系统、半导体结构或半导体装置的实际视图，但仅是用于描述本文中的实施例的理想化表示。图式之间共用的元件和特征可保留相同的指定数字，但为易于遵循描述，大部分地，参考标号以在其上引入或最充分地描述元件的附图的编号开始。

以下描述提供特定细节，如材料类型、材料厚度和处理条件，以便提供对本文中所描述的实施例的充分描述。然而，本领域的普通技术人员将理解，可在不采用这些特定细节的情况下实践本文中所公开的实施例。实际上，可与半导体行业中采用的常规制造技术结合来实践实施例。另外，本文中提供的描述并不形成半导体装置、存储器单元或存储器单元的阵列的完全描述，或用于制造半导体装置、存储器单元或存储器单元的阵列的过程流程的完全描述。下文描述的结构并不形成完全的半导体装置、存储器单元或存储器单元的阵列。下文仅详细地描述理解本文中所描述的实施例所必须的那些过程动作和结构。可通过常规技术执行形成完全半导体装置、存储器单元或存储器单元的阵列的其它动作。

如本文中所使用，术语“无源”材料意味着包含当暴露大于阈值电压的电压时呈现导电特性且当暴露小于阈值电压的电压时呈现电绝缘特性的材料。当暴露大于阈值电压的电压时，无源材料可传输泄漏电流或呈现隧穿特性。在一些实施例中，无源材料可响应于暴露于电场改变而呈现非线性阻力，所述无源材料暴露于所述电场。换句话说，无源材料可响应于无源材料暴露于其的电场的线性改变而呈现阻力的非线性改变。

根据本文中所公开的实施例，半导体装置包含位于在本文中通常可称为“导电存取线”或“导线”的导线之间(如导电存取线(例如，字线)与导电数据线(例如，位线、数字线等)之间)的交点处的一或多个存储器单元。借助于非限制性实例，3d交叉点存储器半导体装置可包含多个存储器单元，每一存储器单元位于导线之间的交点处。每一存储器单元可包含存储器材料(例如，相变材料、电阻式材料、铁电材料、电荷存储材料等)且可进一步包含开关(例如，二极管、双向阈值开关、阈值开关材料、双极结晶体管等)。半导体装置可包含在导线中的一或多个与一或多个存储器单元之间的至少一种无源材料，所述一或多个存储器单元与导线相关联。在一些实施例中，无源材料可经配制，且配置成在半导体装置的使用和操作期间保护存储器单元免于暴露于大的放电电流，同时允许用于存储器单元的操作的充足电导率。在一些实施例中，无源材料可包含响应于暴露于预定电压而呈现隧穿特征的材料。在一些实施例中，无源材料可包括氧化铝(aluminumoxide)(al2o3)，其也可称为“氧化铝(alumina)”。无源材料可大体上减少由单元选择期间放电电流的大的尖峰所导致的所谓的“突返”效应。包含无源材料的半导体装置可呈现改进的装置性能，包含读取干扰减少、半导体装置的存储器单元的操作电压增大、存储器单元的阈值电压(vth)的变化程度减小以及在半导体装置的操作使用寿命内特定存储器单元的阈值电压的偏移减小。

图1是根据本公开的实施例的包括安置于半导体装置100的第一导线104与第二导线106之间的存储器单元101的半导体装置100的简化横截面图。虽然仅说明一个存储器单元101，但半导体装置100可包含存储器单元101的阵列，每一存储器单元101安置在第一导线104与第二导线106之间的交点处。第一导线104可在大体上垂直于其中第二导线106延伸的方向的第一方向上延伸。第一导线104和第二导线106可配置成承载电信号，例如存储器单元101与驱动电路之间的电压或电流脉冲，所述驱动电路与半导体装置100相关联。

第一导线104和第二导线106可包含导电材料。借助于非限制性实例，第一导线104和第二导线106中的每一个可独立地包含铝、铜、镍、铬、钴、钌、铑、钯、银、铂、金、铱、钽、钨、导电金属氮化物(例如，tin、tan、wn等)、导电金属硅化物(例如，硅化钽、硅化钨、硅化镍、硅化钛等)、以及其组合。在一些实施例中，第一导线104和第二导线106包括钨。

存储器单元101可安置于第一导线104与第二导线106之间，且可与第一导线104和第二导线106中的每一个电连通。存储器单元101可包含安置于第一导线104上的第一电极108(例如，底部电极)。第一电极108可包含钨、钛、铂、钌、氧化钌(ruox)、金属氮化物(如氮化钨(wnx)、氮化钛(tinx)、氮化钽(tanx)、氮化钛铝(tialxny))、碳、含碳化合物(如氮化碳、碳氮化钛(ticxny)、碳氮化钽(tacxny)、碳氮化钛硅(tisicxny)、碳氮化钛铝(tialcxny)、碳氮化钛硅铝(tisialcxny)、碳氮化钨(wcxny)、碳氧氮化钽(tacoxny)和碳氮化钨硅(wsicxny))、含碳金属硅化物、多晶硅、另一种导电材料以及其组合，其中x介于约0与约6.0之间，且y介于约0与约6.0之间。

选择器材料110可直接上覆于第一电极108且与所述第一电极接触。选择器材料110可经配制，且配置成响应于将电压或另一特性施加到其上而可控制地允许将电压施加到存储器单元101的不同元件。借助于非限制性实例，选择器材料110可包含两端装置(例如，开关)，如二极管、双向阈值开关(ovonicthresholdswitch；ots)、隧穿结、混合型离子电子传导开关(mixedionicelectronicconductionswitch；miec)或另一两端装置。在其它实施例中，选择器材料110可包含三端装置(例如，开关)，如场效应晶体管(fieldeffecttransistor；fet)、双极结晶体管(bipolarjunctiontransistor；bjt)或另一三端装置。选择器材料110在本文中还可称为“选择装置”。

在一些实施例中，选择器材料110包含硫族化物化合物。如本文中所使用，“硫族化物化合物”是指包含至少一个硫族原子和至少一个较电正性元素或基团的二元或多元化合物。如本文中所使用，术语“硫族”是指周期表的vi族元素，如氧(o)、硫(s)、硒(se)、碲(te)或钋(po)。电正性元素可包含但不限于氮(n)、硅(si)、镍(ni)、镓(ga)、锗(ge)、砷(as)、银(ag)、铟(in)、锡(sn)、锑(sb)、金(au)、铅(pb)、铋(bi)或其组合。硫族化物化合物可以是二元合金、三元合金、四元合金、五元合金、六元合金或七元合金。

借助于非限制性实例，选择器材料110可以是包含硫族元素和电正性元素的硫族化物化合物。硫族元素可以是o、s、se、te或po中的至少一个。电正性元素可包含但不限于n、si、ni、ga、ge、as、ag、in、cd、zn、sn、sb、au、pb、bi、cr、nb、pd、pt或其组合。适合用作选择器材料110的硫族化物化合物的非限制性实例包含：si、as、se化合物；as和te化合物，如as2te3；as和se化合物，如as2se3；as、te和ge化合物，如as30te45ge25；as、se和ge化合物，如as28se42ge30；as、s、se和ge化合物，如as30s12se33ge25；以及as、te、ge、si和in化合物，如as37te39ge9si14in。在至少一些实施例中，选择器材料110是as37te39ge9si14in。在其它实施例中，选择器材料110包含砷、硒、硅和锗。

第二电极112可直接上覆于选择器材料110且与所述选择器材料接触。第二电极112可包含大体类似于以上参考第一电极108描述的导电材料的导电材料。在一些实施例中，第二电极112包含与第一电极108相同的材料。在其它实施例中，第二电极112包含与第一电极108的材料不同的材料。

界面材料114可直接上覆于第二电极112且与所述第二电极接触，且可安置于第二电极112与存储器材料116之间。在一些实施例中，界面材料114包含钨或含钨材料。

存储器材料116可直接上覆于界面材料114且与所述界面材料接触。存储器材料116可包含配置成在第一相与第二相之间以电气方式切换或改变(即，配置成可逆地以电气方式切换或改变)的任何材料(例如，可编程材料)，所述第一相和所述第二相在至少一个可检测(例如，可测量)特性(例如，电阻率、电导率、光透射率、光吸收率、光折射率、光反射率、形态、表面构形、相对有序度、相对无序度或其组合)中是不同的。借助于非限制性实例，存储器材料116的每一物理状态可呈现可用于区分相关联存储器单元101的逻辑值的特定电阻。

存储器材料116可包含适用于以下的存储材料：电阻型存储器单元(resistive-typememorycell；rram)(例如，介电类电阻性随机存取存储器存储元件)、动态随机存取存储器(dynamicrandom-accessmemory；dram)单元、相变ram(phase-changeram；pcram)单元、导电桥ram(conductive-bridgeram)单元、铁电ram(ferroelectricram；feram)单元、自旋转移力矩ram(spin-transfertorqueram；sttram)单元。存储器材料116可包含过渡金属氧化物(例如，nio、hfo2、zro2、cu2o、tao2、ta2o5、tio2、sio2、al2o3以及其组合)、过渡金属、碱土金属、稀土金属、硫族化物材料、二元金属氧化物、庞磁阻(colossalmagnetoresistive)材料、聚合物类电阻材料以及其组合。在一些实施例中，存储器材料116可包含含有硫族化物的化合物，且相较于存储器材料116，选择器材料110可包含含有相同或不同硫族化物的不同化合物。

另一界面材料118可直接上覆于存储器材料116且与所述存储器材料接触。另一界面材料118可包含与界面材料114相同的材料。在其它实施例中，另一界面材料118可包含与界面材料114不同的材料。

第三电极(例如，顶部电极)120可直接上覆于另一界面材料118且与所述另一界面材料接触。第三电极120可包含大体类似于以上参考第一电极108和第二电极112描述的导电材料的导电材料。在一些实施例中，第三电极120包含与第一电极108和第二电极112中的至少一个相同的材料。在其它实施例中，第三电极120包含与第一电极108或第二电极112的材料不同的材料。

半导体装置100可包含安置于第一导线104与存储器单元101之间的无源材料122。无源材料122可呈现小于第一导线104和第二导线106的电导率的电导率。在一些实施例中，无源材料122可包含介电材料。

在一些实施例中，无源材料122可直接与第一导线104接触且上覆于所述第一导线。无源材料122可包含一种材料，所述材料经配制且配置成在半导体装置100的操作期间呈现足以为存储器单元101提供电流和电压的电导率，同时还在存储器单元101的存取期间，如在编程和感测期间(例如，在写入和读取操作期间)，呈现减小通过存储器单元101的电流放电的幅值所需的电阻。在一些实施例中，无源材料122可经配制，且配置成呈现隧穿特性、电流泄漏特性或这两者。

无源材料122可具有一定厚度以使得无源材料122响应于暴露于电压(例如，阈值电压)而呈现电流泄漏和隧穿特性。在一些实施例中，无源材料122的厚度可介于约0.5nm与约10nm之间，如介于约0.5nm与约1.0nm之间、介于约1nm与约3nm之间、介于约3nm与约5nm之间、介于约5nm与约7nm之间或介于约7nm与约10nm之间。在一些实施例中，无源材料122的厚度小于约10nm。在一些实施例中，无源材料122的厚度介于约1nm与约10nm之间。在其它实施例中，无源材料122的厚度可大于约10nm，如介于约10nm与约20nm之间。

无源材料122可包含氧化铝(al2o3)(也称为氧化铝)、氮化硅钨(wsin)、氮化硅钛(tisin)、金属氮化物(例如，氮化钛(tin)、氮化钨(wn)、氮化钽(tan)、其它金属氮化物或其组合)、氮化硅(si3n4)、金属硅化物(例如，硅化钨、硅化钛、硅化钽等)以及其组合。在一些实施例中，无源材料122包括氧化铝。在其它实施例中，无源材料122包含氮化硅钨。

半导体装置100可进一步包含在存储器单元101与第二导线106之间的另一无源材料124。在一些实施例中，另一无源材料124可下伏于第二导线106且与所述第二导线直接接触。另一无源材料124可经配制且配置成呈现电阻，且可类似于无源材料122，经配制且配置成呈现隧穿特性或电流泄漏特性。

另一无源材料124可具有一定厚度以使得另一无源材料124呈现电阻，同时还响应于暴露于电压(例如，阈值电压)而呈现电流泄漏和隧穿特性。在一些实施例中，另一无源材料124的厚度可介于约0.5nm与约10nm之间，如介于约0.5nm与约1nm之间、介于约1nm与约3nm之间、介于约3nm与约5nm之间、介于约5nm与约7nm之间或介于约7nm与约10nm之间。在一些实施例中，另一无源材料124的厚度小于约10nm。在其它实施例中，另一无源材料124的厚度可大于约10nm，如介于约10nm与约20nm之间。在一些实施例中，另一无源材料124的厚度可与无源材料122的厚度相同。

另一无源材料124可包含以上参考无源材料122描述的材料中的任一种。借助于非限制性实例，另一无源材料124可包含氧化铝、氮化硅钨(wsin)、氮化硅钛(tisin)、金属氮化物(例如，氮化钛(tin)、氮化钨(wn)、氮化钽(tan)、其它金属氮化物或其组合)、氮化硅(si3n4)、金属硅化物(例如，硅化钨、硅化钛、硅化钽等)以及其组合。在一些实施例中，另一无源材料124包括氧化铝。在一些实施例中，另一无源材料124包含氮化硅钨。另一无源材料124可包含与无源材料122相同的材料。在其它实施例中，另一无源材料124可包含与无源材料122的材料不同的材料。

继续参考图1，半导体装置100可包含半金属材料126(例如，呈现相对高电阻的金属)，所述半金属材料直接与无源材料122接触且上覆于所述无源材料且安置于无源材料122与第一电极108正中间。半金属材料126可经配制，且配置成呈现大于无源材料122的电导率且小于第一导线104的电导率的电导率。在一些实施例中，半金属材料126可呈现半导特性。

半金属材料126可包含金属硅化物(例如，硅化钨、硅化钛、硅化钽、另一金属硅化物)、金属氮化硅(例如，氮化硅钨(wsin)、氮化硅钛(tisin))、金属氮化物以及其组合。在一些实施例中，半金属材料126包含与第一导线104相同的金属。在一些实施例中，半金属材料126包含氮化硅钨。

半金属材料126可具有介于约1nm与约20nm之间厚度，如介于约1nm与约5nm之间、介于约5nm与约10nm之间或介于约10nm与约20nm之间。在一些实施例中，半金属材料126的厚度可大于无源材料122和另一无源材料124的厚度。

另一半金属材料128可直接上覆于第三电极120且与所述第三电极接触。另一半金属材料128可安置于第三电极120与另一无源材料124正中间。另一半金属材料128可包括以上参考半金属材料126描述的材料中的一或多种。在一些实施例中，另一半金属材料128包含与半金属材料126相同的材料。在其它实施例中，另一半金属材料128包含与半金属材料126的材料不同的材料。在一些实施例中，另一半金属材料128可包含氮化硅钨。

另一半金属材料128的厚度可介于约1nm与约20nm之间，如介于约1nm与约5nm之间、介于约5nm与约10nm之间或介于约10nm与约20nm之间。在一些实施例中，另一半金属材料128的厚度可大于无源材料122和另一无源材料124的厚度。

不希望受任何特定理论束缚，相信存储器单元101与第一导线104和第二导线106中的每一个之间的无源材料122、124中的一种或两种分别在存储器单元101的选择期间减小通过存储器单元101的电流放电。当对存储器单元101进行存取时，电荷可沿通过其对存储器单元101进行存取的第一导线104和第二导线106中的一个(例如，位线)积聚。积聚的电荷可与导线和可操作地连接到导线的多个存储器单元的阻力成比例。在选择存储器单元101后，积聚的电荷可通过所选单元放电。存储器单元101两端的电压可减小(例如，突返)，而通过存储器单元101的电流增大。相信无源材料122、124通过在第一导线104与第二导线106之间增大到存储器单元101的阻力来减小通过存储器单元101的放电电流的幅值。因此，选择器材料110和存储器材料116可暴露于相较于无源材料122、124不存在的情况下具有更低幅值的放电电流和放电电压。在一些实施例中，相信在半导体装置100中包含半金属材料126、128可进一步减小选择器材料110和存储器材料116可暴露于其的放电电流和放电电压的幅值。

由于无源材料122、124和半金属材料126、128并不直接安置于存储器单元101堆叠中，因此存储器单元101的性能可大体上不受无源材料122、124和半金属材料126、128的存在的影响。

图2是根据本公开的其它实施例的包括安置于半导体装置200的第一导线104与第二导线106之间的存储器单元101的半导体装置200的简化横截面图。除了可改变无源材料122、124和半金属材料126、128的相对位置外，半导体装置200可大体类似于参考图1描述的半导体装置100。

半导体装置200可包含上覆于第一导线104且与所述第一导线直接接触的半金属材料126。无源材料122可上覆于半金属材料126且直接与所述半金属材料接触。无源材料122可与存储器单元101(如与第一电极108)直接接触。

另一无源材料124可上覆于第三电极120且直接与所述第三电极接触。第二半金属材料128可上覆于另一无源材料124且直接与所述另一无源材料接触。第二导线106可上覆于另一半金属材料128且直接与所述另一半金属材料接触。

在一些实施例中，半金属材料126和第二半金属材料128中的一个或两个可分别包含与第一导线104和第二导线106的金属相同的金属。借助于非限制性实例，其中第一导线104和第二导线106包括钨，半金属材料126和第二半金属材料128可包含氮化硅钨。

相对于参考图1描述的半导体装置100，在第一导线104与无源材料122之间包含半金属材料126可增大第一导线104与第二导线106之间的阻力，这可进一步减小通过存储器单元101的放电电流和突返效应。

图3是根据本公开的实施例的包括安置于半导体装置300的第一导线104与第二导线106之间的存储器单元101的半导体装置300的简化横截面图。除了半导体装置300可不包含半金属材料126和第二半金属材料128外，半导体装置300可分别与以上参考图1和图2描述的半导体装置100、200大体上相同。

半导体装置300可包含无源材料122和另一无源材料124。无源材料122可上覆于第一导线104且直接与所述第一导线接触。在一些实施例中，无源材料122也可如在第一电极108处直接与存储器单元101接触。

另一无源材料124可如在第三电极120处上覆于存储器单元101且直接与所述存储器单元接触。另一无源材料124也可如在第三电极120处直接与存储器单元101接触。

虽然图1到图3已描述和说明为在存储器单元101的每一侧上包含无源材料122、124，但是本公开不限于此。在一些实施例中，半导体装置100、200、300可不包含无源材料122和另一无源材料124中的一种，且可仅包含无源材料122和另一无源材料124中的另一种。因此，半导体装置100、200、300可包含无源材料122和另一无源材料124中的至少一种。在一些实施例中，半导体装置100、200、300可仅在存储器单元101中接近存储器材料116的一侧上包含无源材料122。在其它实施例中，半导体装置100、200、300可仅在半导体装置中接近选择器材料110的一侧上包含无源材料124。类似地，虽然已将图2和图3描述为包含半金属材料126和另一半金属材料128，但是本公开不限于此。在一些实施例中，半导体装置100、200可不包含半金属材料126和另一半金属材料128中的一种，且可仅包含半金属材料126和另一半金属材料128中的另一种。

虽然图1到图3已描述和说明为包含接近第一电极108的选择器材料110以及在选择器材料110上方且接近第三电极120的存储器材料116，但是本公开不限于此。在其它实施例中，选择器材料110和存储器材料116的相对位置可颠倒，且存储器材料116可比选择器材料110更接近于第一电极108定位。

虽然在图1到图3中已将存储器单元101描述为仅包含第一电极108、选择器材料110、第二电极112、界面材料114、存储器材料116、另一界面材料118和第三电极120，但是本公开不限于此。在一些实施例中，存储器单元101可包含无源材料。借助于非限制性实例，在一些实施例中，存储器单元101可包含接近(例如，接触)选择器材料110、存储器材料116或这两者的一或多种无源材料。借助于非限制性实例，存储器单元101的一或多种无源材料可安置于选择器材料110与第一电极108之间、选择器材料110与第二电极112之间、第二电极112与界面材料114和存储器材料116中的一种之间、第三电极120与存储器材料116和另一界面材料118中的一种之间以及其组合。在一些实施例中，存储器单元101的一或多种无源材料可包含与无源材料122、124相同的材料。借助于非限制性实例，存储器单元101的一或多种无源材料可包含氧化铝。在其它实施例中，存储器单元101的无源材料可包含氮化硅钨。

相比于常规半导体装置，包含无源材料122、124的半导体装置100、200、300可呈现改进的性能。举例来说，无源材料122、124可减少读取干扰的量(例如，可在读取操作期间响应于暴露于尖峰放电电流而干扰编程单元的量)，可减少阵列中的不同存储器单元之间的阈值电压的变化，可在半导体装置的使用寿命内减小特定存储器单元的阈值电压的偏移，且可增大存储器单元的接通电压。不希望受任何特定理论束缚，相信在存储器单元与第一导线和第二导线之间包含无源材料减小阵列中的未选存储器单元暴露于其的电压和电流。由于未选存储器单元暴露于减小的电压和电流，因此在相关存储器装置的使用和操作期间不大可能不当地选择或编程所述未选存储器单元。

另外，由于在单元选择期间存储器单元被暴露于的尖峰放电电流减小，因此存储器材料可不受到损坏，且存储器单元可随时间推移保留其电特性。尖峰放电电流和相关突返效应的减小可减少阵列中的存储器单元之间的阈值电压变化以及在半导体装置的使用寿命内在存储器单元的循环期间的阈值电压偏移。因此，相比于包含不包含无源材料的存储器单元的半导体装置，半导体装置可呈现改进的性能和较高的可靠性。

因此，在一些实施例中，半导体装置包括：第一导线，其在第一方向上延伸；第二导线，其在不同的第二方向上延伸；存储器单元，其安置于第一导线与第二导线之间，每一存储器单元安置于第一导线和第二导线的交点处；以及无源材料，其在存储器单元中的每一个与第一导线和第二导线中的至少一个之间。

因此，在至少一些实施例中，半导体装置包括至少一个存储器单元，所述至少一个存储器单元包括存储器材料、选择器材料以及存储器材料与选择器材料之间的电极。半导体装置进一步包括：导电存取线，其在至少一个存储器单元的第一侧上；另一导电存取线，其在至少一个存储器单元的第二相对侧上；以及至少一种无源材料，其在至少一个存储器单元与导电存取线和另一导电存取线中的至少一个之间。

参考图4描绘基于处理器的系统400。基于处理器的系统400可包含根据本公开的实施例制造的各种电子装置。基于处理器的系统400可以是多种类型中的任一种，如计算机、相机、传呼机、蜂窝电话、无线装置、显示器、芯片组、机顶盒、个人助理、控制电路或其它电子装置。基于处理器的系统400可包含一或多个处理器402，如微处理器，以控制基于处理器的系统400中的系统功能和请求的处理。处理器402和基于处理器的系统400的其它子组件可包含或连接到根据本公开的实施例的存储器单元、存储器阵列和在导电存取线与存储器单元之间包含无源材料的半导体装置。

基于处理器的系统400可包含与处理器402可操作连通的电源404。举例来说，如果基于处理器的系统400是便携式系统，那么电源404可包含燃料电池、功率收集装置(powerscavengingdevice)、永久电池、可更换电池和可再充电电池中的一或多个。举例来说，电源404还可包含ac适配器；因此，基于处理器的系统400可插入到壁式插座中。举例来说，电源404还可包含dc适配器，以使得基于处理器的系统400可插入到车辆点烟器插座或车辆电源端口中。

各种其它装置可取决于基于处理器的系统400执行的功能而连接到处理器402。举例来说，用户接口406可连接到处理器402。用户接口406可包含输入装置，如按钮、开关、键盘、光笔、鼠标、数字化器和触笔、触摸屏、语音识别系统、麦克风或其组合。显示器408还可连接到处理器402。显示器408可包含液晶显示器(liquidcrystaldisplay；lcd)、表面传导电子发射显示器(surface-conductionelectron-emitterdisplay；sed)、阴极射线管(cathoderaytube；crt)显示器、数字光处理(digitallightprocessing；dlp)显示器、等离子显示器、有机发光二极管(organiclight-emittingdiode；oled)显示器、发光二极管(light-emittingdiode；led)显示器、三维投影、音频显示器或其组合。此外，rf子系统/基带处理器410还可连接到处理器402。rf子系统/基带处理器410可包含连接到rf接收器和rf发射器的天线(未显示)。通信端口412或超过一个通信端口412还可连接到处理器402。举例来说，通信端口412可调适成连接到一或多个外围装置414，如调制解调器、打印机、计算机、扫描器或相机，或连接到网络，如局域网、远端区域网络、企业内部网或因特网。

处理器402可通过实施存储于存储器中的软件程序来控制基于处理器的系统400。举例来说，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可以可操作地连接到处理器402以存储和促进各种程序的实行。举例来说，处理器402可连接到可包含如动态随机存储器(dynamicrandomaccessmemory；dram)的一或多种类型的易失性存储器的系统存储器416。系统存储器416可进一步包含其它类型的易失性存储器、非易失性存储器或其组合。在一些实施例中，系统存储器416可包含半导体装置，如包含导电存取线与存储器单元之间的无源材料的半导体装置，如上文所描述。

处理器402还可连接到非易失性存储器418。非易失性存储器418可包含与系统存储器416结合使用的stt-mram、mram、只读存储器(read-onlymemory；rom)(如eprom、电阻只读存储器(resistiveread-onlymemory；rrom))和快闪存储器中的一或多个。通常所选的非易失性存储器418的大小正好足够大以存储任何必要操作系统、应用程序和固定数据。此外，举例来说，非易失性存储器418可包含如磁盘驱动存储器的高容量存储器，如包含电阻存储器的混合式驱动器或其它类型的非易失性固态存储器。

图5是包含多个存储器单元101的存储器阵列500。存储器单元101可与以上参考图1到图3描述的存储器单元101相同。存储器单元101可置放在多个字线504与多个数字线506之间，所述字线和所述数字线可对应于参考图1到图3描述的第一导线104和第二导线106。存储器阵列500可包含存储器单元101与数字线506之间的无源材料122以及存储器单元101与字线504之间的另一无源材料124。在一些实施例中，存储器阵列500可在存储器单元101与数字线506和字线504之间进一步包含半金属材料126和另一半金属材料128。

字线504中的每一个可在第一方向上延伸且可连接到一行存储器单元101。数字线506中的每一个可在第二方向(在一些实施例中，其可至少大体上垂直于第一方向)上延伸且可连接到一列存储器单元101。可控制施加到字线504和数字线506的电压，以使得可选择性地将电场施加到至少一个字线504和至少一个数字线506，从而使得能够选择性地操作(例如，编程、读取等)存储器单元101。因此，可形成包含存储器阵列500的存储器装置。

在使用和操作中，当选择待编程的存储器单元101时，可将编程电压施加到存储器单元101以改变与存储器单元101相关联的存储器材料的至少一个特性。在存储器单元101的读取操作中，电压用于检测存储器单元101的存储器材料的状态。举例来说，读取/写入电路可配置成在读取操作期间感测所选存储器单元101的阻力，且可配置成将电流提供到所选存储器单元101以在写入操作期间改变与存储器单元101相关联的存储器材料的至少一个特性。

因此，在一些实施例中，电子装置包括：处理器；存储器阵列，其可操作地连接到处理器；存储器阵列，其包括各自包含选择装置和存储器材料的存储器单元；第一组导线，其在存储器单元的一侧上；第二组导线，其在存储器单元的相对侧上；无源材料，其在存储器单元与第一组导线和第二组导线中的至少一者之间；以及电源，其与处理器可操作连通。

实例

实例1

形成在存储器单元与存取线之间包含作为无源材料的氮化硅钨材料的存储器单元的阵列。存储器单元各自位于第一导线(例如，位线)和第二导线(例如，字线)的交点处。氮化硅钨材料安置于第一导线与存储器单元之间和第二导线与存储器单元之间。

在存储器单元与导线之间包含作为无源材料的氮化硅钨材料的多个存储器单元暴露于读取电流和编程电流，以测量存储器单元的读取干扰。将存储器单元的读取干扰与在导线与存储器单元之间不包含氮化硅钨材料的常规存储器单元的读取干扰进行比较。图6是包含氮化硅钨材料的存储器单元的读取干扰和不包含氮化硅钨材料的存储器单元的读取干扰的图形表示。在图6中，样本编号1到6表示具有氮化硅钨材料的存储器单元，且样本编号7表示不包含氮化硅钨材料的常规存储器单元。测量读取干扰的量，其可等效于流过所选存储器单元的电子的量(例如，电压、电流等)。高读取干扰可导致存储器单元的非所需阈值编程或逻辑状态的擦除(例如，可诱导存储器材料的相变或特性的改变)。换句话说，高读取干扰可对应于在读取操作后存储器单元的状态变化。高读取干扰可导致干扰失败，其中响应于相同所选存储器单元的读取将存储器单元的初始和预计状态改变(例如，干扰)为相对状态。参考图6，样本编号1到6呈现读取干扰的量的减少。

实例2

形成在存储器单元与存取线之间包含作为无源材料的氧化铝的存储器单元的阵列。存储器单元各自位于第一导线(例如，位线)和第二导线(例如，字线)的交点处。氧化铝安置于第一导线与存储器单元之间和第二导线与存储器单元之间。

相比于在存储器单元与存取线之间不包含氧化铝的存储器单元的阵列，在存取线与存储器单元之间包含氧化铝的阵列呈现读取干扰减少、存储器单元之间的阈值电压的变化程度减小以及在半导体装置的操作使用寿命内特定存储器单元的阈值电压的偏移减小。

实例3

形成在存储器单元与存取线之间包含作为无源材料的氧化铝的存储器单元的阵列。氮化硅钨材料在氧化铝与存储器单元之间。存储器单元各自位于第一导线(例如，位线)和第二导线(例如，字线)的交点处。第一氧化铝材料直接与第一导线接触，且第二氧化铝材料直接与第二导线接触。氮化硅钨材料在第一氧化铝材料与存储器单元之间，且另一氮化硅钨材料在第二氧化铝材料与存储器单元之间。

相比于在存储器单元与存取线之间不包含氧化铝和氮化硅钨的存储器单元的阵列，在存储器单元与导电存取线之间包含氧化铝和氮化硅钨的阵列呈现读取干扰减少、存储器单元之间的阈值电压的变化程度减小以及在半导体装置的操作使用寿命内特定存储器单元的阈值电压的偏移减小。

实例4

形成在存储器单元与存取线之间包含作为无源材料的氧化铝的存储器单元的阵列。氧化铝在氮化硅钨材料与存储器单元之间。存储器单元各自位于第一导线(例如，位线)和第二导线(例如，字线)的交点处。第一氧化铝材料直接与存储器单元和氮化硅钨材料接触，所述氮化硅钨材料直接与第一导线接触。第二氧化铝材料直接与存储器单元和另一钨氮化硅材料接触，所述另一氮化硅钨材料直接与第二导线接触。

相比于在存储器单元与存取线之间不包含氧化铝和氮化硅钨的存储器单元的阵列，在存储器单元与导电存取线之间包含氧化铝和氮化硅钨的阵列呈现读取干扰减少、存储器单元之间的阈值电压的变化程度减小以及在半导体装置的操作使用寿命内特定存储器单元的阈值电压的偏移减小。

虽然已结合图式描述了某些说明性实施例，但本领域的普通技术人员将认识到且理解，本公开所包涵的实施例不限于在本文中明确地展示且描述的那些实施例。确切地说，可在不脱离本公开所包涵的实施例(如本文中要求保护的那些实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例做出多种添加、删除和修改。另外，一个公开实施例的特征可与另一公开实施例的特征组合，而仍然包涵在本公开的范围内。