半导体装置的形成方法与流程

本发明实施例有关于半导体装置的形成方法，特别有关于鳍式场效晶体管装置。

背景技术：

随着半导体产业努力追求更高的装置密度、更高的效能和更低的成本，也遭遇有关于制造和设计的问题。这些问题的一个解决方法为类鳍式场效晶体管(fin-likefieldeffecttransistor，finfet)的发展。典型的鳍式场效晶体管包含半导体材料的薄且垂直的“鳍片”。在此鳍片内定义源极、漏极和通道区。晶体管的栅极包围鳍片的通道区，使其接合于鳍片的顶部和侧壁上。此配置允许栅极从三侧诱导电流至通道中。因此，鳍式场效晶体管装置具有更高电流和减少的短通道效应(shortchanneleffect)的益处。

然而，制造鳍式场效晶体管装置有各种挑战。举例而言，离子布植，传统上用于掺杂平面装置，已类似地用于掺杂鳍式场效晶体管装置，以在鳍片中产生轻掺杂源极/漏极(lightlydopedsource/drain，ldd)区(或源极/漏极延伸)。但，由于离子布植的方向效应(directionaleffect)，已发觉离子布植在三维鳍片中产生均匀的掺质浓度是相当没效的。举例而言，鳍片的顶部通常有比其下部更高的掺质浓度，因为鳍片的高度通常超过离子布植的能力。倾斜的离子布植(tiltedionimplantation)对于鳍式场效晶体管也不是非常有效，由于所谓的遮蔽效应(shadowingeffect)，亦即邻近的结构(例如邻近的鳍片、栅极及/或光刻胶遮罩元件)阻挡离子的路径。因此，并非鳍式场效晶体管的优点都能实现。

技术实现要素：

根据一些实施例，提供一种半导体装置的制造方法。此方法包含提供包含基底、在基底上的鳍片以及接合鳍片的栅极结构的结构；执行第一布植制程，以将掺质布植至邻近栅极结构的鳍片中；及形成栅极侧壁间隔物于栅极结构的侧壁上及鳍片侧壁间隔物于鳍片的侧壁上。此方法还包含执行第一蚀刻制程，以凹蚀邻近栅极侧壁间隔物的鳍片，而保留至少部分的鳍片于鳍片侧壁间隔物上。在第一蚀刻制程之后，此方法还包含执行第二布植制程，以将掺质布植至鳍片及鳍片侧壁间隔物中。在第二布植制程之后，此方法还包含执行第二蚀刻制程，以凹蚀邻近栅极侧壁间隔物的鳍片，直到鳍片的顶面在鳍片侧壁间隔物的顶面之下，从而在鳍片侧壁间隔物之间产生沟槽；及外延(磊晶)成长半导体材料于沟槽中。

根据一些实施例，提供一种半导体装置的制造方法。此方法包含提供包含基底、在基底上的鳍片及接合鳍片的栅极结构的结构。此方法还包含执行第一布植，将掺质布植至鳍片中，产生鳍片的掺杂上部；及形成栅极侧壁间隔物于栅极结构的侧壁上和鳍片侧壁间隔物于鳍片的侧壁上，其中鳍片侧壁间隔物在鳍片的掺杂上部之下。此方法还包含执行第一凹蚀，将邻近栅极侧壁间隔物的鳍片凹蚀，而保留至少部分的鳍片在鳍片侧壁间隔物之上。此方法还包含执行第二布植，将掺质布植至鳍片和鳍片侧壁间隔物中；执行第二凹蚀，将邻近栅极侧壁间隔物的鳍片凹蚀，从而在鳍片侧壁间隔物之间产生沟槽；及在沟槽中外延成长半导体材料。

根据一些实施例，提供一种半导体装置。此半导体装置包含基底；在基底上的隔离结构；在基底及隔离结构上的鳍片；接合鳍片的第一部分的栅极结构；在栅极结构的侧壁上及在鳍片的第二部分上的第一侧壁间隔物；在鳍片的第三部分上且邻近第一侧壁间隔物的外延源极/漏极(source/drain，s/d)部件；以及在隔离结构上及在外延源极/漏极部件的一部分的侧壁上的第二侧壁间隔物，其中掺质分布于鳍片的第二部分的大部分中。

附图说明

通过以下的实施方式配合说明书附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1显示根据本发明的实施例的半导体装置的形成方法的流程图。

根据本发明的实施例，图2、图3a、图4a、图5a、图6a、图7a、图8a、图9a和图10a为根据图1的方法的部分半导体装置在各种制造阶段的立体图。

根据本发明的实施例，图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b和图10c为根据图1的方法的部分半导体装置在各种制造阶段的剖面图(沿鳍片长度方向)。

附图标记说明：

10方法；

12、14、15、16、18、20、22、24、26、28步骤；

100装置；

102基底；

104鳍片；

104a源极/漏极区；

104b通道区；

104c源极/漏极延伸区；

105补偿间隙壁；

106隔离结构；

107、109离子布植制程；

108栅极结构；

110栅极侧壁间隔物；

112鳍片侧壁间隔物；

114沟槽；

116外延部件；

x、y方向；

z法线；

b-b线；

d1、d2深度；

h1、h2、h3高度。

具体实施方式

以下内容提供了很多不同的实施例或范例，用于实施本发明实施例的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用以限定本发明实施例。举例来说，叙述中若提及第一部件形成于第二部件之上，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。另外，本发明实施例可能在许多范例中重复元件符号及/或字母。这些重复是为了简化和清楚的目的，其本身并非代表所讨论各种实施例及/或配置之间有特定的关系。

再者，为了容易描述，在此可以使用例如“在…底下”、“在…下方”、“下”、“在…上方”、“上”等空间相对用语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。除了图中所示的方位外，空间相对用语可涵盖装置在使用或操作中的不同方位。装置可以采用其他方位定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述可以同样地作出相应的解释。再者，当以“约”、“大约”或其他类似用语描述一数字或一数字范围时，此用语意图涵盖在所述数字的+/-10％内，除非另有规定。举例而言，用语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。

本发明实施例总体上有关于半导体装置及其形成方法。更特别地，本发明实施例有关于在鳍式场效晶体管装置中形成源极/漏极(source/drain，s/d)延伸(或轻掺杂源极/漏极区)。本发明的一实施例应用具有离子布植、蚀刻和另一离子布植的制程，配合鳍片侧壁间隔物(finsidewallspacer)，以大抵上掺杂鳍片的轻掺杂源极/漏极(ldd)区。其克服对离子布植器的遮蔽效应及限制。因此，鳍片的轻掺杂源极/漏极区几乎均匀地以合适的掺质掺杂，最大化由三维鳍式场效晶体管科技所提供的益处。

图1显示形成半导体装置100的方法10的流程图。配合图2至图10c，其为在制造制程各阶段的半导体装置100的立体图和剖面图，来描述方法10。特别是，图2、图3a、图4a、图5a、图6a、图7a、图8a、图9a和图10a为部分装置100的立体图；且图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b和图10c为沿着鳍片长度方向的部分装置100的剖面图。方法10仅为范例，且不用以限定本发明于除了权利要求已详细记载的元件。可在方法10之前、期间和之后，提供额外的步骤，且一些所述的步骤可被取代、删除或移位，以用于此方法的额外实施例。

再者，为了说明的目的，提供半导体装置100，且不一定限制本发明的实施例为任何数量的鳍片、任何数量的栅极、任何数量的区域、或结构或区域的任何配置。半导体装置100可为在集成电路(integratedcircuit，ic)制程的期间制造的中间装置或其部分，其可包含静态随机存取存储器(staticrandomaccessmemory，sram)及/或逻辑电路(logiccircuit)、无源元件例如电阻器、电容及电感，及主动元件例如p型场效晶体管(p-typefieldeffecttransistor，pfet)、n型场效晶体管(n-typefet，nfet)、多栅极晶体管(multi-gatefet)例如鳍式场效晶体管及全绕式栅极(gateall-around，gaa)场效晶体管、金属氧化物半导体场效晶体管(metal-oxidesemiconductorfieldeffecttransistor，mosfet)、互补式金属氧化物半导体(complementarymetal-oxidesemiconductor，cmos)晶体管、双极性晶体管、高压晶体管、高频晶体管、其他存储胞(memorycell)及前述的组合。

参阅图1，在步骤12，方法10提供如图2所示的装置100的结构。现在参阅图2，装置100包含基底102、在基底102上的一或多个鳍片104(显示两个)及在基底102上且隔离鳍片104的隔离结构106。

在此实施例中，基底102为硅(si)基底。在另一些实施例中，基底102包含其它元素半导体，例如锗(ge)；基底102包含化合物半导体，例如碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)及磷化铟(inp)；或基底102包含合金半导体，例如碳化锗硅(sigec)、磷化砷镓(gaasp)及磷化铟镓(gainp)。在一些实施例中，基底102可包含绝缘体上覆硅(silicononinsulator，soi)基底；基底102可被应变(strained)及/或应力(stressed)，以增强效能；基底102可包含外延区、掺杂区；及/或基底102可包含其他合适的部件及膜层。

鳍片104可包含一或多层半导体材料，例如硅或硅锗。在一实施例中，鳍片104包含多层半导体材料交替堆叠在彼此之上，例如具有交替堆叠的多层硅和多层硅锗。可通过任何合适的方法，将鳍片104图案化。举例而言，可使用一或多个光微影(光刻)制程，包含双重图案化(double-patterning)或多重图案化(multi-patterning)制程，将鳍片104图案化。基本上，双重图案化或多重图案化制程结合光微影和自对准(self-aligned)制程，允许具有，例如比使用单一、直接光微影制程所获得的图案还小的节距(pitch)的图案产生。举例而言，在一实施例中，牺牲层形成于基底102上，且使用光微影制程将牺牲层图案化。使用自对准制程，沿着图案化的牺牲层形成间隔物。然后，移除牺牲层，且剩余的间隔物或心轴(mandrel)可接着作为用于将鳍片104图案化的遮蔽元件。举例而言，遮蔽元件可用于在半导体102之上或之中的半导体层中蚀刻出凹陷，产生鳍片104。蚀刻制程可包含干式蚀刻、湿式蚀刻、反应性离子蚀刻(reactiveionetching，rie)及/或其它合适的制程。举例而言，干式蚀刻制程可采用含氧气体、含氟气体(例如：cf4、sf6、ch2f2、chf3及/或c2f6)、含氯气体(例如：cl2、chcl3、ccl4及/或bcl3)、含溴气体(例如：hbr及/或chbr3)、含碘气体、其它合适的气体及/或等离子体及/或前述的组合。举例而言，湿式蚀刻制程可包含在稀释的氢氟酸(dilutedhydrofluoricacid，dhf)、氢氧化钾(potassiumhydroxide，koh)溶液、氨水(ammonia)、含有氢氟酸(hydrofluoricacid，hf)、硝酸(nitricacid，hno3)及/或乙酸(ch3cooh)的溶液或其它合适的湿式蚀刻剂中蚀刻。许多其它形成鳍片104的方法的实施例可能是合适的。

隔离结构106可包含氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、掺杂氟的硅酸盐玻璃(fluoride-dopedsilicateglass，fsg)、低介电常数介电材料及/或其它合适的绝缘材料。在一实施例中，通过在基底102之上或之中蚀刻出沟槽(例如，作为形成鳍片104的制程的一部分)、以绝缘材料填充沟槽且对绝缘材料执行化学机械平坦化(chemicalmechanicalplanarization，cmp)制程及/或回蚀制程，来形成隔离结构106。其它类型的隔离结构也可能是适合的，例如场氧化物及局部硅氧化(localoxidationofsilicon，locos)。隔离结构106可包含多层，例如在鳍片104及基底102的表面上的衬层及在衬层上的主隔离层。

在步骤14，方法10(图1)形成栅极结构108于隔离结构106上，且接合(engaging)一或多个鳍片104。请参阅图3a，在此范例中，栅极结构108接合两个鳍片104。在各种实施例中，栅极结构108可接合任意数量的鳍片104。再者，在此实施例中，栅极结构108设置于鳍片104的顶面和侧壁表面上。在另一实施例中，栅极结构108可设置于鳍片104的侧壁表面上，但不在顶面上。图3b示出装置100的剖面图，其沿着图3a的b-b线切割，其中隔离结构106的顶面以虚线标示。请参阅图3b，栅极结构108设置于鳍片104的通道区104b上。鳍片104更包含源极/漏极区104a于通道区104b的两侧上和两个源极/漏极延伸区104c在通道区104b和源极/漏极区104a之间。

栅极结构108可包含多层，例如界面层和栅极电极层。界面层可包含介电材料，例如氧化硅(sio2)或氮氧化硅(sion)，且可通过化学氧化、热氧化、原子层沉积(atomiclayerdeposition，ald)、化学气相沉积(chemicalvapordeposition，cvd)及/或其它合适的方法，来形成界面层。栅极电极层可包含多晶硅或其它合适的材料，且可通过合适的沉积制程，例如低压化学气相沉积(low-pressurecvd，lpcvd)及等离子体增强化学气相沉积(plasma-enhancedcvd，pecvd)，来形成栅极电极层。在一实施例中，栅极结构108还包含一或多个硬遮罩层作为其顶层，且硬遮罩层可包含氧化硅及/或氮化硅。在一实施例中，栅极结构108为位置预留物(placeholder)(所谓的“虚设栅极”或“暂时栅极”)，其中栅极结构108中的膜层的一或多个在之后的制程中，例如形成高介电常数金属栅极，被取代。在一实施例中，栅极结构108的各种膜层作为毯覆层(blanketlayer)，沉积于鳍片104和隔离结构106上。然后，使用光微影制程产生遮蔽元件，且经由遮蔽元件蚀刻毯覆层，以形成栅极结构108。

在步骤15，方法10(图1)形成补偿间隙壁(offsetspacer)105于栅极结构108和鳍片104的侧壁上。请参阅图4a及图4b，可形成补偿间隙壁105，以具有范围约1nm至约10nm的厚度(沿x方向)。在各种实施例中，补偿间隙壁105可包含合适的介电材料，例如氧化硅(sio2)、氮氧化硅(sion)或其它合适的介电材料。可通过使用热氧化、化学气相沉积、原子层沉积或其它合适的沉积方法，先沉积毯覆介电层于栅极结构108及鳍片104上，然后异向性蚀刻毯覆介电层，以从隔离结构106、栅极结构108及鳍片104的顶面移除毯覆介电层，来形成补偿间隙壁105。毯覆介电层留在栅极结构108和鳍片104的侧壁上的部分变成补偿间隙壁105。

在步骤16，方法10(图1)施加离子布值制程107，将掺质以自对准的方式，导入装置100中，特别是导入鳍片104中。请参阅图5a，从装置100的顶部施加离子布植制程107。在一实施例中，以约5°或更小的倾斜角度(以相对于基底102的法线，即z方向，定义倾斜角度)，施加离子布植107。倾斜角度考虑各种因素，包含鳍片104的高度及节距、栅极结构108的高度及节距和覆盖装置100不被步骤16掺杂的离子布植遮罩(未示出)的高度。如果倾斜角度太大，遮蔽效应可能阻挡掺质到达鳍片104的某些部分。

图5b示出装置100的剖面图，其沿图5a中的b-b线切割，显示离子布值制程107的结果。由于通道区104b被栅极结构108覆盖，所以通道区104b不会被离子植入制程107掺杂。换句话说，掺质通过步骤16所导入通道区104b的量是可忽略的。相较之下，源极/漏极区104a和源极/漏极延伸区104c在其各自的上部接收掺质。在此实施例中，将掺质导入鳍片104中直到深度d1。鳍片104具有高度h1，其从隔离结构106的顶面量到鳍片104的顶面。在一实施例中，高度h1在约40纳米(nanometer，nm)至约80nm的范围内，例如约50nm至约70nm。深度d1可为掺杂能量、掺杂物种及鳍片104中的材料的函数。掺质可为n型掺质，例如磷(p)或砷(as)。或者，掺质可为p型掺质，例如硼(b)或铟(in)。当用n型掺质掺杂时，步骤16产生覆盖装置100中的p型装置区的离子布植遮罩(未示出)，且离子布植制程107仅施加于n型装置区。类似地，当用p型掺质掺杂时，步骤16产生覆盖装置100中的n型装置区的离子布植遮罩(未示出)，且离子布植制程107仅施加于p型装置区。在一实施例中，掺质包含磷，且以约5kev至约15kev的范围内的掺杂能量和约5e13cm^-2至约5e15cm^-2的范围内的掺杂剂量，将掺质布植。在一实施例中，深度d1在约5nm至约20nm的范围内，例如约10nm至约15nm。

在步骤18，方法10(图1)形成主间隔物部件于栅极结构108和鳍片104的侧壁上(特别是在补偿间隙壁105的侧壁上)。请参阅图6a，在栅极结构108上的主间隔物部件被称为栅极侧壁(gatesidewall，gsw)间隔物110，而在鳍片104上的主间隔物部件被称为鳍片侧壁(finsidewall，fsw)间隔物112。在此实施例中，栅极侧壁间隔物110和鳍片侧壁间隔物112包含相同的材料。栅极侧壁间隔物110和鳍片侧壁间隔物112可为单层或多层结构。在一些实施例中，栅极侧壁间隔物110和鳍片侧壁间隔物112包含介电材料，例如氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、其它介电材料或前述的组合。在一范例中，形成栅极侧壁间隔物110和鳍片侧壁间隔物112是通过在补偿间隙壁105上沉积介电层(例如si3n4层)作为主d形间隔物，然后，异向性蚀刻以移除部分介电层，以形成栅极侧壁间隔物110和鳍片侧壁间隔物112。栅极侧壁间隔物110和补偿间隙壁105的厚度(沿x方向)定义源极/漏极延伸区104c的宽度。

在此实施例中，在蚀刻制程的期间，步骤18控制鳍片侧壁间隔物112的高度。图6b显示装置100的剖面图，其沿图6a中的b-b线切割，其中使用虚线示出鳍片侧壁间隔物的顶面。在鳍片104的侧壁上的鳍片侧壁间隔物112及补偿间隙壁105具有高度h2，其从隔离结构106的顶面量到鳍片间隔物112的顶面。如稍后将讨论的，方法10施加另一离子布植制程109(图8a及图8b)，以掺杂源极/漏极延伸区104c的h1的全部高度。这是通过充分地掺杂在鳍片侧壁间隔物112上的源极/漏极区104a及鳍片侧壁间隔物112来实现。特别是，进入鳍片侧壁间隔物112中的掺质扩散或分散至邻近的源极/漏极延伸区104c，因此掺杂那些区域。为了达到这些技术效果，根据此实施例，特别地设计鳍片侧壁间隔物的高度h2。一方面，高度h2不应太大，以致于离子布植制程109无法穿透鳍片侧壁间隔物112的全部深度。另一方面，高度h2不应太小。否则，在鳍片侧壁间隔物112上的源极/漏极区104a可能会太高，以致于无法被离子布植制程109充分地掺杂。在此实施例中，高度h2小于(h1–d1)。在另一实施例中，高度h2小于(h1–d1)，但大于或等于(h1–2d1)。在又另一实施例中，高度h2小于h1的一半。在一具体范例中，高度h1为约50nm至约60nm，深度d1为约10nm至约20nm，且高度h2为约10nm至约30nm，例如约10nm至约25nm。

在步骤20，方法10(图1)将鳍片104部分地凹蚀，更具体地说，将源极/漏极区104a部分地凹蚀。图7a显示步骤20之后的装置100的立体图，而图7b显示装置100的剖面图，其沿图7a中的b-b线切割。在一实施例中，步骤20施加异向性蚀刻。举例而言，异向性蚀刻可采用含氧气体、含氟气体(例如：cf4、sf6、ch2f2、chf3及/或c2f6)、含氯气体(例如：cl2、chcl3、ccl4及/或bcl3)、含溴气体(例如：hbr及/或chbr3)、含碘气体、其它合适的气体及/或等离子体及/或前述的组合。蚀刻对鳍片104中的材料有选择性且不会(或不显着地)蚀刻栅极结构108、栅极侧壁间隔物110和鳍片侧壁间隔物112和隔离结构106。将源极/漏极区104a凹蚀至深度d2。在一实施例中，步骤20可使用计时器控制深度d2在预定义的范围内。在一特定实施例中，深度d2为约等于深度d1，例如在d1的+/-2nm之内。步骤20使部分的源极/漏极区104a具有高度h3在鳍片侧壁间隔物112上。在一实施例中，设计(或控制)高度h3，使部分的源极/漏极区104a可通过离子布植制程(例如图8a中的离子布植制程109)充分地掺杂。举例而言，高度h3可控制为约与深度d1相同，例如在深度d1+/-2nm的之内。在另一实施例中，步骤20减少鳍片104的高度约10％至约30％，即深度d2为高度h1的约10％至约30％。

在步骤22，方法10(图1)执行另一离子布植制程109，将掺质导入装置100中，特别是导入鳍片104和鳍片侧壁间隔物112(图8a)。在一实施例中，由步骤16和22所导入的掺质是同一类型，即他们皆为n型或p型。在另一实施例中，由步骤16和22所导入的掺质是相同的。举例而言，他们皆包含磷。请参阅图8a，从装置100的顶部施加离子布植制程109。在一实施例中，以约5°或更小的倾斜角度，施加离子布植制程109。在一实施例中，步骤22的掺质包含磷，且以约5kev至约15kev的范围内的掺杂能量和约5e13cm^-2至约5e15cm^-2的范围内的掺杂剂量进行掺杂。

图8b示出装置100的剖面图，其沿图8a中的b-b线切割，显示离子布植制程107和109的组合结果。请参阅图8b，即使被栅极侧壁间隔物110覆盖，源极/漏极延伸区104c仍被充分地或大致上充分地掺杂至鳍片104的全部高度h1。特别是，源极/漏极延伸区104c的顶部(具有与深度d1相同的高度)主要通过离子布植掺杂，源极/漏极延伸区104c的中间部(具有高度h3)主要通过离子布植109掺杂，其中掺质从源极/漏极区104a分散至此中间部中，且源极/漏极区延伸区104c的下部(具有高度h2)主要通过离子布植107掺杂，其中掺质从鳍片侧壁间隔物112分散至此下部中。通过结合第一离子布植制程107(步骤16)、将鳍片104(步骤20)部分地凹蚀和第二离子布植制程109，本发明的实施例用一或多个掺质，均匀地或接近均匀地掺杂源极/漏极延伸区104c。这克服了在一些传统轻掺杂源极/漏极区(ldd)掺杂制程中的遮蔽效应。实验已显示可通过本发明的实施例，实现在源极/漏极延伸区104c中的掺质浓度在约2e19至约5e19的范围内。

在步骤24，方法10(图1)凹蚀源极/漏极区104a，以形成沟槽114(图9a及图9b)。图9a显示步骤24后的装置100的立体图，而图9b显示装置100的剖面图，其沿图9a中的b-b线。在此实施例中，将源极/漏极区104a的顶面凹蚀至低于鳍片侧壁间隔物112的顶面，但高于隔离结构106的顶面的水平。在另一实施例中，将源极/漏极区104a的顶面凹蚀至低于隔离结构106的顶面的水平。步骤24可施加干式蚀刻制程、湿式蚀刻制程、反应性离子蚀刻制程、其它合适的蚀刻制程或前述的组合。前述蚀刻对鳍片104中的材料有选择性，且不会(或不显着地)蚀刻栅极结构108、栅极侧壁间隔物110、鳍片侧壁间隔物112和隔离结构106。步骤24可还包含清洁制程，以移除蚀刻残留物，并清洁鳍片104的表面，以用于后续的外延成长制程。

在步骤26，方法10(图1)在沟槽114中外延成长一或多个半导体材料(称为外延部件116)作为源极/漏极部件。图10a显示步骤26后的装置100的立体图，而图10b显示装罝100的剖面图，其沿图10a中的b-b线切割。请参阅图10a，从沟槽114成长外延部件116，且扩张至鳍片侧壁间隔物112上。在一些实施例中，取决于节距和尺寸，相邻的外延部件116可彼此分开(如图所示)或可合并在一起(未示出)。外延部件116可包含用于n型鳍式场效晶体管的外延成长的硅(si)或碳化硅(sic)或用于p型鳍式场效晶体管的外延成长的硅锗(sige)。再者，可用适合个别的n型和p型鳍式场效晶体管的适当掺质，来掺杂外延部件116。举例而言，可用n型掺质例如磷(p)或砷(as)；或p型掺质例如硼(b)或铟(in)，来掺杂外延部件116。可原位(insitu)或非原位(ex-situ)掺杂外延部件116。

请参阅图10a及图10b，在此制造阶段的装置100包含鳍片104、接合通道区104b的栅极结构108及在栅极结构108的侧壁上的栅极侧壁间隔物110。栅极侧壁间隔物110设置于源极/漏极延伸区104c上。装置100还包含邻近栅极侧壁间隔物110及源极/漏极延伸区104c的外延部件116及在外延部件116的下部的侧壁上的鳍片侧壁间隔物112。在一实施例中，用一或多个掺质，例如磷，来掺杂大部分的源极/漏极延伸区104c。在另一实施例中，用一或多个掺质，来掺杂源极/漏极延伸区104c的鳍片104的全部(或大抵上全部)高度h1。亦用一或多个掺质，来掺杂鳍片侧壁间隔物112。在一实施例中，用一或多个掺质，来掺杂大部分的鳍片侧壁间隔物112。特别是，在鳍片侧壁间隔物112中的掺质亦包含于源极/漏极延伸区104c中。在一具体实施例中，鳍片侧壁间隔物112中的掺质浓度大于源极/漏极延伸区104c中的掺质浓度。在另一实施例中，在源极/漏极延伸区104c中的掺质浓度为5e19cm^-2或更高。在又另一实施例中，亦用一或多个掺质，来掺杂夹在鳍片侧壁间隔物112之间的部分的源极/漏极区104a。

图10c显示装置100的变体，其中在步骤24的期间，将源极/漏极区104a凹蚀至低于隔离结构106的顶面的水平。此变体的其它面向与图10b中的装置相同。

在步骤28，方法10(图1)执行其它制造制程，以形成完整的集成电路装置。举例而言，步骤28可沉积覆盖装置100上的各种结构的接触蚀刻停止层(contactetchstoplayer，cesl)，各种结构包含外延部件116、鳍片侧壁间隔物112、隔离结构106、栅极侧壁间隔物110及栅极结构108。接触蚀刻停止层可包含氮化硅(si3n4)、氮氧化硅(sion)、有氧(o)或碳(c)元素的氮化硅及/或其它材料；且可通过等离子体增强化学气相沉积及/或其它合适的沉积或氧化制程，来形成接触蚀刻停止层。在那之后，步骤28可沉积层间介电(interlayerdielectric，ild)层于接触蚀刻停止层上。层间介电层可包含材料，例如四乙基正硅酸盐(tetraethylorthosilicate，teos)氧化物、未掺杂的硅酸盐玻璃、或掺杂的硅氧化物，例如硼磷硅酸盐玻璃(borophosphosilicateglass，bpsg)、熔融硅石玻璃(fusedsilicaglass，fsg)、磷硅酸盐玻璃(phosphosilicateglass，psg)、掺杂硼的硅玻璃(borondopedsiliconglass，bsg)及/或其它合适的介电材料。可通过等离子体增强化学气相沉积制程、可流动的化学气相沉积(flowablecvd，fcvd)制程或其它合适的沉积技术，来沉积层间介电层。

在沉积层间介电层之后，步骤28可使用一或多个蚀刻制程移除栅极结构108，以形成栅极沟槽且沉积高介电常数金属栅极于沟槽中。高介电常数金属栅极可包含高介电常数栅极介电层、在高介电常数栅极介电层上的功函数层及在功函数层上的金属层。高介电常数栅极介电层可包含氧化铪(hfo2)、氧化锆(zro2)、氧化镧(la2o3)、氧化钛(tio2)、氧化钇(y2o3)、锶钛酸盐(strontiumtitanate)(srtio3)、其它合适的金属氧化物或前述的组合；且可通过原子层沉积及/或其它合适的方法，来沉积高介电常数栅极介电层。功函数层可为p型或n型。p型功函数层可包含选自但不限于氮化钛(tin)、氮化钽(tan)、钌(ru)、钼(mo)、钨(w)、铂(pt)或前述的组合的群组的金属。n型功函数层可包含选自但不限于钛(ti)、铝(al)、碳化钽(tac)、氮碳化钽(tacn)、氮化硅钽(tasin)或前述的组合的群组的金属。功函数层可包含多个膜层且通过化学气相沉积、物理气相沉积及/或其它合适的制程，来沉积功函数层。金属层可包含铝(al)、钨(w)、钴(co)、铜(cu)及/或其它合适材料；且可使用电镀(plating)、化学气相沉积、物理气相沉积或其它合适的制程，来沉积金属层。

步骤28还可形成接触栓塞(contactplug)、金属内连线及各种其它部件，以完成装置100。

虽然不意图限定本发明实施例，但本发明的一或多个实施例对半导体装置及其形成制程提供许多益处。举例而言，本发明的实施例实施具有第一掺杂、凹蚀及第二掺杂的制程，以完全地掺杂鳍片中的源极/漏极延伸区。所公开的制程，即使以大抵上垂直(例如倾斜角度在5度之内)的离子布植，仍获得这样的益处，避免在一些传统轻掺杂源极/漏极区(ldd)掺杂制程中的遮蔽效应。本发明的实施例可轻易地整合至现有的半导体制造制程中。

在一示例性面向中，本发明实施例有关于一种方法。此方法包含提供包含基底、在基底上的鳍片以及接合鳍片的栅极结构的结构；执行第一布植制程，以将掺质布植至邻近栅极结构的鳍片中；及形成栅极侧壁间隔物于栅极结构的侧壁上及鳍片侧壁间隔物于鳍片的侧壁上。此方法还包含执行第一蚀刻制程，以凹蚀邻近栅极侧壁间隔物的鳍片，而保留鳍片的至少一部分于鳍片侧壁间隔物上。在第一蚀刻制程之后，此方法还包含执行第二布植制程，以将掺质布植至鳍片及鳍片侧壁间隔物中。在第二布植制程之后，此方法还包含执行第二蚀刻制程，以凹蚀邻近栅极侧壁间隔物的鳍片，直到鳍片的顶面在鳍片侧壁间隔物的顶面之下，从而在鳍片侧壁间隔物之间产生沟槽；及外延成长半导体材料于沟槽中。

在此方法的一实施例中，第一布植制程将掺质掺杂至鳍片中，直到第一深度，在第二蚀刻制程之前，鳍片在鳍片侧壁间隔物上的部分具有第一高度，且第一深度大致上与第一高度相同。在此方法的另一实施例中，第一布植制程将掺质掺杂至鳍片中，直到第一深度，第一蚀刻制程将鳍片的高度减少第二深度，且第一深度大致上与第二深度相同。

在此方法的另一实施例中，鳍片具有第一高度，第一布植制程将掺质掺杂至鳍片中，直到第一深度，鳍片侧壁间隔物具有第二高度，且第二高度小于第一高度减掉第一深度。在又一实施例中，第二高度大于或等于第一高度减掉两倍的第一深度。

在此方法的一实施例中，在第二布植制程的期间，鳍片侧壁间隔物的高度为约10nm至约25nm。在一实施例中，掺质包含p型掺质。在另一实施例中，掺质包含n型掺质。在又一实施例中，掺质包含磷。

在此方法的另一实施例中，鳍片侧壁间隔物包含氮化硅。在此方法的又另一实施例中，以0至约5度的倾斜角度执行第二布植制程。

在另一示例性面向中，本发明实施例有关于一种方法。此方法包含提供包含基底、在基底上的鳍片及接合鳍片的栅极结构的结构。此方法还包含执行第一布植，将掺质布植至鳍片中，产生鳍片的掺杂上部；及形成栅极侧壁间隔物于栅极结构的侧壁上和鳍片侧壁间隔物于鳍片的侧壁上，其中鳍片侧壁间隔物在鳍片的掺杂上部之下。此方法还包含执行第一凹蚀，将邻近栅极侧壁间隔物的鳍片凹蚀，而保留至少部分的鳍片在鳍片侧壁间隔物之上。此方法还包含执行第二布植，将掺质布植至鳍片和鳍片侧壁间隔物中；执行第二凹蚀，将邻近栅极侧壁间隔物的鳍片凹蚀，从而在鳍片侧壁间隔物之间产生沟槽；及在沟槽中外延成长半导体材料。

在此方法的一实施例中，第一凹蚀的深度约等于鳍片的掺杂上部的高度。在此方法的另一实施例中，掺质的第二布植完全地穿透鳍片在鳍片侧壁间隔物上的部分。在此方法的又另一实施例中，掺质的第二布植完全地穿透鳍片侧壁间隔物。在此方法的又另一实施例中，以约5度或更小的倾斜角度，执行掺质的第一和第二布植。

在又另一示例性面向中，本发明实施例有关于一种半导体装置。此半导体装置包含基底；在基底上的隔离结构；在基底及隔离结构上的鳍片；接合鳍片的第一部分的栅极结构；在栅极结构的侧壁上及在鳍片的第二部分上的第一侧壁间隔物；在鳍片的第三部分上且邻近第一侧壁间隔物的外延源极/漏极(source/drain，s/d)部件；以及在隔离结构上及在外延源极/漏极部件的一部分的侧壁上的第二侧壁间隔物，其中掺质分布于鳍片的第二部分的大部分中。

在此半导体装置的一实施例中，鳍片的第二部分的大部分包含浓度为5e19cm^-2或更高的掺质。在此半导体装置的另一实施例中，掺质亦分布于第二侧壁间隔物的大部分中。在又一实施例中，掺质包含磷，且第二侧壁间隔物包含氮化硅。

以上概述数个实施例的部件，以便在本发明所属技术领域中技术人员可以更加理解本发明实施例的观点。在本发明所属技术领域中技术人员应理解，他们能轻易地以本发明实施例为基础，设计或修改其他制程和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中技术人员也应理解，此类等效的结构并无悖离本发明的构思与范围，且他们能在不违背本发明的构思和范围下，做各式各样的改变、取代和替换。