半导体结构及其形成方法、半导体存储器件与流程

本发明涉及半导体领域，具体涉及一种半导体结构及其形成方法、以及具有该半导体结构的半导体存储器件。

背景技术：

随着半导体器件微缩进程的发展，衍生出一种新型埋入式晶体管(recessmos)结构，其与传统的金属氧化物半导体场效应晶体管(metaloxidesemiconductor,mos)的主要区别在于其栅极结构位于半导体衬底内部，即埋入式栅极(buriedgate)，应用在阵列(array)区。

但由于应用这种埋入式晶体管结构的array区域尺寸较小，且其中的掺杂元素(例如硼、磷等)极易发生扩散，掺杂元素的扩散会影响掺杂浓度分布的稳定性，进一步影响整个半导体器件的性能。

因此，亟需一种新的半导体存储器件结构，以解决现有技术中存在的上述问题。

需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本发明的目的是提供一种半导体结构及其形成方法、以及具有该半导体结构的半导体存储器件，以解决埋入式晶体管结构的array区域掺杂元素易扩散而导致的半导体存储器件性能不稳定的问题。

为了实现上述目的，本发明采用如下技术方案：

本发明提供一种半导体结构，包括：

具有浅沟槽隔离结构的衬底，所述衬底表面具有多个沟槽；

p型阱区，形成于所述衬底的底部；

多个栅极组件，形成于所述多个沟槽内，每个栅极组件的一侧为源区，另一侧为漏区；

第一离子植入层和第二离子植入层，形成于所述源区和漏区，所述第二离子植入层位于所述第一离子植入层的下方；及

第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间，所述第二扩散阻挡层位于所述第二离子植入层的下方。

根据本发明的一个实施方式，所述第一扩散阻挡层的注入深度为5～20nm，所述第二扩散阻挡层的注入深度为20～60nm。

根据本发明的一个实施方式，所述第一离子植入层和所述第二离子植入层均掺杂n型杂质。

根据本发明的一个实施方式，所述第一离子植入层为掺杂砷的离子植入层，所述第二离子植入层为掺杂磷的离子植入层，所述第一扩散阻挡层为掺杂氮的离子植入层，所述第二扩散阻挡层为掺杂氟的离子植入层，所述p型阱区掺杂硼。

根据本发明的一个实施方式，所述第一扩散阻挡层的掺杂剂量为1.0e15～9.0e15ion/cm2，所述第二扩散阻挡层掺杂剂量为1.0e14～9.0e14ion/cm2。

根据本发明的一个实施方式，所述第一离子植入层的掺杂剂量为1.0e14～9.0e15ion/cm2，所述第二离子植入层的掺杂剂量为1.0e14～9.0e15ion/cm2。

本发明还提供一种上述半导体结构的形成方法，包括：

提供一衬底，所述衬底中掺杂p型杂质；

向所述掺杂p型杂质的衬底表面掺杂第一n型杂质，形成第一离子植入层；

执行连续离子注入工艺，以任意顺序分别掺杂第二n型杂质、第一杂质和第二杂质于所述第一离子植入层的下方，形成掺杂第二n型杂质的第二离子植入层、掺杂第一杂质的第一扩散阻挡层和掺杂第二杂质的第二扩散阻挡层，使所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间、所述第二扩散阻挡层位于所述第二离子植入层的下方；

刻蚀所述执行连续离子注入工艺后的衬底表面以形成多个沟槽，在所述多个沟槽内形成多个栅极组件，每个栅极组件的两侧形成源区和漏区，得到所述半导体结构。

根据本发明的一个实施方式，所述第一n型杂质为砷，所述第二n型杂质为磷，所述第一杂质为氮，所述第二杂质为氟。

根据本发明的一个实施方式，所述第二杂质的离子注入方式为倾斜注入，所述第二杂质的离子注入能量为15～30kev。

根据本发明的一个实施方式，所述倾斜注入的角度为5°～20°。

根据本发明的一个实施方式，所述第一杂质的离子注入方式为垂直注入，所述第一杂质的离子注入能量为5～15kev。

根据本发明的一个实施方式，所述连续离子注入工艺中采用的离子源气体包括氟化硼和氮气。

根据本发明的一个实施方式，所述退火处理采用快速热处理工艺。

本发明提供一种半导体存储器件，包括上述半导体结构，还包括：

第一氧化层，覆盖于所述浅沟槽隔离结构和所述栅极组件上；

接触层，分别位于所述源区和漏区上；

第一玻璃层，位于所述第一氧化层上并具有多个开口，所述多个开口暴露所述接触层；

导电层，位于所述接触层上并填充所述多个开口，所述源区上的导电层露出所述多个开口用以与电容器相连，所述漏区上的导电层形成位线，并与所述第一玻璃层齐平；

支撑层，位于所述第一玻璃层上，以支撑所述源区上的导电层；

第二玻璃层，位于所述支撑层上。

根据本发明的一个实施方式，所述接触层为多晶硅层。

根据本发明的一个实施方式，所述第一氧化层、第一玻璃层和第二玻璃层的材料选自氧化硅、磷硅玻璃和硼磷硅玻璃中的一种或多种。

根据本发明的一个实施方式，所述导电层为金属钨层。

根据上述技术方案的描述，本发明的有益效果在于：

本发明通过在半导体结构中的p型阱区设计多层掺杂特定元素的扩散阻挡层，例如，增加掺杂氮(n)的扩散阻挡层及掺杂氟(f)的扩散阻挡层掺杂f的扩散阻挡层能抑制p型阱区中硼(b)的暂态扩散，掺杂n的扩散阻挡层经退火可在半导体衬底中形成si-n结合物，其化学稳定性高，抗磷(p)扩散性强，同时对f起隔离作用，可以改善f的不稳定性，进而有效改善器件性能。

附图说明

为了让本发明实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。

图1为现有技术中的一种半导体结构示意图；

图2为本发明的一个实施方式的半导体结构；

图3为本发明一个实施方式的半导体结构形成方法的工艺流程图；

图4-图7示出本发明一个实施方式的半导体结构连续离子注入工艺各阶段的示意图。

图8示出本发明一个实施方式的半导体存储器件结构示意图。

其中，附图标记说明如下：

100、200：浅沟槽隔离结构

101、201：衬底

102、202：沟槽

103、203：栅极组件

104、212：源区

105、213：漏区

111、211：p型阱区

i：第一离子植入层

ii：第二离子植入层

iii：第一扩散阻挡层

iv：第二扩散阻挡层

300：第一氧化层

301：接触层

302：第一玻璃层

303：导电层

304：支撑层

305：第二玻璃层

306：电容器

具体实施方式

以下内容提供了许多不同实施例或范例，以实现本发明实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本发明实施例。当然，这些仅仅是范例，而非意图限制本发明实施例。本发明实施例可在各个范例中重复参考标号和/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在本发明实施例中形成一部件在另一部件上、连接至另一部件、和/或耦接至另一部件，其可包含形成此部件直接接触另一部件的实施例，并且也可包含形成额外的部件介于这些部件之间，使得这些部件不直接接触的实施例。再者，为了容易描述本发明实施例的一个部件与另一部件之间的关系，在此可以使用空间相关用语，举例而言，“较低”、“较高”、“水平”、“垂直”、“在…上方”、”之上”、“在…下方”、“在…底下”、”向上”、”向下”、”顶部”、”底部”等衍生的空间相关用语(例如“水平地”、“垂直地”、”向上地”、”向下地”等)。这些空间相关用语意欲涵盖包含这些部件的装置的不同方位。

图1为现有技术中的一种半导体结构示意图。如图1所示，该半导体结构包括：

浅沟槽隔离结构100

衬底101；

多个沟槽102，所述多个沟槽102位于所述衬底101的表面；

位于多个沟槽102内的栅极组件103，即埋入式栅极(buriedgate)；

位于所述栅极组件103两侧的源区104和漏区105；

其中，该衬底101的底部为掺杂有硼的p型阱区111，在源区和漏区具有掺杂砷的离子植入层，在掺杂砷的离子植入层下方具有掺杂磷的离子植入层。

然而，由于应用这种半导体存储器件结构的array区域尺寸通常较小，且p型阱区(p-well)中掺杂的硼及掺杂的磷极易发生扩散，掺杂元素的扩散会影响掺杂浓度分布的稳定性，进一步影响整个半导体器件的性能。

为了解决上述问题，本发明提出了一种新的半导体结构，图2为本发明的一个实施方式的半导体结构，如图2所示，该半导体结构包括：

具有浅沟槽隔离结构200的衬底201，所述衬底201表面具有多个沟槽202；

p型阱区211，形成于所述衬底201的底部；

多个栅极组件203，形成于所述多个沟槽202内，每个栅极组件的一侧为源区212，另一侧为漏区213；

第一离子植入层i和第二离子植入层ii，形成于所述源区和漏区，所述第二离子植入层ii位于所述第一离子植入层i的下方；及

第一扩散阻挡层iii和第二扩散阻挡层iv，所述第一扩散阻挡层iii位于所述第一离子植入层i和第二离子植入层ii之间，所述第二扩散阻挡层iv位于所述第二离子植入层ii的下方。

具体地，所述衬底由含硅(si)材料形成，包括但不限于硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、碳掺杂硅及其组合或者其中的两种或更多种的多层。所述多个沟槽202的开口朝向该衬底201的表面。所述p型阱区211通过在所述衬底掺杂p型杂质形成。在一些实施例中，所述p型阱区掺杂的p型杂质为硼(b)。

在一些实施例中，所述第一离子植入层和所述第二离子植入层均掺杂n型杂质。

在一些实施例中，所述第一离子植入层为掺杂砷的离子植入层，所述第二离子植入层为掺杂磷的离子植入层，所述第一扩散阻挡层为掺杂氮的离子植入层，所述第二扩散阻挡层为掺杂氟的离子植入层，所述p型阱区掺杂硼。

通过在半导体结构中的p型阱区增加掺杂氟(f)的扩散阻挡层能抑制p型阱区中硼(b)的暂态扩散，掺杂氮(n)的扩散阻挡层再经退火可形成si-n结合物，化学稳定性高，抗p扩散性强，对f起隔离作用，改善f不稳定性，最终保持掺杂浓度的稳定性，从而达到改善存储器件性能的效果。

在一些实施例中，所述第一扩散阻挡层的注入深度为5～20nm，所述第二扩散阻挡层的注入深度为20～60nm。控制扩散阻挡层的注入深度即控制了各杂质掺杂的位置，进而达到抑制扩散的效果。

在一些实施例中，所述第一扩散阻挡层的掺杂剂量为1.0e15～9.0e15ion/cm²，所述第二扩散阻挡层掺杂剂量为1.0e14～9.0e14ion/cm²。所述第一离子植入层的掺杂剂量为1.0e14～9.0e15ion/cm²，所述第二离子植入层的掺杂剂量为1.0e14～9.0e15ion/cm²。掺杂剂量体现的是掺杂的浓度，掺杂n的剂量要高于掺杂f的剂量，由此高浓度的n离子与硅反应生成si-n化合物，其化学稳定性高，可以起到防止扩散的作用。

在一些实施例中，所述栅极组件203可采用多层结构，例如可以是由外至内依次包括栅介质层、金属衬垫层及栅电极的结构。栅介质层可以形成在所述沟槽的底部和内侧壁之上，可以采用高介电常数(k)介质材料或热氧化物，例如氧化硅、氮化硅、氮氧化硅、高k材料或它们的组合。在一些实施例中，可以通过氧化沟槽表面来形成栅介质层。在一些实施例中，可以通过沉积内衬材料、然后氧化内衬材料来形成栅介质层。内衬材料可以包括内衬多晶硅或内衬氮化物。在一些实施例中，栅电极可以采用金属钨等电极材料。栅极组件203各层材料的选取和组合可以根据实际需要的功函数来定义。该栅极组件203位于沟槽202内，可以增加沟道面积，有利于增大驱动电流，改善器件性能，缓解漏电压力。

图3为本发明一个实施方式的半导体存储器件结构形成方法的工艺流程图。该半导体存储器件结构的形成方法包括：

提供一衬底，所述衬底中掺杂p型杂质；

向所述掺杂p型杂质的衬底表面掺杂第一n型杂质，形成第一离子植入层；

执行连续离子注入工艺，以任意顺序分别掺杂第二n型杂质、第一杂质和第二杂质于所述第一离子植入层的下方，形成掺杂第二n型杂质的第二离子植入层、掺杂第一杂质的第一扩散阻挡层和掺杂第二杂质的第二扩散阻挡层，使所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间、所述第二扩散阻挡层位于所述第二离子植入层的下方；

刻蚀所述执行连续离子注入工艺后的衬底表面以形成多个沟槽，在所述多个沟槽内形成多个栅极组件，每个栅极组件的两侧形成源区和漏区，得到所述半导体结构。

具体地，在所述执行连续离子注入工艺后的衬底表面刻蚀出多个沟槽，所述刻蚀方法包括但不限于干式刻蚀或其他非等向性(anisotropic)刻蚀方法，所述多个沟槽的开口朝向该衬底的表面；接着在沟槽内形成栅极组件，包括：依次在沟槽内沉积需要的材料层，包括栅介质层和栅电极，栅介质层的形成方法包括但不限于热氧化工艺等，在该栅介质层上可选择性地形成金属衬垫层，金属衬垫层的形成方法包括但不限于物理气相沉积法、化学气相沉积法或原子层气相沉积法。之后，刻蚀去除多余的材料在沟槽底部得到所需的埋入式字线。每个栅极组件的两侧相应地形成源区和漏区。

在一些实施例中，所述第一n型杂质为砷，所述第二n型杂质为磷，所述第一杂质为氮，所述第二杂质为氟。

图4-图7示出本发明一个实施方式的半导体存储器件结构连续离子注入工艺各阶段的示意图。

首先提供一个具有浅沟槽隔离结构(sti)的衬底201，向所述衬底201中掺杂p型杂质，形成p型阱区211。所述p型杂质的掺杂方法包括但不限于离子注入法(imp)、扩散法等。所述p型杂质优选为硼。然后向所述掺杂p型杂质的衬底201表面掺杂砷(as)，形成掺杂砷的第一离子植入层。即得如图4所示出的结构。其中所述砷的掺杂方法包括但不限于离子注入法(imp)、扩散法等。

对上述所得到的结构进行连续离子注入工艺。例如，如图5所示，先通过离子注入掺杂磷，在掺杂砷的离子植入层下方形成掺杂磷的第二离子植入层；掺杂磷的方式可以是倾斜注入，也可以是垂直注入。然后如图6所示，通过离子注入掺杂氟，在掺杂磷的离子植入层的下方形成掺杂氟的离子植入层；然后如图7所示，通过离子注入掺杂氮，在掺杂磷的离子植入层的上方形成掺杂氮的离子植入层。需注意的是，上述示出的只是本发明连续离子注入工艺的一种掺杂顺序，但不限于上述顺序，所述掺杂磷的离子植入层、掺杂氟的离子植入层和掺杂氮的离子植入层也可以以其他顺序形成。图4-图7中的虚线代表后续工艺中刻蚀沟槽的位置。具体地，上述连续离子注入工艺的具体步骤包括：

通过离子注入机(以amat机台为例)将加速到第一能量的离子源气体加速注入到衬底，例如硅衬底中，使磷进入硅衬底后，将原有的硅原子排布打乱，此处衬底中含有杂乱排布的硅原子和位于第一深度的第一杂质原子。然后，以上述步骤重复地分别注入氟、氮于衬底的不同深度。之后，通过退火(anneal)工艺，使所述杂乱排布的硅原子和各杂质原子回到原有的晶格位置，此时各杂质原子位于各自深度的衬底原有晶格结构间隙中间或处于替代原有晶格的位置上。掺杂氮的离子植入层经退火处理后会形成si-n结合物，化学稳定性高，抗磷扩散性强，同时对氟起隔离作用，可改善氟的不稳定性；掺杂氟的离子植入层则可以有效抑制p-well中掺杂元素硼的扩散。从而使掺杂浓度分布保持稳定。

通过上述连续离子注入工艺可以精确控制掺杂剂量和离子注入深度，由于整个离子注入过程是连续的，在离子注入前仅需要使用同一掩膜，大大简化了生产工艺及成本，掩膜层的材料包括但不限于氮化硅(sin)、二氧化硅(sio2)、氮化钽(tan)、氮化钛(tin)等。

在一些实施例中，第二杂质的离子注入方式优选采用倾斜注入，第二杂质的离子注入能量为15～30kev。优选地，所述倾斜注入的角度为5°～20°，例如，所述倾斜注入的角度为7°、11°、或17°。由于第二杂质例如氟的注入深度较深，因此采用倾斜注入的方式可以有效防止沟道效应，将其注入到所需位置上。

在一些实施例中，所述第一杂质，例如氮的离子注入方式为垂直注入，其离子注入能量为5～15kev。

在一些实施例中，所述连续离子注入工艺中采用的离子源气体包括氟化硼(bf3)和常温氮气(n2)，氟化硼(bf3)作为掺杂氟的离子源，氮气(n2)作为掺杂氮的离子源，还可包含磷烷，作为掺杂磷的离子源。根据实际使用情况n2可以采用低温注入，低温注入的温度为-50℃～-100℃。

需要说明的是，所述氟和氮的离子注入以强流离子注入(highcurrent)机型进行，但不限于上述机型。

在一些实施例中，所述退火处理采用快速热处理工艺(rapidthermalprocessing，rtp)，其处理设备可选用mattson或者amat机型。具体地，该快速热处理的退火条件可以在温度约1000℃下进行，时间约为10s。

如图8所示，本发明还提供一种半导体存储器件，在图7所得到的半导体存储器件结构上，还包括：

第一氧化层300，覆盖于所述浅沟槽隔离结构200和所述栅极组件203上；

接触层301，分别位于所述源区212和漏区213上；

第一玻璃层302，位于所述第一氧化层300上并具有多个开口，所述多个开口暴露所述接触层301；

导电层303，位于所述接触层301上并填充所述多个开口，所述源区上的导电层露出所述多个开口用以与电容器306相连，所述漏区上的导电层形成位线(bl)，并与所述第一玻璃层302齐平；

支撑层304，位于所述第一玻璃层302上，以支撑露出所述多个开口的所述导电层，即所述源区上的导电层；

第二玻璃层305，位于所述支撑层304上。

在一些实施例中，所述接触层为多晶硅层。多晶硅(poly-si)层通过高浓度掺杂，可以降低导电层于源/漏极之间的接触电阻。

在一些实施例中，所述第一氧化层、第一玻璃层和第二玻璃层的材料选自氧化硅(sio2)、磷硅玻璃(psg)和硼磷硅玻璃(bpsg)中的一种或多种。优选为所述第一氧化层为二氧化硅，所述第一玻璃层和第二玻璃层分别为硼磷硅玻璃。所述导电层为金属钨层。

综上所述，本发明的半导体存储器件结构在现有结构的基础上同时具有掺杂氮和氟的扩散阻挡层，有效抑制了掺杂元素易扩散的问题，进而改善了半导体存储器件结构的稳定性。

本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。