半导体结构及其形成方法与流程

文档序号:20611015发布日期:2020-05-06 19:34阅读:来源:国知局

技术特征:

1.一种半导体结构的形成方法,其特征在于,包括:

提供基底,所述基底包括衬底、凸出于所述衬底上分立的鳍部以及横跨所述鳍部的伪栅结构,所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁;

在所述伪栅结构的侧壁上形成第一侧墙层;

在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层;

形成覆盖所述源漏掺杂层和第一侧墙层侧壁的介质层;

在所述第一侧墙层的顶端或底端处形成竖向长度小于所述第一侧墙层的第二侧墙层,且所述第二侧墙层与所述介质层分别覆盖所述第一侧墙层相对的侧壁;

去除所述伪栅结构,在所述介质层内形成沟槽;

在形成所述第二侧墙层后,形成填充所述沟槽的金属栅极结构,所述金属栅极结构包括,位于相邻第一侧墙层之间的金属栅极宽段,以及位于相邻第二侧墙层之间的金属栅极窄段。

2.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第二侧墙层的步骤包括:所述第二侧墙层的厚度为2至4纳米。

3.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第二侧墙层的步骤包括:所述第二侧墙层的竖向长度为所述第一侧墙层竖向长度的三分之一至三分之二。

4.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述第一侧墙层上形成竖向长度小于所述第一侧墙层的第二侧墙层的步骤包括:所述第二侧墙层的顶端与所述第一侧墙层的顶端齐平。

5.如权利要求4所述的半导体结构的形成方法,其特征在于,形成所述第二侧墙层和沟槽的步骤包括:

刻蚀部分厚度的所述伪栅结构,形成剩余伪栅结构;

在露出所述剩余伪栅结构的所述第一侧墙层侧壁以及剩余伪栅结构的表面上形成第二侧墙材料层;

去除所述剩余伪栅结构的表面上的所述第二侧墙材料层,形成所述第二侧墙层;

去除剩余伪栅结构,形成所述沟槽。

6.如权利要求5所述的半导体结构的形成方法,其特征在于,形成所述第二侧墙材料层的工艺为原子层沉积工艺或者化学气相沉积工艺。

7.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述第一侧墙层上形成竖向长度小于所述第一侧墙层的第二侧墙层的步骤包括:所述第二侧墙层的底端与所述第一侧墙层的底端齐平。

8.如权利要求7所述的半导体结构的形成方法,其特征在于,形成所述第二侧墙层和沟槽的步骤包括:

去除所述伪栅结构,形成开口;

在形成所述开口后,在所述第一侧墙层的侧壁上形成第二侧墙材料层;

在所述第二侧墙材料层间形成保护层,所述保护层的顶面低于所述第一侧墙层的顶面;

去除高于所述保护层的所述第二侧墙材料层,形成第二侧墙层;

形成所述第二侧墙层后,去除所述保护层,形成所述沟槽。

9.如权利要求1所述的半导体结构的形成方法,其特征在于,形成填充所述沟槽的金属栅极结构的步骤包括:形成保形覆盖所述沟槽的栅介质层以及位于所述栅介质层上的金属栅极宽段和金属栅极窄段。

10.如权利要求9所述的半导体结构的形成方法,其特征在于,形成保形覆盖所述沟槽的栅介质层的步骤包括:采用化学气相沉积工艺或者原子层沉积工艺形成栅介质层。

11.如权利要求9所述的半导体结构的形成方法,其特征在于,所述栅介质层的厚度为1至3纳米。

12.一种半导体结构,其特征在于,包括:

衬底;

多个鳍部,分立于所述衬底上;

金属栅极结构,横跨所述鳍部,且所述金属栅极结构覆盖所述鳍部的部分顶壁和部分侧壁;所述金属栅极结构,包括金属栅极宽段和金属栅极窄段,所述金属栅极宽段和金属栅极窄段的宽度不同;

第一侧墙层,位于所述金属栅极宽段的侧壁上;

第二侧墙层,位于所述第一侧墙层与所述金属栅极窄段之间,所述第二侧墙层的竖向长度小于所述第一侧墙层的竖向长度;

源漏掺杂层,位于所述金属栅极结构两侧的所述鳍部中。

13.如权利要求12所述的半导体结构,其特征在于,所述金属栅极宽段位于所述金属栅极窄段上,所述金属栅极结构呈t字形。

14.如权利要求12所述的半导体结构,其特征在于,所述金属栅极宽段位于所述金属栅极窄段下,所述金属栅极结构呈倒t字形。

15.如权利要求12所述的半导体结构,其特征在于,所述第二侧墙层的竖向长度为所述第一侧墙层竖向长度的三分之一至三分之二。

16.如权利要求12所述的半导体结构,其特征在于,所述第二侧墙层的厚度为2至4纳米。

17.如权利要求12所述的半导体结构,其特征在于,所述第二侧墙层的材料为低k介质材料。

18.如权利要求12所述的半导体结构,其特征在于,所述金属栅极结构还包括栅介质层,所述栅介质层保形覆盖所述金属栅极窄段侧壁以及所述金属栅极宽段上的底壁、侧壁和露出所述金属栅极窄段的顶壁。

19.如权利要求18所述的半导体结构,其特征在于,所述栅介质层的厚度为1至3纳米。


技术总结
一种半导体结构及其形成方法,形成方法包括:提供基底,基底包括衬底、凸出于衬底上分立的鳍部以及横跨鳍部的伪栅结构;在伪栅结构的侧壁上形成第一侧墙层;在伪栅结构两侧的鳍部中形成源漏掺杂层;形成覆盖源漏掺杂层的介质层;在第一侧墙层的顶端或底端处形成竖向长度小于第一侧墙层的第二侧墙层;去除伪栅结构;去除伪栅结构且形成第二侧墙层后,在介质层内形成沟槽;形成填充沟槽的金属栅极结构。本发明实施例,形成在沟槽中的金属栅极结构呈T型或者倒T型结构,沟槽的空间小,相应的金属栅极结构的体积小,降低了金属栅极结构与源漏掺杂层以及后期形成的接触孔插塞之间的电容耦合效应,进而使得半导体结构中的寄生电容变小。

技术研发人员:赵猛
受保护的技术使用者:中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
技术研发日:2018.10.26
技术公布日:2020.05.05
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1