一种阻型存储器结构的制作方法

文档序号:16777724发布日期:2019-02-01 18:51阅读:121来源:国知局
一种阻型存储器结构的制作方法

本发明涉及存储器技术领域,具体涉及一种阻型存储器结构。



背景技术:

近年来随着计算机技术、互联网技术的飞速发展,非易失性存储器件在半导体行业中扮演越来越重要的角色。在非易失性存储器件中,即使当电源被切断,器件的基本单元仍保持基本单元中存储的数据。电阻型随机存储器(如rram、mram、feram、pram等)是一种新型非易失性存储器,其工作的机理是在外电场触发可逆电阻转变效应,即在外加电压的作用下,器件的电阻在低阻态(“0”)和高阻态(“1”)之间可逆转变,并且所得到的电阻在外电场去除后可以保持下来。电阻型存储器由于具有高的读写速度、高集成度和多值存储能力等特点,而成为现阶段研究的热点。

参见附图1所示,现有的阻型存储器通常由一个mosfet管m1和一个阻型存储单元r1组成,当其字线wl电压为高时,这个单元的字线wl被选中,此时可以进行读写操作。随着工艺的改进,阻型存储器的面积受mosfet管的限制。



技术实现要素:

本发明的发明目的是提供一种阻型存储器结构,能够减小阻型存储器的面积,提高阻型存储器的存储密度。

为达到上述发明目的,本发明采用的技术方案是:一种阻型存储器结构,包括mosfet管、复数个阻型存储单元和复数条对应阻型存储单元的位线;

所述mosfet管的源极连接到源极线,栅极连接到字线,漏极分别连接到各阻型存储单元的一端,各阻型存储单元的另一端连接到其对应的位线,各所述位线中有且仅有一条被置读写电压。

上文中,仅选择其中一条位线置读写电压,其它位线浮空,不读写。

上述技术方案中,所述mosfet管为n型mosfet管。

上述技术方案中,所述阻型存储单元的数量为5万~500万个。

上述技术方案中,所述mosfet管的面积占阻型存储器面积的30%~50%。对于mosfet管的面积在阻型存储器面积中的占比,本发明不做具体限定,典型但非限制性的可以是30%、31%、32%、33%、34%、35%、36%、37%、38%、39%、40%、41%、42%、43%、44%、45%、46%、47%、48%、49%、50%。优选为40%。

由于上述技术方案运用,本发明与现有技术相比具有下列优点:

1.本发明通过在mosfet管的漏极并联连接多个阻型存储单元,并且各阻型存储单元都连接有一条位线,通过给位线置读写电压来控制对应的阻型存储单元读写,能够减小阻型存储器的面积,提高阻型存储器的存储密度;

2.本发明的各阻型存储的单元共用一个mosfet管,可以适当增大mosfet管的宽度,减小mosfet管的导通电阻,提高读写的成功率。

附图说明

图1是本发明背景技术中的现有阻型存储器的结构示意图。

图2是本发明实施例一的阻型存储器的结构示意图。

具体实施方式

下面结合附图及实施例对本发明作进一步描述:

实施例一:

参见图2所示,一种阻型存储器结构,包括mosfet管m1、复数个阻型存储单元r1、r2、…rn和复数条对应阻型存储单元的位线bl1、bl2、…bln;

所述mosfet管m1的源极连接到源极线sl,栅极连接到字线wl,漏极分别连接到各阻型存储单元的一端,各阻型存储单元的另一端连接到其对应的位线,具体地,位线bl1连接到阻型存储单元r1,位线bl2连接到阻型存储单元r2,直至位线bln连接到阻型存储单元rn,在进行读写时,仅对其中一条位线置读写电压,其它位线浮空,不读写。

本实施例中,所述mosfet管m1为n型mosfet管。

本实施例中,所述阻型存储单元的数量根据实际使用的需要,可以为5万~500万个。

本实施例中,所述mosfet管m1的面积占阻型存储器面积的40%。

本发明的阻型存储器在工作时:当字线wl电压为高时,该存储器被选中,在此基础上,若源极线sl和位线bl1置读写电压,则阻型存储单元r1被选中进行读写,其它位线浮空;当源极线sl和位线bl2置读写电压,则阻型存储单元r2被选中进行读写,其它位线浮空;直至源极线sl和位线bln置读写电压,则阻型存储单元rn被选中进行读写,其它位线浮空。

对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对上述实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的上述实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。



技术特征:

技术总结
本发明公开了一种阻型存储器结构,包括MOSFET管、复数个阻型存储单元和复数条对应阻型存储单元的位线;所述MOSFET管的源极连接到源极线,栅极连接到字线,漏极分别连接到各阻型存储单元的一端,各阻型存储单元的另一端连接到其对应的位线。本发明能够减小阻型存储器的面积,提高阻型存储器的存储密度。

技术研发人员:张一平;王子欧;张立军;朱灿焰
受保护的技术使用者:苏州大学
技术研发日:2018.11.20
技术公布日:2019.02.01
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1