本实用新型涉及显示技术领域，特别是关于一种阵列基板。
背景技术：
随着显示技术的进步，电子显示产品的屏幕越来越向着窄边框甚至是无边框发展，尤其是OLED(有机发光二极管)显示装置。OLED显示装置的驱动电路TFT结构包括沟道层、栅介质层和栅极层，其中沟道层通过重掺杂和轻掺杂形成源、漏电极和导电沟道。
由于导电沟道的一般为一维的直线形或者曲线形，导电路径只有一条，当OLED显示装置发生弯折时，尤其是垂直于沟道层的方向弯折，容易导致导电沟道发生裂纹或者断裂，一旦发生裂纹或者断裂，驱动TFT将无法再正常工作，从而造成OLED显示装置显示不良。
技术实现要素：
有鉴于此，本实用新型提供了一种阵列基板，源极层与漏极层之间具有多条导电路径，降低了单方向沟道被损坏的风险，提高了电路驱动均一性。
一种阵列基板，包括沟道层、源极层和漏极层，沟道层分别与源极层和漏极层连接，源极层与漏极层之间设有多个导电线路,各导电线路相互并联设置。
在本实用新型的较佳实施例中，上述沟道层包括第一主导电层、第二主导电层和多个副导电层，多个导电线路包括该多个副导电层，各该副导电层连接于该第一主导电层与该第二主导电层之间，该源极层与该第一主导电层连接，该漏极层与该第二主导电层连接。
在本实用新型的较佳实施例中，上述多个副导电层包括第一副导电层和第二副导电层，该第一副导电层与该第二副导电层的首尾相连形成第一环形导电层，该第一主导电层和该第二主导电层的一端分别连接于该第一环形导电层。
在本实用新型的较佳实施例中，上述多个副导电层包括第一副导电层、第二副导电层、第三副导电层和第四副导电层，该第一副导电层与该第二副导电层的首尾相连形成第一环形导电层，该第三副导电层与该第四副导电层的首尾相连形成第二环形导电层，该第一主导电层与该第二环形导电层相互连接，该第一主导电层的一端连接于该第一环形导电层，该第二主导电层的一端连接于该第二环形导电层。
在本实用新型的较佳实施例中，上述多个副导电层包括第一副导电层、第二副导电层、第三副导电层、第四副导电层、第五副导电层和第六副导电层，该第一副导电层与该第二副导电层的首尾相连形成第一环形导电层，该第三副导电层与该第四副导电层的首尾相连形成第二环形导电层，该第五副导电层与该第六副导电层的首尾相连形成第三环形导电层，该第一主导电层、该第二环形导电层、该第三环形导电层相互连接，该第一主导电层的一端连接于该第一环形导电层，该第二主导电层的一端连接于该第三环形导电层。
在本实用新型的较佳实施例中，上述多个副导电层包括第一副导电层、第二副导电层、第三副导电层、第四副导电层、第五副导电层、第六副导电层、第七副导电层和第八副导电层，该第一副导电层与该第二副导电层的首尾相连形成第一环形导电层，该第三副导电层与该第四副导电层的首尾相连形成第二环形导电层，该第五副导电层与该第六副导电层的首尾相连形成第三环形导电层，该第七副导电层与该第八副导电层的首尾相连形成第四环形导电层，该第一主导电层、该第二环形导电层、该第三环形导电层、该第四环形导电层相互连接，该第一主导电层的一端连接于该第一环形导电层，该第二主导电层的一端连接于该第四环形导电层。
在本实用新型的较佳实施例中，上述阵列基板还包括基板、保护层、绝缘层和栅极，该保护层设置在该基板上，该沟道层、该源极层和该漏极层设置在该保护层上，该绝缘层覆盖该沟道层、该源极层和该漏极层，该栅极设置在该绝缘层上，且该栅极位于该保护层上的投影覆盖该沟道层。
一种阵列基板，包括多个沟道层、源极层和漏极层，该源极层包括多个源极支路，各该沟道层分别与该源极层和该漏极层连接，该源极层与该漏极层之间设有多个导电线路,各该导电线路相互并联设置。
在本实用新型的较佳实施例中，上述源极层包括多个源极支路，多个源极支路包括第一源极支路和第二源极支路；该漏极层包括多个漏极支路，多个漏极支路包括第一漏极支路和第二漏极支路，多个导电线路包括该多个源极支路和该多个漏极支路；多个沟道层包括第一沟道层和第二沟道层，该第一源极支路与该第一沟道层连接，该第二源极支路与该第二沟道层连接；该第一漏极支路与该第一沟道层连接，该第二漏极支路与该第二沟道层连接。
在本实用新型的较佳实施例中，上述源极层包括多个源极支路，多个源极支路包括第一源极支路、第二源极支路、第三源极支路和第四源极支路；该阵列基板包括两个漏极层，两个漏极层包括第一漏极层和第二漏极层，该第一漏极层包括第一漏极支路和第二漏极支路，该第二漏极层包括第三漏极支路和第四漏极支路，多个导电线路包括该多个源极支路和该漏极层的各漏极支路；多个沟道层包括第一沟道层、第二沟道层、第三沟道层和第四沟道层，该第一源极支路、该第二源极支路、该第三源极支路和该第四源极支路分别与该第一沟道层、该第二沟道层、该第三沟道层和该第四沟道层连接；该第一漏极支路、该第二漏极支路、该第三漏极支路和该第四漏极支路分别与该第一沟道层、该第二沟道层、该第三沟道层和该第四沟道层连接。
本实用新型的阵列基板的沟道层分别与源极层和漏极层连接，源极层与漏极层之间设有多个导电线路,各导电线路相互并联设置。因此，源极层与漏极层之间具有多条导电路径，当阵列基板因弯折造成任何一个副导电层断裂时，不会造成TFT开关失效，降低了单方向沟道被损坏的风险，提高了电路驱动均一性。
附图说明
图1是本实用新型第一实施例的阵列基板的局部平面结构示意图。
图2是本实用新型第一实施例的阵列基板的剖视结构示意图。
图3是本实用新型第二实施例的阵列基板的局部平面结构示意图。
图4是本实用新型第三实施例的阵列基板的局部平面结构示意图。
图5是本实用新型第四实施例的阵列基板的局部平面结构示意图。
图6是本实用新型第五实施例的阵列基板的局部平面结构示意图。
图7是本实用新型第六实施例的阵列基板的局部平面结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的实施方式作进一步地描述。
第一实施例
图1是本实用新型第一实施例的阵列基板的局部平面结构示意图。图2是本实用新型第一实施例的阵列基板的剖视结构示意图。如图1和图2所示，阵列基板10包括基板11、保护层12、沟道层13、源极层14、漏极层15、绝缘层16和栅极17。基板11可进行弯折，基板11由柔性材料制成。保护层12设置在基板11上，沟道层13、源极层14和漏极层15位于同一层，沟道层13分别与源极层14和漏极层15连接，沟道层13、源极层14和漏极层15设置在保护层12上。绝缘层16覆盖沟道层13、源极层14和漏极层15，栅极17设置在绝缘层16上，且栅极17位于保护层12上的投影覆盖沟道层13。沟道层13、源极层14、漏极层15、绝缘层16和栅极17组合驱动电路的TFT开关。沟道层13、源极层14和漏极层15是由多晶硅通过重掺杂、轻掺杂以及蚀刻形成，关于沟道层13、源极层14和漏极层15制作工艺可参照现有技术，此处不再赘述。在本实施例中,阵列基板10是可弯折的柔性阵列基板。
值得一提的是，由于沟道层13、源极层14和漏极层15是采用同一层材料通过重、轻掺杂形成，使得沟道层13、源极层14和漏极层15位于阵列基板10的同一层中，该种结构能减少刻蚀工艺的步骤，能有效降低生产成本(相较于沟道层13、源极层14和漏极层15位于阵列基板10不同层的结构)。
在本实施例中，源极层14与漏极层15之间设有多个导电线路,各导电线路相互并联设置。因此，每个TFT开关的源极层14与漏极层15之间具有多条导电路径，能有效降低单方向沟道被损坏的风险，有利于提高电路驱动均一性。
如图1所示，沟道层13包括第一主导电层131、第二主导电层132和多个副导电层133。多个导电线路包括多个副导电层133，即各副导电层133相互并联设置。各副导电层133连接于第一主导电层131与第二主导电层132之间，源极层14与第一主导电层131连接，漏极层15与第二主导电层132连接。在本实施例中，多个副导电层133包括第一副导电层133a和第二副导电层133b，第一副导电层133a与第二副导电层133b首尾相连形成第一环形导电层134，第一主导电层131和第二主导电层132的一端连接于第一环形导电层134。第一主导电层131与第二主导电层132相互平行，第一主导电层131与第二主导电层132分别与第一环形导电层134相切。第一环形导电层134呈圆环状，第一环形导电层134的形状可根据实际需要自由选择，例如矩形、平行四边形、椭圆形，但并不以此为限。
在本实施例中，当栅极17产生电压时，沟道层13会发生电荷聚集，对源极层14和漏极层15施加电压后，沟道层13会形成两条导电路径，一条导电路径为：第一主导电层131、第一副导电层133a、第二主导电层132；另一条导电路径为：第一主导电层131、第二副导电层133b、第二主导电层132。由于源极层14与漏极层15之间具有多条导电路径，当阵列基板10因弯折造成第一副导电层133a或第二副导电层133b断裂时，不会造成TFT开关失效，降低了单方向沟道被损坏的风险，提高了电路驱动均一性。
第二实施例
图3是本实用新型第二实施例的阵列基板的局部平面结构示意图。如图3所示，本实施例的阵列基板10相较于第一实施例的阵列基板10的结构大致相同，不同点在于沟道层13的结构不同。
如图3所示，沟道层13包括第一主导电层131、第二主导电层132和多个副导电层133。各副导电层133相互并联设置，各副导电层133连接于第一主导电层131与第二主导电层132之间，源极层14与第一主导电层131连接，漏极层15与第二主导电层132连接。在本实施例中，多个副导电层133包括第一副导电层133a、第二副导电层133b、第三副导电层133c和第四副导电层133d。第一副导电层133a与第二副导电层133b首尾相连形成第一环形导电层134，第三副导电层133c与第四副导电层133d首尾相连形成第二环形导电层135，第一主导电层131与第二环形导电层135相互连接，第一主导电层131的一端连接于第一环形导电层134，第二主导电层132的一端连接于第二环形导电层135。第一主导电层131与第二环形导电层135相切。第一主导电层131与第二主导电层132相互平行，第一主导电层131与第一环形导电层134相切，第二主导电层132与第二环形导电层135相切。第一环形导电层134和第二环形导电层135呈圆环状，第一环形导电层134和第二环形导电层135的形状可根据实际需要自由选择，例如矩形、平行四边形、椭圆形，但并不以此为限。
由于源极层14与漏极层15之间具有多条导电路径，当阵列基板10因弯折造成第一副导电层133a、第二副导电层133b、第三副导电层133c和第四副导电层133d中的任何一个或多个断裂时，不会造成TFT开关失效，降低了单方向沟道被损坏的风险，提高了电路驱动均一性。
第三实施例
图4是本实用新型第三实施例的阵列基板的局部平面结构示意图。如图4所示，本实施例的阵列基板10相较于第一实施例的阵列基板10的结构大致相同，不同点在于沟道层13的结构不同。
如图4所示，沟道层13包括第一主导电层131、第二主导电层132和多个副导电层133。各副导电层133相互并联设置，各副导电层133连接于第一主导电层131与第二主导电层132之间，源极层14与第一主导电层131连接，漏极层15与第二主导电层132连接。在本实施例中，多个副导电层133包括第一副导电层133a、第二副导电层133b、第三副导电层133c、第四副导电层133d、第五副导电层133e和第六副导电层133f。第一副导电层133a与第二副导电层133b首尾相连形成第一环形导电层134，第三副导电层133c与第四副导电层133d首尾相连形成第二环形导电层135，第五副导电层133e与第六副导电层133f首尾相连形成第三环形导电层136，第一主导电层131、第二环形导电层135、第三环形导电层136相互连接，第一主导电层131的一端连接于第一环形导电层134，第二主导电层132的一端连接于第三环形导电层136。第一主导电层131与第二环形导电层135相切，第三环形导电层136分别与第一主导电层131和第二环形导电层135相切。第一主导电层131与第二主导电层132相互平行，第一主导电层131与第一环形导电层134相切，第二主导电层132与第三环形导电层136相切。第一环形导电层134、第二环形导电层135和第三环形导电层136呈圆环状，第一环形导电层134、第二环形导电层135和第三环形导电层136的形状可根据实际需要自由选择，例如矩形、平行四边形、椭圆形，但并不以此为限。
由于源极层14与漏极层15之间具有多条导电路径，当阵列基板10因弯折造成第一副导电层133a、第二副导电层133b、第三副导电层133c、第四副导电层133d、第五副导电层133e和第六副导电层133f中的任何一个或多个断裂时，不会造成TFT开关失效，降低了单方向沟道被损坏的风险，提高了电路驱动均一性。
值得一提的是，当沿着横向或纵线方向弯折阵列基板10时，第一环形导电层134、第二环形导电层135、第三环形导电层136的切线方向平行于弯折方向，能够减小沟道受到弯折的应力，使沟道层13不容易发生裂纹或折断，提高了阵列基板10的品质。
第四实施例
图5是本实用新型第四实施例的阵列基板的局部平面结构示意图。如图5所示，本实施例的阵列基板10相较于第一实施例的阵列基板10的结构大致相同，不同点在于沟道层13的结构不同。
如图5所示，沟道层13包括第一主导电层131、第二主导电层132和多个副导电层133。各副导电层133相互并联设置，各副导电层133连接于第一主导电层131与第二主导电层132之间，源极层14与第一主导电层131连接，漏极层15与第二主导电层132连接。在本实施例中，多个副导电层133包括第一副导电层133a、第二副导电层133b、第三副导电层133c、第四副导电层133d、第五副导电层133e、第六副导电层133f、第七副导电层133g和第八副导电层133h。第一副导电层133a与第二副导电层133b首尾相连形成第一环形导电层134，第三副导电层133c与第四副导电层133d首尾相连形成第二环形导电层135，第五副导电层133e与第六副导电层133f首尾相连形成第三环形导电层136，第七副导电层133g与第八副导电层133h首尾相连形成第四环形导电层137，第一主导电层131、第二环形导电层135、第三环形导电层136、第四环形导电层137相互连接，第一主导电层131的一端连接于第一环形导电层134，第二主导电层132的一端连接于第四环形导电层137。第一主导电层131与第二环形导电层135相切，第三环形导电层136与第四环形导电层137相切，第一主导电层131与第三环形导电层136相切，第二环形导电层135与第四环形导电层137相切。第一主导电层131与第二主导电层132相互平行，第一主导电层131与第一环形导电层134相切，第二主导电层132与第四环形导电层137相切。第一环形导电层134、第二环形导电层135、第三环形导电层136和第四环形导电层137呈圆环状，第一环形导电层134、第二环形导电层135、第三环形导电层136和第四环形导电层137的形状可根据实际需要自由选择，例如矩形、平行四边形、椭圆形，但并不以此为限。
由于源极层14与漏极层15之间具有多条导电路径，当阵列基板10因弯折造成第一副导电层133a、第二副导电层133b、第三副导电层133c、第四副导电层133d、第五副导电层133e、第六副导电层133f、第七副导电层133g和第八副导电层133h中的任何一个或多个断裂时，不会造成TFT开关失效，降低了单方向沟道被损坏的风险，提高了电路驱动均一性。
值得一提的是，当沿着横向或纵线方向弯折阵列基板10时，第一环形导电层134、第二环形导电层135、第三环形导电层136和第四环形导电层137的切线方向平行于弯折方向，能够减小沟道受到弯折的应力，使沟道层13不容易发生裂纹或折断，提高了阵列基板10的品质。
第五实施例
图6是本实用新型第五实施例的阵列基板的局部平面结构示意图。如图6所示，阵列基板10包括基板11、保护层12、多个沟道层13、源极层14、漏极层15、绝缘层16和栅极17。基板11可进行弯折，基板11由柔性材料制成。保护层12设置在基板11上，沟道层13、源极层14和漏极层15位于同一层，沟道层13分别与源极层14和漏极层15连接，沟道层13、源极层14和漏极层15设置在保护层12上。绝缘层16覆盖沟道层13、源极层14和漏极层15，栅极17设置在绝缘层16上，且栅极17位于保护层12上的投影覆盖沟道层13。沟道层13、源极层14、漏极层15、绝缘层16和栅极17组合驱动电路的TFT开关。沟道层13、源极层14和漏极层15是由多晶硅通过重掺杂、轻掺杂以及蚀刻形成，关于沟道层13、源极层14和漏极层15制作工艺可参照现有技术，此处不再赘述。
在本实施例中，源极层14与漏极层15之间设有多个导电线路,各导电线路相互并联设置。因此，每个TFT开关的源极层14与漏极层15之间具有多条导电路径，能有效降低单方向沟道被损坏的风险，有利于提高电路驱动均一性。
如图6所示，源极层14包括多个源极支路142。多个源极支路142包括第一源极支路142a和第二源极支路142b，第一源极支路142a与第二源极支路142b相互并联设置。
漏极层15包括多个漏极支路152。多个导电线路包括多个源极支路142和多个漏极支路152，即各源极支路142相互并联设置，各漏极支路152相互并联设置，各源极支路142分别与各沟道层13连接，各漏极支路152分别与各沟道层13连接。多个漏极支路152包括第一漏极支路152a和第二漏极支路152b，第一漏极支路152a与第二漏极支路152b相互并联设置。在本实施例中，多个沟道层13包括第一沟道层13a和第二沟道层13b，第一源极支路142a与第一沟道层13a连接，第二源极支路142b与第二沟道层13b连接；第一漏极支路152a与第一沟道层13a连接，第二漏极支路152b与第二沟道层13b连接。
由于源极层14和漏极层15设有多条导电路径，当阵列基板10因弯折造成第一源极支路142a或第二源极支路142b断裂，或者第一漏极支路152a或第二漏极支路152b断裂时，不会造成TFT开关失效，提高了电路驱动均一性。
第六实施例
图7是本实用新型第六实施例的阵列基板的局部平面结构示意图。如图7所示，阵列基板10包括基板11、保护层12、多个沟道层13、源极层14、两个漏极层15、绝缘层16和栅极17。基板11可进行弯折，基板11由柔性材料制成。保护层12设置在基板11上，沟道层13、源极层14和漏极层15位于同一层，多个沟道层13分别与源极层14、两个漏极层15连接，沟道层13、源极层14和漏极层15设置在保护层12上。绝缘层16覆盖沟道层13、源极层14和漏极层15，栅极17设置在绝缘层16上，且栅极17位于保护层12上的投影覆盖沟道层13。沟道层13、源极层14、漏极层15、绝缘层16和栅极17组合驱动电路的TFT开关。沟道层13、源极层14和漏极层15是由多晶硅通过重掺杂、轻掺杂以及蚀刻形成，关于沟道层13、源极层14和漏极层15制作工艺可参照现有技术，此处不再赘述。
在本实施例中，源极层14与漏极层15之间设有多个导电线路,各导电线路相互并联设置。因此，每个TFT开关的源极层14与漏极层15之间具有多条导电路径，能有效降低单方向沟道被损坏的风险，有利于提高电路驱动均一性。
如图7所示，源极层14包括多个源极支路142。多个源极支路142包括第一源极支路142a、第二源极支路142b、第三源极支路142c和第四源极支路142d，第一源极支路142a、第二源极支路142b、第三源极支路142c和第四源极支路142d相互并联设置。多个沟道层13包括第一沟道层13a、第二沟道层13b、第三沟道层13c和第四沟道层13d。第一源极支路142a、第二源极支路142b、第三源极支路142c和第四源极支路142d分别与第一沟道层13a、第二沟道层13b、第三沟道层13c和第四沟道层13d连接，即第一源极支路142a与第一沟道层13a连接，第二源极支路142b与第二沟道层13b连接，第三源极支路142c与第三沟道层13c连接，第四源极支路142d与第四沟道层13d连接。
两个漏极层15包括第一漏极层15a和第二漏极层15b。第一漏极层15a包括第一漏极支路152a和第二漏极支路152b；第二漏极层15b包括第三漏极支路152c和第四漏极支路152d。多个导电线路包括多个源极支路142和漏极层15的各漏极支路152a、152b、152c、152d，即各源极支路142相互并联设置，第一漏极支路152a与第二漏极支路152b相互并联设置，各源极支路142分别与各沟道层13连接，第三漏极支路152c与第四漏极支路152d相互并联设置。第一漏极支路152a、第二漏极支路152b、第三漏极支路152c和第四漏极支路152d分别与第一沟道层13a、第二沟道层13b、第三沟道层13c和第四沟道层13d连接，即第一漏极支路152a与第一沟道层13a连接，第二漏极支路152b与第二沟道层13b连接，第三漏极支路152c与第三沟道层13c连接，第四漏极支路152d与第四沟道层13d连接。
在另一实施例中，漏极层15、源极支路142、漏极支路152的数量可根据实际需要自由选择，并不以上述为限。
栅极17上设有第一栅线172和第二栅线173，第一栅线172与第二栅线173相互并联设置，第一栅线172对应第一沟道层13a和第二沟道层13b设置，且第一栅线172位于保护层12上的投影覆盖第一沟道层13a和第二沟道层13b。第二栅线173对应第三沟道层13c和第四沟道层13d设置，且第二栅线173位于保护层12上的投影覆盖第三沟道层13c和第四沟道层13d。在本实施例中，第一栅线172和第二栅线173的中间部分相互间隔设置，第一栅线172和第二栅线173的两端合成一条栅极17。
由于源极层14和漏极层15设有多条导电路径，当阵列基板10因弯折造成第一源极支路142a、第二源极支路142b、第三源极支路142c和第四源极支路142d的其中一个或多个断裂，或者第一漏极支路152a、第二漏极支路152b、第三漏极支路152c、第四漏极支路152d的其中一个或多个断裂时，不会造成TFT开关失效的风险，提高了电路驱动均一性。
值得一提的是，本实用新型的阵列基板10还包括线路层(数据线、扫描线、像素电极)、隔离层、有机发光二极管等，关于阵列基板10的结构请参照现有技术，此处不再赘述。
本实用新型的阵列基板10的沟道层13分别与源极层14和漏极层15连接，源极层14与漏极层15之间设有多个导电线路,各导电线路相互并联设置。因此，本实用新型的阵列基板10的源极层14与漏极层15之间具有多条导电路径，当阵列基板10因弯折造成任何一个副导电层133断裂时，不会造成TFT开关失效，降低了单方向沟道被损坏的风险，提高了电路驱动均一性。
本实用新型并不限于上述实施方式中的具体细节，在本实用新型的技术构思范围内，可以对本实用新型的技术方案进行多种简单变型，这些简单变型均属于本实用新型的保护范围。在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本实用新型对各种可能的组合方式不再另行说明。