发光二极管及其芯片的制作方法

本实用新型涉及一LED芯片，特别涉及一发光二极管及其芯片。

背景技术：

由于发光二极管(Light-Emitting Diode，LED)具有亮度高、寿命长、体积小和耗能量低等优点，因此，发光二极管被视为新一代的照明工具。然而，在现阶段，发光二极管的芯片仍然存在着发光效率低的问题，因此，如何提高发光二极管的芯片的发光效率和解决在提高发光二极管的芯片的发光效率的过程中产生的一系列问题已经成为了最重要的研究课题之一。

附图1至图7B示出了现有的发光二极管的芯片，其中所述芯片包括一衬底 10P、一外延结构20P、一电流阻挡层30P、一透明导电层40P、一金属电极组 50P以及一钝化保护层60P，并且所述芯片具有一N型层裸露部70P。所述外延结构20P包括一N型半导体层21P、一有源区22P以及一P型半导体层23P，其中所述N型半导体层21P、所述有源区22P和所述P型半导体层23P依次自所述衬底10P生长，以使所述衬底10P和所述外延结构20P的所述N型半导体层 21P、所述有源区22P和所述P型半导体层23P依次层叠。现有的所述芯片的制造过程为：

(a)在所述外延结构20P的所述P型半导体层23P形成第一光刻胶层，对所述外延结构20P进行干法蚀刻以形成自所述P型半导体层23P经所述有源区 22P延伸至所述N型半导体层21P的所述N型层裸露部70P，从而使所述N型半导体层21P的一部分被暴露，去除所述第一光刻胶层，参考附图3A和图3B；

(b)在所述外延结构20P的所述P型半导体层23P形成第二光刻胶层，对所述外延结构20P进行湿法蚀刻，在所述外延结构20P上形成层叠于所述P型半导体层23P的所述电流阻挡层30P，去除所述第二光刻胶层，参考附图4A和图4B；

(c)形成层叠于所述外延结构20P的所述P型半导体层23P和包覆所述电流阻挡层30P的所述透明导电层40P，在所述透明导电层40P上形成第三光刻胶层，对所述透明导电层40P进行蚀刻以去除所述透明导电层40P的部分区域，从而使所述电流阻挡层30P的一部分被暴露，去除所述第三光刻胶层，参考附图 5A和图5B；

(d)在所述透明导电层40P上形成第四光刻胶层，在所述透明导电层40P 上和所述N型半导体层21P分别形成所述金属电极组50P的一P型电极51P和一N型电极52P，其中所述P型电极51P电连接于所述透明导电层40P，所述N 型电极52P电连接于所述N型半导体层21P，去除所述第四光刻胶层，参考附图 6A和图6B；以及

(e)在所述P型电极51P和所述N型电极52P上制作所述钝化保护层60P，形成第五光刻胶层于所述钝化保护层60P，对所述钝化保护层60P进行蚀刻以使所述P型电极51P的一部分和所述N型电极52P的一部分被暴露，去除所述第五光刻胶层，以制得所述芯片，参考附图7A和图7B。

在现有的所述芯片中仍然存载着诸多的缺陷。首先，所述芯片需要在所述外延结构20P的所述P型半导体层23P上生长所述电流阻挡层30P，这不仅会增加所述芯片的材料制成和尺寸厚度，而且还会延长所述芯片的制作工艺而影响所述芯片的产能，进而增加所述芯片的生产成本。其次，所述P型电极51P和所述透明导电层40P之间的粘附性较弱，并且所述P型电极51P和所述透明导电层40P 之间不能完全接触，需要为所述P型电极51P和所述透明导电层40P设计开孔，导致所述芯片的成本增加。另外，在所述芯片的边缘，所述电流阻挡层30P隔离所述P型电极51P和所述透明导电层40P，导致所述芯片的边缘位置几乎没有电流注入，进而导致所述芯片的边缘发光微弱而影响所述芯片的发光效率。

技术实现要素：

本实用新型的一个目的在于提供一发光二极管及其芯片，其中所述芯片的发光效率能够被大幅度地提升。

本实用新型的一个目的在于提供一发光二极管及其芯片，其中所述芯片的电流能够被均匀地分布，以有利于提升所述芯片的可靠性。

本实用新型的一个目的在于提供一发光二极管及其芯片，其中所述芯片的光刻制程能够被减少，通过这样的方式，有利于提高所述芯片的产能和降低所述芯片的生产成本。

本实用新型的一个目的在于提供一发光二极管及其芯片，其中在所述芯片的一外延结构上层叠一透明导电基层之后再进行第一道光刻制程，以使所述透明导电基层形成层叠于所述外延结构的一透明导电层，通过这样的方式，所述透明导电层的形成和暴露所述外延结构的一N型半导体层可以在同一道光刻制程中进行，相对于现有技术的芯片的制程来说，本实用新型的所述芯片具有更低的生产成本。

本实用新型的一个目的在于提供一发光二极管及其芯片，其中所述芯片提供一钝化保护层，所述钝化保护层层叠于所述透明导电层，其中所述钝化保护层不仅能够阻挡电流，而且能够提高横向电流扩展效果，从而使得所述芯片的电流分布更均匀，以有利于提高所述芯片的光效。

本实用新型的一个目的在于提供一发光二极管及其芯片，其中所述芯片的电极在所述钝化保护层形成之后制作，以使得所述钝化保护层因直接层叠于所述透明导电层而具有阻挡电流的效果，从而相对于现有技术的芯片来说，本实用新型的所述芯片不需要特设的电流阻挡层，这样，不仅有利于降低所述芯片的材料成本，而且还能够减少一道光刻制程和缩短所述芯片的产线，从而有利于降低所述芯片的生产成本和减少所述芯片的厚度尺寸。

本实用新型的一个目的在于提供一发光二极管及其芯片，其中所述钝化保护层提供阵列式孔洞，以允许电极和所述透明导电层电连接，从而所述芯片能够在所述钝化保护层的所述孔洞处实现点式发光，进而有利于提高所述芯片的亮度。

本实用新型的一个目的在于提供一发光二极管及其芯片，其中所述芯片的P 型电极具有阵列式手指件，所述P型电极的这些手指件在所述P型电极形成于所述钝化保护层时形成在所述钝化保护层的所述孔洞内，从而当工作电压施加于所述P型电极时，电流能够经由所述P型电极的这些手指件从所述透明导电层的不同位置提供给所述透明导电层，从而有利于使所述芯片的电流分布更均匀。

依本实用新型的一个方面，本实用新型提供一发光二极管的芯片，其包括：

一衬底；

一外延结构，其中所述外延结构包括一N型半导体层、一有源区以及一P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；

一透明导电层，其中所述透明导电层层叠于所述外延结构的所述P型半导体层；

一钝化保护层，其中所述钝化保护层具有多个孔洞，其中所述钝化保护层层叠于所述透明导电层，并且所述钝化保护层的这些所述孔洞分别对应于所述透明导电层的不同位置；以及

一电极组，其中所述电极组包括一N型电极和一P型电极，其中所述N型电极被电连接于所述外延结构的所述N型半导体层，所述P型电极的一部分在穿过所述钝化保护层的这些所述孔洞后被电连接于所述外延结构的所述透明导电层。

根据本实用新型的一个实施例，所述芯片具有一N型层裸露部，所述N型层裸露部自所述钝化保护层经所述透明导电层以及所述外延结构的所述P型半导体层和所述有源区延伸至所述外延结构的所述N型半导体层，以使所述N型半导体层的一部分被暴露在所述N型层裸露部。

根据本实用新型的一个实施例，所述电极组的所述N型电极以所述N型电极形成在所述外延结构的所述N型半导体层的方式被电连接于所述N型半导体层。

根据本实用新型的一个实施例，所述电极组的所述P型电极以所述P型电极形成在所述钝化保护层的方式被电连接于所述外延结构的所述P型半导体层。

根据本实用新型的一个实施例，所述P型电极具有多个手指件，其中所述P 型电极的这些所述手指件形成在所述钝化保护层的这些所述孔洞中，并且所述P 型电极的这些所述手指件分别在所述透明导电层的不同位置被电连接于所述透明导电层。

根据本实用新型的一个实施例，所述P型电极的这些所述手指件包括一第一组手指件和一第二组手指件，所述第一组手指件和所述第二组手指件分别沿着所述芯片的边缘从所述芯片的第二端部延伸至第一端部。

根据本实用新型的一个实施例，所述P型电极的这些所述手指件包括一第一组手指件、一第二组手指件以及一第三组手指件，所述第一组手指件和所述第二组手指件分别沿着所述芯片的边缘从所述芯片的第二端部延伸至第一端部，所述第三组手指件被保持在所述芯片的第二端部。

根据本实用新型的一个实施例，所述衬底是蓝宝石衬底、硅衬底或者碳化硅衬底。

根据本实用新型的一个实施例，所述外延结构的所述N型半导体层和所述P 型半导体层均是氮化镓层。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管，其包括：

一封装体；

一电极引脚组，其中所述电极引脚组包括一N型电极引脚和一P型电极引脚；以及

至少一芯片，其中所述芯片进一步包括：

一衬底；

一外延结构，其中所述外延结构包括一N型半导体层、一有源区以及一 P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；

一透明导电层，其中所述透明导电层层叠于所述外延结构的所述P型半导体层；

一钝化保护层，其中所述钝化保护层具有多个孔洞，其中所述钝化保护层层叠于所述透明导电层，并且所述钝化保护层的这些所述孔洞分别对应于所述透明导电层的不同位置；以及

一电极组，其中所述电极组包括一N型电极和一P型电极，其中所述N 型电极被电连接于所述外延结构的所述N型半导体层，所述P型电极的一部分在穿过所述钝化保护层的这些所述孔洞后被电连接于所述外延结构的所述透明导电层；

其中所述芯片被封装于所述封装体的内部，所述N型电极引脚和所述P型电极引脚分别被电连接于所述芯片的所述N型电极和所述P型电极，并且所述N型电极引脚和所述P型电极引脚分别从所述封装体的内部延伸至外部。

根据本实用新型的一个实施例，所述P型电极引脚的尺寸自所述P型电极引脚的连接端向自由端方向逐渐变小。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管的芯片的制造方法，其中所述芯片的制造方法包括如下步骤：

(a)在一衬底上依次生长一N型半导体层、一有源区以及一P型半导体层；

(b)在形成层叠于所述P型半导体层的一透明导电层的同时，形成自所述透明导电层经所述P型半导体层和所述有源区延伸至所述N型半导体层的一N型孔洞；

(c)层叠具有多个孔洞的一钝化保护层于所述透明导电层，以使所述钝化保护层的这些所述孔洞分别对应于所述透明导电层的不同位置；以及

(d)电连接一N型电极于所述N型半导体层，和经所述钝化保护层的这些所述孔洞电连接一P型电极于所述P型半导体层。

根据本实用新型的一个实施例，所述步骤(b)进一步包括步骤：

层叠一透明导电基层于所述P型半导体层；

层叠一第一光刻胶层于所述透明导电基层；以及

蚀刻所述第一光刻胶层、所述透明导电基层、所述P型半导体层以及所述有源区的预设位置，以同时形成所述N型孔洞和所述透明导电层。

根据本实用新型的一个实施例，所述步骤(b)进一步包括步骤：

层叠一透明导电基层于所述P型半导体层；

层叠一第一光刻胶层于所述透明导电基层；以及

蚀刻所述第一光刻胶层、所述透明导电基层、所述P型半导体层、所述有源区以及所述N型半导体层的预设位置，以同时形成所述N型孔洞和所述透明导电层。

根据本实用新型的一个实施例，在上述方法中，以蒸镀的方式层叠所述透明导电基层于所述P型半导体层。

根据本实用新型的一个实施例，在所述步骤(c)中，在形成层叠于所述透明导电层的一钝化保护层的同时，在所述N型孔洞对应的位置形成自所述钝化保护层经所述透明导电层、所述P型半导体层和所述有源区延伸至所述N型半导体层的一N型层裸露部。

根据本实用新型的一个实施例，所述步骤(c)进一步包括步骤：

层叠一钝化保护基层于所述透明导电层；

层叠一第二光刻胶层于所述钝化保护基层；以及

去除所述第二光刻胶层和所述钝化保护基层的对应于所述N型孔洞的位置，以同时形成所述钝化保护层和所述N型层裸露部。

根据本实用新型的一个实施例，在所述步骤(d)中，在所述P型电极形成于所述钝化保护层的同时，形成经所述钝化保护层的这些所述孔洞自所述钝化保护层的一侧延伸至另一侧的多个手指件，其中这些所述手指件分别在所述透明导电层的不同位置被电连接于所述透明导电层。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管的芯片的发光方法，其中所述发光方法包括如下步骤：

(A)在多个不同的位置分别提供电流至一透明导电层，以使电流均匀地分布在所述透明导电层；和

(B)分别通过一P型半导体层和一N型半导体层在一有源区的两侧施加电压作用于所述有源区，以使所述有源区产生光线而使发光，其中所述透明导电层层叠于所述P型半导体层。

根据本实用新型的一个实施例，在上述方法中，在所述芯片的两侧分别提供电流至所述透明导电层，以使电流均匀地分布在所述透明导电层。

根据本实用新型的一个实施例，在上述方法中，在所述芯片的两侧和一个端部分别提供电流至所述透明导电层，以使电流均匀地分布在所述透明导电层。

附图说明

图1是现有技术的一芯片的一衬底的示意图，其示意了所述衬底的剖视状态。

图2是现有技术的所述芯片的制造过程之一的示意图，其示意了在所述衬底上生长一外延结构后的剖视状态。

图3A是现有技术的所述芯片的制造过程之二的示意图，其示意了在所述外延结构上形成一N型层裸露部的剖视状态。

图3B是现有技术的所述芯片的制造过程之二的示意图，其示意了在所述外延结构上形成所述N型层裸露部的俯视状态。

图4A是现有技术的所述芯片的制造过程之三的示意图，其示意了在所述外延结构上形成一电流阻挡层的剖视状态。

图4B是现有技术的所述芯片的制造过程之三的示意图，其示意了在所述外延结构上形成所述电流阻挡层的俯视状态。

图5A是现有技术的所述芯片的制造过程之四的示意图，其示意了在所述外延结构上形成一透明导电层的剖视状态。

图5B是现有技术的所述芯片的制造过程之四的示意图，其示意了在所述外延结构上形成所述透明导电层的俯视状态。

图6A是现有技术的所述芯片的制造过程之五的示意图，其示意了在所述透明导电层上形成一P型电极和在所述外延结构上形成一N型电极的剖视状态。

图6B是现有技术的所述芯片的制造过程之五的示意图，其示意了在所述透明导电层上形成所述P型电极和在所述外延结构上形成所述N型电极的俯视状态。

图7A是现有技术的所述芯片的制造过程之六的示意图，其示意了在所述P 型电极和所述N型电极上形成一钝化保护层的剖视状态。

图7B是现有技术的所述芯片的制造过程之六的示意图，其示意了在所述P 型电极和所述N型电极上形成所述钝化保护层的俯视状态。

图8是依本实用新型的一较佳实施例的一芯片的制造过程之一的示意图，其示意了所述芯片的一衬底的剖视示意图。

图9是依本实用新型的上述较佳实施例的所述芯片的制造过程之二的示意图，其示意了在所述衬底上层叠一外延结构的剖视状态。

图10是依本实用新型的上述较佳实施例的所述芯片的制造过程之三的示意图，其示意了在所述外延结构上层叠一透明导电基层的剖视状态。

图11是依本实用新型的上述较佳实施例的所述芯片的制造过程之四的示意图，其示意了在所述透明导电基层上层叠一第一光刻胶层的剖视状态。

图12A是依本实用新型的上述较佳实施例的所述芯片的制造过程之五的示意图，其示意了在所述外延结构上形成一透明导电层和一N型层裸露部的剖视状态，此时，所述第一光刻胶层被去除。

图12B是依本实用新型的上述较佳实施例的所述芯片的制造过程之五的示意图，其示意了在所述外延结构上形成所述透明导电层和所述N型层裸露部的俯视状态，此时，所述第一光刻胶层被去除。

图13是依本实用新型的上述较佳实施例的所述芯片的制造过程之六的示意图，其示意了在所述透明导电层和所述外延结构上层叠一钝化保护基层的剖视状态。

图14是依本实用新型的上述较佳实施例的所述芯片的制造过程之七的示意图，其示意了在所述钝化保护基层上层叠一第二光刻胶层的剖视状态。

图15A是依本实用新型的上述较佳实施例的所述芯片的制造过程之八的示意图，其示意了在所述透明导电层和所述外延结构上形成一钝化保护层的剖视状态，此时，所述第二光刻胶层被去除。

图15B是依本实用新型的上述较佳实施例的所述芯片的制造过程之八的示意图，其示意了在所述透明导电层和所述外延结构上形成所述钝化保护层的俯视状态，此时，所述第二光刻胶层被去除。

图16A是依本实用新型的上述较佳实施例的所述芯片的制造过程之九的示意图，其示意了分别在所述钝化保护层和所述外延结构上形成一P型电极和一N 型电极的剖视状态。

图16B是依本实用新型的上述较佳实施例的所述芯片的制造过程之九的示意图，其示意了分别在所述钝化保护层和所述外延结构上形成所述P型电极和所述N型电极的俯视状态。

图17A是依本实用新型的上述较佳实施例的所述芯片的剖视示意图，其示意了所述芯片的电流走向。

图17B是依本实用新型的上述较佳实施例的所述芯片的俯视示意图，其示意了所述芯片的电流走向。

图18A是依本实用新型的上述较佳实施例的一变形实施方式的一芯片的剖视示意图。

图18B是依本实用新型的上述较佳实施例的上述变形实施方式的所述芯片的俯视示意图。

图19A是依本实用新型的上述较佳实施例的上述变形实施方式的所述芯片的剖视示意图，其示意了所述芯片的电流走向。

图19B是依本实用新型的上述较佳实施例的上述变形实施方式的所述芯片的俯视示意图，其示意了所述芯片的电流走向。

图20是依本实用新型的一较佳实施例的一发光二极管的示意图。

具体实施方式

以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本实用新型的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本实用新型的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

参考本实用新型的说明书附图之附图8至图17B，依本实用新型的一较佳实施例的一发光二极管的芯片100在接下来的描述中被揭露和被阐述，其中所述芯片100包括一衬底10、一外延结构20、一透明导电层30、一钝化保护层40以及一电极组50。

具体地说，所述外延结构20包括一N型半导体层21、一有源区22以及一 P型半导体层23，其中所述衬底10、所述N型半导体层21、所述有源区22、所述P型半导体层23、所述透明导电层30和所述钝化保护层40依次层叠，并且所述透明导电层30被电连接于所述外延结构20的所述P型半导体层23。所述电极组50包括一N型电极51和一P型电极52，其中所述N型电极51被电连接于所述外延结构20的所述N型半导体层21，所述P型电极52被电连接于所述透明导电层30。外部电压能够通过所述电极组50的所述N型电极51和所述 P型电极52分别施加于所述N型半导体层21和所述P型半导体层23，从而电流在流经所述外延结构20的所述有源区22时能够产生光线。优选地，所述有源区22是量子阱发光层。所述N型半导体层21和所述P型半导体层23中的至少一个可以是但不限于氮化镓层。

在本实用新型的所述芯片100的这个较佳的示例中，所述电极组50的所述 N型电极51和所述P型电极52位于所述芯片100的同一侧。也就是说，外部电压能够在所述芯片100的同一侧通过所述电极组50的所述N型电极51和所述P 型电极52分别施加于所述N型半导体层21和所述P型半导体层23，从而电流在流经所述外延结构20的所述有源区22时能够产生光线。具体地说，所述芯片 100具有一N型层裸露部60，其中所述N型层裸露部60自所述钝化保护层40 经所述透明导电层30、所述P型半导体层23和所述有源区22延伸至所述N型半导体层21，所述N型电极51以所述N型电极51被保持在所述N型层裸露部 60的方式被电连接于所述N型半导体层21。

参考附图16A和图16B，所述钝化保护层40具有一组孔洞41，这些所述孔洞41呈阵列状分布，所述钝化保护层40的这些所述孔洞41分别对应于所述透明导电层30的不同位置。相应地，所述电极组50的所述P型电极52具有一组手指件521，所述P型电极52的这些所述手指件521在所述P型电极52形成于所述钝化保护层40时形成在所述钝化保护层40的这些所述孔洞41中。也就是说，所述P型电极52的这些所述手指件521能够自所述钝化保护层40的一侧经由所述钝化保护层40的这些所述孔洞41延伸至所述钝化保护层40的另一侧，并且所述P型电极52的这些所述手指件521分别被电连接于所述透明导电层30，通过这样的方式，所述芯片100能够在所述钝化保护层40的这些所述孔洞41处实现点式发光，进而有利于提高所述芯片100的亮度。

更为重要的是，所述P型电极52通过提供这些所述手指件521来电连接于所述透明导电层30的方式，使得当工作电压施加于所述P型电极52和所述N 型电极51时，电流能够经由所述P型电极52的这些所述手指件521从所述透明导电层30的不同位置提供给所述透明导电层30，通过这样的方式，所述芯片100 的电流分布更均匀，这特别有利于提高所述芯片100的所述有源区22的各个位置的发光均匀度和特别有利于提高所述芯片100的发光效率。

附图8至图16B进一步示出了所述芯片100的制造过程。具体地说，在附图8示出的阶段，提供所述衬底10，其中所述衬底10的类型在本实用新型的所述芯片100中不受限制，其根据需要被选择。例如，所述芯片100的所述衬底 10可以是但不限于蓝宝石衬底、硅衬底、碳化硅衬底等。

在附图9示出的阶段，在所述衬底10上依次生长所述外延结构20的所述N 型半导体层21、所述有源区22以及所述P型半导体层23，从而使所述衬底10 和所述外延结构20的所述N型半导体层21、所述有源区22和所述P型半导体层依次层叠。

值得一提的是，在所述衬底10上依次生长所述外延结构20的所述N型半导体层21、所述有源区22和所述P型半导体层23的方式在本实用新型的所述芯片100中不受限制，例如，在本实用新型的所述芯片100的一个较佳示例中，可以利用一金属有机物化学气相沉淀设备(Metal-organic Chemical Vapor Deposition，MOCVD)在所述衬底10上依次生长所述外延结构20的所述N型半导体层21、所述有源区22和所述P型半导体层23，从而使所述N型半导体层 21层叠于所述衬底10、所述有源区22层叠于所述N型半导体层21和所述P型半导体层23层叠于所述有源区22。

在附图10至图12B示出的阶段，首先在所述外延结构20的所述P型半导体层23层叠所述透明导电层30，再蚀刻所述透明导电层30和所述外延结构20的所述P型半导体层23和所述有源区22的预设位置，以形成一N型孔洞101，从而将所述外延结构20的所述N型半导体层21暴露在所述N型孔洞101。

值得一提的是，在本实用新型的所述芯片100的一个较佳示例中，仅所述透明导电层30和所述外延结构20的所述P型半导体层23和所述有源区22的预设位置被蚀刻而形成所述N型孔洞101，从而将所述外延结构20的所述N型半导体层21暴露在所述N型孔洞101。而在本实用新型的所述芯片100的另一个较佳示例中，所述透明导电层30和所述外延结构20的所述P型半导体层23、所述有源区22和所述N型半导体层21的预设位置均被蚀刻，并且所述N型半导体层21仅有一部分厚度被蚀刻而形成所述N型孔洞101，从而将所述外延结构20 的所述N型半导体层21暴露在所述N型孔洞101。

具体地说，首先在附图10示出的阶段，层叠一透明导电基层102于所述外延结构20的所述P型半导体层23，其次在附图11示出的阶段，层叠一第一光刻胶层103于所述透明导电基层102，然后在附图12A和图12B示出的阶段，依次蚀刻所述第一光刻胶层103、所述透明导电基层102、所述P型半导体层23、所述有源区22以及所述N型半导体层21的一部分厚度而形成所述N型孔洞101，以使所述N型半导体层21的一部分暴露，此时，所述透明导电基层102形成层叠于所述P型半导体层23的所述透明导电层30。可以理解的是，所述N型孔洞 101自所述透明导电层30经所述P型半导体层23和所述有源区22延伸至所述N 型半导体层21，以使所述N型半导体层21的一部分被暴露。在所述N型孔洞101 形成后，去除所述第一光刻胶层103。

在本实用新型的所述芯片100的一个较佳示例中，在附图10示出的阶段，所述透明导电基层102以蒸镀的方式层叠于所述外延结构20的所述P型半导体层23。当然，本领域技术人员应当理解的是，层叠所述透明导电基层102于所述外延结构20的所述P型半导体层23的方式不局限于蒸镀工艺，例如在本实用新型的所述芯片100的其他可能的示例中，所述透明导电基层102也可以以沉淀的方式层叠于所述外延结构20的所述P型半导体层23。

与现有技术的芯片100的制造工艺中先蚀刻外延结构以暴露N型半导体层后再层叠透明导电层于外延结构的P型半导体层的方式不同的是，在本实用新型的所述芯片100的制造工艺中先层叠所述透明导电基层102于所述外延结构20的所述P型半导体层23、再蚀刻所述透明导电基层102和所述外延结构20的所述 P型半导体层23、所述有源区22和所述N型半导体层21以同时形成用于暴露所述N型半导体层21的一部分的所述N型孔洞101和层叠于所述P型半导体层23 的所述透明导电层30的方式，可以减少所述芯片100在被制造过程中的光刻制程，通过这样的方式，可以缩短所述芯片100的产线，以提高所述芯片100的产生和降低所述芯片100的生产成本。

在附图13至图15B示出的阶段，首先在所述透明导电层30和所述N型半导体层21层叠所述钝化保护层40，再去除所述钝化保护层40的预设位置，以形成所述N型层裸露部60和形成所述钝化保护层40的呈阵列状的这些所述孔洞 41。也就是说，所述N型层裸露部60自所述钝化保护层40经所述透明导电层 30、所述P型半导体层23和所述有源区22延伸至所述N型半导体层21，以使所述N型半导体层21的一部分被暴露。

具体地说，首先在附图13示出的阶段，层叠一钝化保护基层104于所述透明导电层30和所述N型半导体层21，其次在附图14示出的阶段，层叠一第二光刻胶层105于所述钝化保护基层104，然后在附图15A和图15B示出的阶段，去除所述钝化保护基层104的预设位置，以形成层叠于所述透明导电层30的所述钝化保护层40、形成用于暴露所述N型半导体层21的所述N型层裸露部60 以及形成所述钝化保护层40的呈阵列状的这些所述孔洞41。在所述钝化保护层 40、所述钝化保护层40的所述孔洞41和所述N型层裸露部60形成后，去除所述第二光刻胶层105。

与现有技术的芯片100的钝化保护层层叠于P型电极而使P型电极隔离钝化保护层和透明导电层的方式不同的是，在本实用新型的所述芯片100中，所述钝化保护层40直接层叠于所述透明导电层30，这样，所述钝化保护层40不仅能够阻挡电流，而且还能够提高横向电流扩展效果，从而使所述芯片100的电流分布更均匀，这对于提高所述芯片100的各个部位的发光均匀度和提高所述芯片100的光效来说特别的重要。

另外，在本实用新型的所述芯片100中，所述钝化保护层40直接层叠于所述透明导电层30而使所述钝化保护层40能够用于阻挡电流，这样，本实用新型的所述芯片100不需要像传统的芯片100那样特设电流阻挡层，从而本实用新型的所述芯片100将所述钝化保护层40直接层叠于所述透明导电层30而阻挡电流的方式不仅能够降低所述芯片100的材料制成，而且还能够减少一道用于制作电流阻挡层的光刻制程和缩短所述芯片100的产线，从而有利于提高所述芯片100 的产能、降低所述芯片100的生产成本和减少所述芯片100的厚度尺寸。

在附图16A和图16B示出的阶段，在所述芯片100的所述N型层裸露部60 制作所述N型电极51，以使所述N型电极51被电连接于所述外延结构20的所述N型半导体层21。在所述透明导电层30和所述钝化保护层40上制作所述P 型电极52，以使所述P型电极52被电连接于所述透明导电层30，从而制得所述芯片100。

值得一提的是，在所述透明导电层30和所述钝化保护层40上制作所述P型电极52时，所述P型电极52在所述钝化保护层40的这些所述孔洞41内形成所述手指件521，以使所述P型电极52的这些所述手指件521分别自所述钝化保护层40的一侧经由所述钝化保护层40的这些所述孔洞41延伸至所述钝化保护层40的另一侧而被电连接于所述透明导电层30的不同位置。因为所述钝化保护层40的这些所述孔洞41呈阵列状，从而所述P型电极52的这些所述手指件521 也呈阵列状，这样，当工作电压施加于所述P型电极52和所述N型电极51时，电流能够经由所述P型电极52的这些所述手指件521从所述透明导电层30的不同位置提供给所述透明导电层30，通过这样的方式，所述芯片100的电流分布更均匀，这特别有利于提高所述芯片100的所述有源区22的各个位置的发光均匀度和特别有利于提高所述芯片100的发光效率。附图17A和图17B示出了当工作电压施加于所述P型电极52和所述N型电极51后电流的走向，其中当电流沿着所述P型电极52自附图17A和图17B的左侧向右侧方向流动时，电流也沿着所述P型电极52的这些所述手指件521自附图17A的上方向下方流动至所述透明导电层30，因为所述P型电极52的这些所述手指件521是呈阵列状分布的，从而电流能够在所述透明导电层30的多个不同的位置流向所述透明导电层 30，这样，所述芯片100能够在所述钝化保护层40的这些所述孔洞41处实现点式发光，以有利于提高所述芯片100的亮度。

附图18A和图18B示出了所述芯片100的一个变形实施方式，与附图16A 和图16B示出的所述芯片100不同的是，在附图18A和图18B示出的所述芯片 100的这个较佳示例中，所述钝化保护层40的一些所述孔洞41形成在所述芯片 100的边缘位置，例如所述钝化保护层40的一些所述孔洞41形成在附图18A和图18B的左侧，这样，所述P型电极52的一些所述手指件521也形成在所述芯片100的边缘位置，从而在附图19A和图19B中，当工作电压施加于所述P型电极52和所述N型电极51后，电流沿着所述P型电极52自附图19A和图19B 的左侧向右侧方向流动时，电流也沿着所述P型电极52的这些所述手指件521 自附图17A的上方向下方向流动至所述透明导电层30，一方面因为所述P型电极52的这些所述手指件521是呈阵列状分布的，从而电流能够在所述透明导电层30的多个不同的位置流向所述透明导电层30，另一方面因为所述P型电极52 在所述透明导电层30的边缘也形成了一些所述手指件521，从而电流也能够在所述透明导电层30的边缘提供给所述透明导电层30，通过这样的方式，电流能够在所述透明导电层30的中部和边缘提供给所述透明导电层30，以提高所述芯片100在各个部位发光的均匀度，并且所述芯片100能够在所述钝化保护层40 的这些所述孔洞41处实现点式发光，以有利于提高所述芯片100的亮度。

更具体地说，在附图16A和图16B示出的所述芯片100的这个较佳示例中，所述N型电极51在所述芯片100的中部从所述芯片100的第一端部延伸至第二端部，所述P型电极52的这些所述手指件521形成一第一组手指件5211和一第二组手指件5212，其中所述第一组手指件5211和所述第二组手指件5212分别在所述芯片100的边缘从所述芯片100的第二端部延伸至所述第一端部。而在附图18A和图18B示出的所述芯片100的这个较佳示例中，所述N型电极51在所述芯片100的中部从所述芯片100的第一端部延伸至第二端部，所述P型电极 52的这些所述手指件521形成所述第一组手指件5211、所述第二组手指件5212 以及一第三组手指件5213，其中所述第一组手指件5211和所述第二组手指件 5212分别在所述芯片100的边缘从所述芯片100的第二端部延伸至所述第一端部，所述第三组手指件5213被保持在所述芯片100的第二端部。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管的芯片 100的制造方法，其中所述芯片100的制造方法包括如下步骤：

(a)在所述衬底10上依次生长所述N型半导体层21、所述有源区22以及所述P型半导体层23；

(b)在形成层叠于所述P型半导体层23的所述透明导电层30的同时，形成自所述透明导电层30经所述P型半导体层23和所述有源区22延伸至所述N 型半导体层21的所述N型孔洞101；

(c)层叠具有多个所述孔洞41的所述钝化保护层40于所述透明导电层30，以使所述钝化保护层40的这些所述孔洞41分别对应于所述透明导电层30的不同位置；以及

(d)电连接所述N型电极51于所述N型半导体层21，和经所述钝化保护层 40的这些所述孔洞41电连接所述P型电极52于所述P型半导体层23。

在本实用新型的所述芯片100的制造方法的一个较佳示例中，所述步骤(b) 进一步包括步骤：

层叠所述透明导电基层102于所述P型半导体层23；

层叠所述第一光刻胶层103于所述透明导电基层102；以及

蚀刻所述第一光刻胶层103、所述透明导电基层102、所述P型半导体层23 以及所述有源区22的预设位置，以同时形成所述N型孔洞101和所述透明导电层30。

在本实用新型的所述芯片100的制造方法的另一个较佳示例中，所述步骤(b) 进一步包括步骤：

层叠所述透明导电基层102于所述P型半导体层23；

层叠所述第一光刻胶层103于所述透明导电基层102；以及

蚀刻所述第一光刻胶层103、所述透明导电基层102、所述P型半导体层23、所述有源区22以及所述N型半导体层21的预设位置，以同时形成所述N型孔洞 101和所述透明导电层30。

进一步地，在所述步骤(c)中，在形成层叠于所述透明导电层30的所述钝化保护层40的同时，在所述N型孔洞101对应的位置形成自所述钝化保护层40 经所述透明导电层30、所述P型半导体层23和所述有源区22延伸至所述N型半导体层21的所述N型层裸露部60。

具体地说，所述步骤(c)进一步包括步骤：

层叠所述钝化保护基层104于所述透明导电层30；

层叠所述第二光刻胶层105于所述钝化保护基层104；以及

去除所述第二光刻胶层105和所述钝化保护基层104的对应于所述N型孔洞 101的位置，以同时形成所述钝化保护层50和所述N型层裸露部60。

进一步地，在所述步骤(d)中，在所述P型电极52形成于所述钝化保护层 50的同时，形成经所述钝化保护层40的这些所述孔洞41自所述钝化保护层40 的一侧延伸至另一侧的多个手指件521，其中这些所述手指件521分别在所述透明导电层30的不同位置被电连接于所述透明导电层30。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管的芯片 100的发光方法，其中所述发光方法包括如下步骤：

(A)在多个不同的位置分别提供电流至所述透明导电层30，以使电流均匀地分布在所述透明导电层30；和

(B)分别通过所述P型半导体层23和所述N型半导体层21在所述有源区 22的两侧施加电压作用于所述有源区22，以使所述有源区22产生光线而使发光，其中所述透明导电层30层叠于所述P型半导体层23。

在本实用新型的所述芯片100的发光方法的一个较佳的示例中，在所述芯片 100的两侧分别提供电流至所述透明导电层30，以使电流均匀地分布在所述透明导电层30。而在本实用新型的所述芯片100的发光方法的另一个较佳的示例中，在所述芯片100的两侧和一个端部分别提供电流至所述透明导电层30，以使电流均匀地分布在所述透明导电层30。

附图20示出了依本实用新型的一较佳实施例的一发光二极管，其中所述发光二极管包括至少一个所述芯片100、一封装体200以及一电极引脚组300，其中所述电极引脚组300包括一N型电极引脚301和一P型电极引脚302，所述芯片100被封装在所述封装体100的内部，所述N型电极引脚301和所述P型电极引脚302分别被电连接于所述芯片100的所述N型电极51和所述P型电极52，并且所述N型电极引脚301和所述P型电极引脚302分别从所述封装体200的内部延伸至外部。当电能通过所述N型电极引脚301和所述P型电极引脚302 供应至所述芯片100时，所述芯片100能够产生光线，其中所述芯片100产生的光线在穿过所述封装体200后辐射至所述发光二极管的外部。

优选地，所述P型电极引脚302的尺寸自所述P型电极引脚302的连接端向自由端方向逐渐减小，通过这样的方式，能够避免在所述发光二极管被使用时因脉冲老化时所述P型电极52和所述P型电极引脚302的焊接处容易烧伤的问题，从而保证所述发光二极管的可靠性。

本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本实用新型揭露的内容很容易想到但是在附图中没有明确指出的实施方式。

本领域的技术人员应理解，上述描述及附图中所示的本实用新型的实施例只作为举例而并不限制本实用新型。本实用新型的目的已经完整并有效地实现。本实用新型的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本实用新型的实施方式可以有任何变形或修改。