一种低热阻的厚膜多层布线结构及其制备方法与流程

本发明涉及混合集成电路多层布线领域，具体涉及一种低热阻的厚膜多层布线结构及其制备方法。

背景技术：

功率芯片温升是考核厚膜混合集成电路设计可靠性的重要参数，其主要考核电路加电工作至稳态后，电路内部功率芯片温升情况。厚膜混合集成电路中，功率芯片通常采用焊接工艺焊接至陶瓷基板厚膜导体上，陶瓷基板再通过焊接工艺焊接至金属封装外壳上，从而形成功率芯片的散热通道。

随着厚膜混合集成电路的小型化发展需求，厚膜多层布线工艺应用越来越广泛。厚膜多层布线工艺主要使用介质层将各层导体间进行绝缘隔离，而厚膜介质层热阻较大，因此厚膜多层布线上功率芯片散热通道的热阻将增大，从而导致功率芯片最终温升较高。一般情况下，设计师常把功率部分与信号部分分开以解决散热问题，而对于布图空间有限的小尺寸产品，则不适用。

技术实现要素：

本发明提出的一种低热阻的厚膜多层布线结构及其制备方法，可解决厚膜多层布线产品大功率芯片散热不佳的技术问题。

为实现上述目的，本发明采用了以下技术方案：

一种低热阻的厚膜多层布线结构，包括厚膜基板，所述厚膜基板下表面印刷背面金属化材料；所述厚膜基板上表面依次印刷内层导体、介质、层间过孔（via）、顶层焊区及组装功率芯片；

所述厚膜基板优选氧化铍基片，此外可选用氧化铝基片；

所述背面金属化材料为厚膜导体；

所述厚膜基板上表面印刷的内层导体为厚膜导体；

所述厚膜基板上表面印刷的介质为厚膜介质；

所述厚膜基板上表面印刷的层间过孔为厚膜过孔导体；

所述厚膜基板上表面印刷的顶层焊区为厚膜焊接导体；

进一步的，所述内层导体，其版图结构应具备以下特点：功率芯片垂直向下对应的内层导体，其图形覆盖范围应不小于功率芯片投影面积；

进一步的，所述介质，其版图结构应具有以下特点：与对应的层间过孔互补，即印刷过孔的位置介质开窗口，其余位置铺满介质；

进一步的，所述过孔，其版图结构应具有以下特点：功率芯片垂直向下对应的位置，过孔成矩阵排列；阵列式过孔实现顶层焊区、内层导体间层间互连，且提供功率芯片散热通道；单个过孔尺寸为0.5mm*0.5mm，各过孔间距0.3-0.4mm；

另一方面，本发明公开一种低热阻的厚膜多层布线结构的制备方法，包括以下步骤：

s100、在基片下表面印刷背面金属化材料；

s200、在基片上表面依次印刷内层导体和介质；

s300、在介质上印刷过孔；

s400、在最上层介质上印刷顶层焊区；

s500、在顶层焊区上表面上组装功率芯片。

进一步的，所述s300在介质上印刷过孔之后再重复操作依次印刷介质和过孔，重复操作至少2次以上。

由上述技术方案可知，本发明提供了一种厚膜多层布线产品大功率芯片散热技术问题的解决方案。该方案包括：内层导体、层间介质、阵列式层间过孔、顶层导体结构的设计与制造。本发明所设计的厚膜多层布线基板，工艺实施难度低，可靠性高，在厚膜印制工艺的基础上，实现一种低热阻的厚膜多层布线结构。

本发明的一种低热阻的厚膜多层布线基板通过阵列式过孔结构，为混合集成电路功率芯片提供了有效的散热通道，实现了厚膜多层布线基板上降低功率芯片散热通路热阻的技术目标。

附图说明

图1是本发明的结构示意图；

图2是本发明制备方法步骤流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

如图1所示，本实施所述的低热阻的厚膜多层布线结构，包括厚膜基板1，所述厚膜基板1下表面印刷背面金属化材料；所述厚膜基板1上表面印刷内层导体2和顶层焊区5，内层导体2为中间层，顶层焊区5位于顶层，内层导体2为多个，内层导体2之间印刷介质3，顶层焊区5上表面上组装功率芯片6；

所述印刷介质3上设置层间过孔（via）4；

功率芯片6垂直向下对应的位置，过孔成矩阵排列；阵列式过孔实现顶层焊区5、内层导体2间层间互连，且提供功率芯片6散热通道；单个过孔尺寸为0.5mm*0.5mm，各过孔间距0.3-0.4mm；

所述厚膜基板1优选氧化铍基片，此外可选用氧化铝基片。

所述金属化材料为厚膜导体；

所述厚膜基板1上表面印刷的内层导体2为厚膜导体；所述上表面印刷的内层导体2，其版图结构应具备以下特点：功率芯片6垂直向下对应的内层导体2，其图形覆盖范围应不小于功率芯片投影面积；

所述厚膜基板1上表面印刷的介质3为厚膜介质；所述上表面印刷的介质3，其版图结构应具有以下特点：与对应的层间过孔互补，即印刷过孔的位置介质开窗口，其余位置铺满介质；

所述厚膜基板1上表面印刷的层间过孔为厚膜过孔导体；所述上表面印刷的层间过孔，其版图结构应具有以下特点：功率芯片6垂直向下对应的位置，过孔成矩阵排列；阵列式过孔实现顶层焊区、内层导体间层间互连，且提供功率芯片散热通道；单个过孔尺寸为0.5mm*0.5mm，各过孔间距0.3-0.4mm；

所述厚膜基板上表面印刷的顶层焊区为厚膜焊接导体。

下面结合本发明的制作工艺具体说明本实施例：

如图2所示，本发明实施例的具体制作工艺如下：

s100、在基片下表面印刷背面金属化材料；

s200、在基片上表面依次印刷内层导体和介质；

s300、在介质上印刷过孔；

s400、在最上层介质上印刷顶层焊区；

s500、在顶层焊区上表面上组装功率芯片。

进一步的，所述s300在介质上印刷过孔之后再重复操作依次印刷介质和过孔，重复操作至少2次以上。

具体本实施例采用3层导体结构，具体步骤如下：

在基片1下表面印刷背面金属化；

在基片1上表面印刷第一层导体；

在基片1上表面印刷第一层介质（第一层导体与第二层导体之间的介质）；

在基片1上表面印刷第一层介质对应的过孔；

在基片1上表面再次印刷第一层介质（介质加厚）；

在基片1上表面再次印刷第一层介质对应的过孔；

在基片1上表面第三次印刷第一层介质（介质加厚）；

在基片1上表面第三次印刷第二层导体；

在基片1上表面印刷第二层介质（第二层导体与第三层导体之间的介质）；

在基片1上表面印刷第二层介质对应的过孔；

在基片1上表面再次印刷第二层介质（介质加厚）；

在基片1上表面再次印刷第二层介质对应的过孔；

在基片1上表面第三次印刷第二层介质（介质加厚）；

在基片1上表面印刷顶层焊区5；

在基片上表面印刷其它功能的膜层；

上述为典型的3层导体结构制备步骤，一般不超过4层导体。

综上，本发明实施例是采用阵列式过孔结构，为混合集成电路功率芯片提供了有效的散热通道，实现了厚膜多层布线基板上降低功率芯片散热通路热阻的技术目标，工艺实施难度低，可靠性高。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。