芯片封装结构的形成方法与流程

本发明实施例涉及芯片封装结构及其形成方法，特别涉及具有模塑层的芯片封装结构。

背景技术：

半导体装置用于各种不同的电子应用，例如个人电脑、手机、数码相机、以及其他电子设备。半导体装置的制造通常是通过按序沉积绝缘层或介电层、导线层、以及半导体层于半导体基底之上，并且使用光刻工艺和蚀刻工艺图案化各种不同的材料层，以形成电路组件和元件于其上。

通常在半导体晶圆上制造许多集成电路，可将半导体晶圆切割(singulate)为多颗晶粒(die)，并且可封装晶粒。各种用于封装的技术正持续发展中。

技术实现要素：

本发明实施例提供芯片封装结构的形成方法。此方法包含设置芯片于重布线结构之上、形成模塑层于重布线结构之上且相邻芯片、以及部分移除模塑层以形成沟槽于模塑层中。沟槽与芯片隔开。

本发明实施例提供芯片封装结构的形成方法。此方法包含设置第一芯片和第二芯片于重布线结构之上。重布线结构包含绝缘层和线路层，线路层位于绝缘层中且电性连接至第一芯片和第二芯片。此方法包含形成模塑层于重布线结构之上。模塑层围绕第一芯片和第二芯片。此方法包含形成第一沟槽于模塑层中且介于第一芯片与第二芯片之间。第一沟槽与第一芯片和第二芯片隔开。

本发明实施例提供芯片封装结构。此芯片封装结构包含重布线结构、第一芯片、模塑层、以及散热层。第一芯片位于重布线结构之上。模塑层位于重布线结构之上且围绕第一芯片。散热层位于第一芯片和模塑层之上。散热层的第一部分延伸至模塑层中，并且散热层的第一导热系数大于模塑层的第二导热系数。

附图说明

通过以下的详细描述配合说明书附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1a至图1l是根据一些实施例的形成芯片封装结构的工艺在各个阶段的剖面示意图。

图1e-1是根据一些实施例的图1e的芯片封装结构的俯视图。

图1e-2是根据一些实施例的图1e的芯片封装结构的俯视图。

图1e-3是根据一些实施例的图1e的芯片封装结构的俯视图。

图1k-1是根据一些实施例的图1k的芯片封装结构的俯视图。

图1l-1是根据一些实施例的图1l的芯片封装结构的俯视图。

图2是根据一些实施例显示芯片封装结构的剖面示意图。

图3是根据一些实施例显示芯片封装结构的剖面示意图。

图4是根据一些实施例显示芯片封装结构的剖面示意图。

图5是根据一些实施例显示芯片封装结构的剖面示意图。

图6是根据一些实施例显示芯片封装结构的剖面示意图。

图7a至图7b是根据一些实施例的形成芯片封装结构的工艺在各个阶段的剖面示意图。

图7a-1至图7b-1是根据一些实施例的图7a至图7b的芯片封装结构的俯视图。

图8a是根据一些实施例的芯片封装结构的剖面示意图。

图8b是根据一些实施例的图8a的芯片封装结构的俯视图。

图9a至图9b是根据一些实施例的形成芯片封装结构的工艺在各个阶段的剖面示意图。

图9a-1至图9b-1是根据一些实施例的图9a至图9b的芯片封装结构的俯视图。

附图标记说明：

100、200、300、500、600、700、800、900芯片封装结构

110承载基板

120重布线结构

120a、120b表面

121、123、125、127绝缘层

121a、123a、125a、127a通孔

122、128、134b导电垫

124、126线路层

130a、130b、130c、130d芯片

132基底

132a、b底面

132b、162、163a、165a、166a顶面

132c侧

134装置层

134a介电层

136内连线层

140、180导电凸块

150底部密封层

160模塑层

167侧壁

170胶带层

163、164、165、166、p1、p2、192、194、196部分

190散热层

c盖层

c1、c2预定切割线

d1、d2、d3、d4、d5、d6、d7距离

de1、de2、de3、de4深度

e1、e2、e3、e4边缘

g1、g2、g3、g4间隙

r1、r2、r3、r4、r5、r6、r7、r8沟槽

t1、t2厚度

w1、w2、w11、w22、w3、w4、w5、w6宽度

具体实施方式

以下内容提供了很多不同的实施例或范例，用于实现本发明实施例的不同部件。组件和配置的具体实施例或范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用以限定本发明实施例。举例来说，叙述中若提及第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。为了简洁和明确起见，各种不同的部件可以不同尺寸任意示出。另外，本发明实施例可能在许多范例中重复元件符号及/或字母。这些重复是为了简化和清楚的目的，其本身并非代表所讨论各种实施例及/或配置之间有特定的关系。

此外，此处可能使用空间上的相关用语，例如“在…之下”、“在…下方”、“下方的”、“在…上方”、“上方的”和其他类似的用语可用于此，以便描述如图所示的一元件或部件与其他元件或部件之间的关系。此空间上的相关用语除了包含附图示出的方位外，也包含使用或操作中的装置的不同方位。当装置被转至其他方位时(旋转90度或其他方位)，则在此所使用的空间相对描述可同样依旋转后的方位来解读。

图1a至图1l是根据一些实施例的形成芯片封装结构的工艺在各个阶段的剖面示意图。根据一些实施例，提供承载基板110，如图1a所示。根据一些实施例，承载基板110配置为在后续处理步骤期间提供暂时的机械和结构支撑。

根据一些实施例，承载基板110包含玻璃、硅、氧化硅、氧化铝、金属、前述的组合、及/或类似承载基板。根据一些实施例，承载基板110包含金属框。根据一些实施例，形成重布线(redistribution)结构120于承载基板110之上，如图1a所示。根据一些实施例，重布线结构120具有两个相对表面120a和120b。根据一些实施例，重布线结构120的厚度t1范围在约2纳米(nm)至约10纳米。

形成重布线结构120包含形成绝缘层121于承载基板110之上；形成导电垫(pad)122于绝缘层121之上且于绝缘层121的通孔(throughhole)121a中；形成绝缘层123于绝缘层121和导电垫122之上；形成线路层124于绝缘层123之上且于绝缘层123的通孔123a中；形成绝缘层125于绝缘层123和线路层124之上；形成线路层126于绝缘层125之上且于绝缘层125的通孔125a中；形成绝缘层127于绝缘层125和线路层126之上；以及形成导电垫128于绝缘层127之上且于绝缘层127的通孔127a中。

根据一些实施例，线路层124和126彼此电性连接。根据一些实施例，导电垫122和128电性连接至线路层124和126。

根据一些实施例，绝缘层121、123、125和127由绝缘材料形成，例如聚合物材料(例如，聚苯并唑(polybenzoxazole)、聚酰亚胺(polyimide)、或感光材料)、氮化物(例如，氮化硅)、氧化物(例如、氧化硅)、氮氧化硅、或类似绝缘材料。根据一些实施例，线路层124和126和导电垫122和128由导电材料形成，例如金属(例如，铜、铝、或钨)。

根据一些实施例，通过导电凸块(bump)140将芯片130a、130b、130c和130d接合至重布线结构120，如图1b所示。每一个芯片130a、130b、130c和130d包含系统单芯片(system-on-chip，soc)、存储器芯片(例如，动态随机存取存储器芯片)、或其他适当芯片。根据一些实施例，芯片130a、130b、130c和130d也可称为电子装置。

芯片130a、130b、130c和130d可具有相同或不同宽度。芯片130a、130b、130c和130d可具有相同或不同高度。根据一些实施例，每一个芯片130a、130b、130c和130d具有基底132、装置层134、以及内连线层136。

在一些实施例中，基底132由元素半导体材料形成，其包含单晶、多晶、或非晶结构的硅或锗。在其他一些实施例中，基底132由化合物半导体形成(例如，碳化硅、砷化镓、磷化镓、磷化铟、或砷化铟)、合金半导体(例如，sige、或gaasp)、或前述的组合。

基底132也可包含多层半导体、绝缘体上覆半导体(semiconductoroninsulator，soi，例如绝缘体上覆硅、或绝缘体上覆锗)、或前述的组合。根据一些实施例，芯片130a、130b、130c和130d的厚度t2大于或等于500微米(μm)。

根据一些实施例，基底132具有面向重布线结构120的底面132a。根据一些实施例，装置层134位于底面132a之上。根据一些实施例，装置层134包含电子元件(未显示)、介电层134a、和导电垫134b。

在一些实施例中，在基底132上或基底132中形成电子元件。根据一些实施例，电子元件包含主动元件(例如，晶体管、二极管、或类似主动元件)、及/或无源元件(例如，电阻、电容、电感、或类似无源元件)。根据一些实施例，形成介电层134a于底面132a之上且覆盖电子元件。

根据一些实施例，埋置导电垫134b于介电层134a中，并且电性连接至电子元件。根据一些实施例，导电垫134b由导电材料形成，例如金属(例如，铜、铝、镍、或前述的组合)。

根据一些实施例，形成内连线层136于装置层134之上。根据一些实施例，内连线层136包含内连线结构(未显示)以及介电层(未显示)。根据一些实施例，内连线结构位于介电层中并且电性连接至导电垫134b。在其他一些实施例中，芯片130a、130b、130c和130d是芯片封装体，其包含动态随机存取存储器(dram)芯片或高频宽存储器(highbandwidthmemory，hbm)芯片。

根据一些实施例，导电凸块140介于导电垫128和内连线层136之间，以通过内连线层136的内连线结构将导电垫128电性连接至导电垫134b。根据一些实施例，导电凸块140由焊料(solder)材料形成，例如锡(sn)和银(ag)或其他适当导电材料(例如金)。根据一些实施例，导电凸块140是焊球。

根据一些实施例，形成底部密封(underfill)层150于芯片130a、130b、130c和130d与重布线结构120之间，如图1b所示。根据一些实施例，底部密封层150围绕导电凸块140和导电垫128。根据一些实施例，底部密封层150由绝缘材料形成，例如聚合物材料或模塑(molding)材料，其由环氧树脂(epoxy)和填充材料组成。

根据一些实施例，形成模塑(molding)层160于芯片130a、130b、130c和130d、底部密封层150、和重布线结构120之上，如图1c所示。根据一些实施例，模塑层160填充芯片130a、130b、130c和130d之间的间隙g1、g2和g3。根据一些实施例，间隙g1、g2和g3中的模塑层160围绕芯片130a、130b、130c和130d。模塑层160由聚合物材料或其他适当绝缘材料形成。在一些实施例中，对模塑层160执行热工艺以固化(cure)模塑层160。

根据一些实施例，移除模塑层160的上部，如图1d所示。根据一些实施例，在移除工艺之后，模塑层160的顶面162与基底132的顶面132b大致上共平面或对齐。根据一些实施例，移除工艺包含化学机械研磨(chemicalmechanicalpolishing)工艺。

图1e-1是根据一些实施例的图1e的芯片封装结构的俯视图。图1e是根据一些实施例显示沿着图1e-1中的剖面线i-i’的芯片封装结构的剖面示意图。

根据一些实施例，形成沟槽r1和r2于模塑层160中，如图1e和图1e-1所示。根据一些实施例，使用激光切割工艺或其他适当工艺形成沟槽r1和r2。根据一些实施例，形成沟槽r1于芯片130a与130b之间的间隙g1中。根据一些实施例，沟槽r1比间隙g1窄。根据一些实施例，沟槽r1并未穿过模塑层160。在一些实施例中，模塑层160的一部分163介于沟槽r1与重布线结构120之间。

根据一些实施例，沟槽r1和r2并未穿过模塑层160，因而未暴露出重布线结构120。因此，模塑层160能保护其下的重布线结构120免于受到损伤和污染。

根据一些实施例，沟槽r1与芯片130a和130b隔开。根据一些实施例，沟槽r1沿着芯片130a和130b(或基底132)的边缘e1和e2延伸，如图1e-1所示。根据一些实施例，沟槽r1与边缘e1和e2大致上平行。也就是说，根据一些实施例，沟槽r1与边缘e1之间的距离d1保持在大致上固定的数值，并且沟槽r1与边缘e2之间的距离d2保持在大致上固定的数值。

在一些实施例中，距离d1大致上等于距离d2。在其他一些实施例中，距离d1不等于距离d2。根据一些实施例，在一些实施例中(未显示)，沟槽r1不平行于边缘e1和e2。

根据一些实施例，形成沟槽r2于芯片130c与130d之间的间隙g3中。根据一些实施例，沟槽r2比间隙g3窄。根据一些实施例，沟槽r2并未穿过模塑层160。在一些实施例中，模塑层160的一部分164介于沟槽r2与重布线结构120之间。

根据一些实施例，沟槽r2与芯片130c和130d隔开。根据一些实施例，沟槽r2沿着芯片130c和130d(或基底132)的边缘e3和e4延伸。根据一些实施例，沟槽r2与边缘e3和e4大致上平行。这也就是说，根据一些实施例，沟槽r2与边缘e3之间的距离d3保持在大致上固定的数值，并且沟槽r2与边缘e4之间的距离d4保持在大致上固定的数值。

在一些实施例中，距离d3大致上等于距离d4。在其他一些实施例中，距离d3不等于距离d4。在一些实施例中，距离d1大致上等于距离d3，并且距离d2大致上等于距离d4。在其他一些实施例中，距离d1不等于距离d3，且/或距离d2不等于距离d4。根据一些实施例，在一些实施例中(未显示)，沟槽r2不平行于边缘e3和e4。

根据一些实施例，预定切割线c1和c2围绕芯片130a、130b、130c和130d、以及部分的沟槽r1和r2，如图1e、图1e-1所示。根据一些实施例，以虚线表示预定切割线c1和c2。根据一些实施例，沟槽r1和r2不完全与预定切割线c1和c2重叠。根据一些实施例，沟槽r1和r2不与预定切割线c1和c2重合。根据一些实施例，沟槽r1和r2垂直于预定切割线c2。根据一些实施例，沟槽r1和r2与预定切割线c1隔开。

根据一些实施例，预定切割线c2延伸横跨沟槽r1和r2。根据一些实施例，沟槽r1和r2延伸横跨预定切割线c2。根据一些实施例，在其他一些实施例中，预定切割线c2不与沟槽r1和r2重叠，如图1e-2所示。也就是说，根据一些实施例，沟槽r1和r2与预定切割线c2隔开。

根据一些实施例，沟槽r1和r2具有实线(continuousline)形状，如图1e-1所示。根据一些实施例，在其他一些实施例中，沟槽r1和r2具有虚线(dottedline)形状，如图1e-3所示。也就是说，根据一些实施例，沟槽r1具有多个部分p1。

根据一些实施例，这些部分p1彼此隔开并且沿着第一线排列。在一些实施例中，这些部分p1具有相同深度。在其他一些实施例中，这些部分p1具有不同深度。沟槽r2具有多个部分p2。根据一些实施例，这些部分p2彼此隔开并且沿着第二线排列。在一些实施例中，这些部分p2具有相同深度。在其他一些实施例中，这些部分p2具有不同深度。

根据一些实施例，沟槽r1介于芯片130a与(中央)预定切割线c1之间，如图1e和图1e-1所示。根据一些实施例，沟槽r2介于芯片130d与(中央)预定切割线c1之间。

根据一些实施例，模塑层160具有部分165和166，如图1e和图1e-1所示。根据一些实施例，模塑层160的部分163介于部分165和166之间。根据一些实施例，部分163、165和166位于芯片130a(或基底132)的同一侧132c。根据一些实施例，部分163、165和166介于芯片130a与130b之间。

根据一些实施例，部分163、165和166具有顶面163a、165a和166a。根据一些实施例，顶面165a和166a与芯片130a和130b的基底132的顶面132b大致上共平面。在一些实施例中，顶面163a与重布线结构120之间的距离d5小于顶面165a或166a与重布线结构120之间的距离d6。可通过调整激光切割工艺的激光功率或工艺时间控制距离d5(即部分163的厚度)，激光切割工艺用于形成沟槽r1和r2。

根据一些实施例，沟槽r1具有深度de1和宽度w1，如图1e和图1e-1所示。根据一些实施例，沟槽r2具有深度de2和宽度w2。沟槽r1和r2可作为缓冲沟槽，缓冲沟槽缓冲(和部分地隔绝)模塑层160的局部区域的热膨胀。

举例而言，部分地隔绝相邻芯片130a的模塑层160的热膨胀与相邻芯片130b的模塑层160的热膨胀。部分地隔绝相邻芯片130c的模塑层160的热膨胀与相邻芯片130d的模塑层160的热膨胀。

根据一些实施例，沟槽r1和r2提供容纳模塑层160热膨胀的空间。因此，根据一些实施例，沟槽r1和r2降低模塑层160的翘曲(warpage)。所以，形成沟槽r1和r2改善具有模塑层160的芯片封装结构的良率(yield)。

在一些实施例中，沟槽r1的深宽比(aspectratio，de1/w1)范围在约4至约70。在一些实施例中，沟槽r2的深宽比(de2/w2)范围在约4至约70。如果沟槽r1或r2的深宽比(de1/w1或de2/w2)大于70，后续形成的散热层可能无法填入沟槽r1或r2。

在一些实施例中，模塑层160的顶面162与重布线结构120之间具有距离d7，深度de1或de2对距离d7的比值范围在约0.1至约0.9。如果深度de1或de2对距离d7的比值大于0.9，沟槽r1或r2可能轻易地穿过模塑层160，且暴露出重布线结构120，并且可能损伤或污染暴露出的重布线结构120。

在一些实施例中，深度de1或de2对距离d7的比值范围在约0.5至约0.9。根据一些实施例，宽度w1或w2范围在约10微米至约100微米。在一些实施例中，沟槽r1的宽度w1对间隙g1的宽度w11的比值范围在约0.05至约0.5。在一些实施例中，沟槽r2的宽度w2对间隙g3的宽度w22的比值范围在约0.05至约0.5。

根据一些实施例，将胶带(tape)层170接合至芯片130a、130b、130c和130d和模塑层160。根据一些实施例，胶带层170由聚合物材料或其他适当材料形成。根据一些实施例，将重布线结构120上下翻转，如图1g所示。根据一些实施例，之后，移除承载基板110，如图1g所示。

根据一些实施例，相应地形成导电凸块180于导电垫122之上，如图1h所示。根据一些实施例，导电凸块180由焊料材料(例如锡(sn)和银(ag))、或其他适当导电材料形成。

根据一些实施例，将重布线结构120上下翻转，如图1i所示。根据一些实施例，移除胶带层170，如图1i所示。根据一些实施例，沿着预定切割线c1和c2切入模塑层160和重布线结构120，以形成多个芯片封装结构100，如图1j和图1e-1所示。

图1k-1是根据一些实施例的图1k的芯片封装结构100的俯视图。图1k是根据一些实施例显示沿着图1k-1中的剖面线i-i’的芯片封装结构的剖面示意图。根据一些实施例，为了简洁，图1k和图1k-1仅显示这些芯片封装结构100中的一个。

根据一些实施例，形成散热层190于芯片130a和130b以及模塑层160之上，如图1k和图1k-1所示。根据一些实施例，散热层190与芯片130a和130b以及模塑层160直接接触。根据一些实施例，散热层190的部分192填充沟槽r1。

根据一些实施例，散热层190配置以消散热量。根据一些实施例，散热层190将芯片130a和130b产生的热量通过芯片130a和130b之上的散热层190消散，并且更被芯片130a与130b之间的部分192消散。因此，形成沟槽r1可改善散热。

根据一些实施例，部分192延伸至模塑层160中并且位于模塑层160的部分163之上。根据一些实施例，部分192与芯片130a和130b以及模塑层160的侧壁167隔开。根据一些实施例，部分192沿着芯片130a和130b的边缘e1和e2延伸。在一些实施例中，散热层190的导热系数大于模塑层160的导热系数。散热层190由锡(sn)、银(ag)、石墨烯(graphene)、或其他适当散热材料形成。

图1l-1示是根据一些实施例的图1l的芯片封装结构100的俯视图。图1l是根据一些实施例显示沿着图1k-1中的剖面线i-i’的芯片封装结构的剖面示意图。

根据一些实施例，形成盖层c于散热层190之上，如图1l和图1l-1所示。根据一些实施例，盖层c配置以保护形成于其下的结构免于损伤，并且改善热散效率。盖层c由金属(例如，铜、镍、铁、金、锡、或银)、陶瓷、或其他适当材料形成。

根据一些实施例，芯片封装结构100包含位于重布线结构120之上的电子装置(例如，芯片130a和130b)，如图1l所示。根据一些实施例，重布线结构120也可称为异质装置模块整合(heterogeneousdevicemoduleintegrated，hdmi)结构。

在一些实施例中(未显示)，通过导电凸块180将芯片封装结构100接合至基板。若未形成沟槽r1于模塑层160中，模塑层160和重布线结构120可能会有较大的翘曲，这可能会阻碍导电凸块180接合至基板。具体而言，导电凸块180位于翘曲的重布线结构120的曲面之上。因此，在导电凸块180接合至基板之后，导电凸块180的一部分将与基板隔开，这问题称为冷缝(coldjoint)问题。在导电凸块180接合至基板之后，导电凸块180相邻的部分被挤压因而彼此短路，这问题称为凸块架桥(bumpbridge)问题。因为形成沟槽r1于芯片封装结构100的模塑层160中，降低模塑层160和重布线结构120的翘曲，并且防止冷缝问题和凸块架桥问题。

图2是根据一些实施例显示芯片封装结构200的剖面示意图。根据一些实施例，芯片封装结构200与图1l的芯片封装结构100相似，除了芯片封装结构200不具有图1l的芯片封装结构100的底部密封层150，如图2所示。

根据一些实施例，模塑层160填入芯片130a与130b之间的间隙g4和重布线结构120。根据一些实施例，模塑层160围绕导电凸块140。根据一些实施例，模塑层160与导电凸块140、芯片130a和130b的内连线层136的底面136a、以及重布线结构120直接接触。

图3是根据一些实施例显示芯片封装结构300的剖面示意图。根据一些实施例，芯片封装结构300与图1l的芯片封装结构100相似，除了芯片封装结构300的模塑层160覆盖芯片130a和130b的基底132的顶面132b。根据一些实施例，模塑层160部分介于散热层190与芯片130a和130b之间。

图4是根据一些实施例显示芯片封装结构400的剖面示意图。根据一些实施例，芯片封装结构400与图1l的芯片封装结构100相似，除了芯片封装结构400的模塑层160的沟槽r1的底面b是v形底面。相反地，根据一些实施例，图1l的芯片封装结构100的模塑层160的沟槽r1的底面b是平坦底面。

图5是根据一些实施例显示芯片封装结构500的剖面示意图。根据一些实施例，芯片封装结构500与图1l的芯片封装结构100相似，除了芯片封装结构500的模塑层160的沟槽r1的底面b是曲形底面。

图6是根据一些实施例显示芯片封装结构600的剖面示意图。根据一些实施例，相较于图1l的芯片封装结构100的散热层190，芯片封装结构600的散热层190更深地延伸至模塑层160中，除此之外，芯片封装结构600与图1l的芯片封装结构100相似。

也就是说，根据一些实施例，芯片封装结构600的模塑层160的沟槽r1比芯片封装结构100的模塑层160的沟槽r1深。根据一些实施例，散热层190位于沟槽r1中的部分192介于芯片130a与130b之间，并且更介于导电凸块140之间。

图7a至图7b是根据一些实施例的形成芯片封装结构的工艺在各个阶段的剖面示意图。图7a-1至图7b-1是根据一些实施例的图7a至图7b的芯片封装结构的俯视图。图7a至图7b显示沿着图7a-1至图7b-2中的剖面线i-i’的芯片封装结构的剖面示意图。

根据一些实施例，在图1d的步骤之后，移除部分的模塑层160，以形成沟槽r1、r2、r3和r4于模塑层160中。根据一些实施例，沟槽r1介于芯片130a与130b之间。根据一些实施例，沟槽r2介于芯片130c与130d之间。

根据一些实施例，沟槽r3围绕整个芯片130a和130b。根据一些实施例，沟槽r3介于芯片130a或130b与预定切割线c1和c2之间。沟槽r3与芯片130a和130b以及预定切割线c1和c2隔开。根据一些实施例，沟槽r1连接至沟槽r3。在一些实施例中，沟槽r1的深度de1与沟槽r3的深度de3不同。根据一些实施例，深度de1大于深度de3。

根据一些实施例，因为沟槽r3接近预定切割线c1和c2，所以深度de3小于深度de1，以维持模塑层160对应于预定切割线c1和c2的结构强度，以维持后续切割工艺的良率。

根据一些实施例，沟槽r4围绕整个芯片130c和130d。根据一些实施例，沟槽r4介于芯片130c或130d与预定切割线c1和c2之间。沟槽r4与芯片130c和130d以及预定切割线c1和c2隔开。根据一些实施例，沟槽r2连接至沟槽r4。在一些实施例中，沟槽r2的深度de2与沟槽r4的深度de4不同。根据一些实施例，深度de2大于深度de4。

根据一些实施例，因为沟槽r4接近预定切割线c1和c2，所以深度de4小于深度de2，以维持模塑层160对应于预定切割线c1和c2的结构强度，以维持后续切割工艺的良率。

在其他一些实施例中(未显示)，深度de1、de2、de3和de4彼此相等。在一些实施例中(未显示)，深度de1小于深度de3，并且深度de2小于深度de4。在一些实施例中，宽度w1、w2、w3和w4彼此相等。在其他一些实施例中(未显示)，宽度w1、w2、w2和w4中的两个彼此不同。使用一或大于一道激光切割工艺或其他适当工艺形成沟槽r1和r2。

根据一些实施例，在执行图1f至图1l的步骤之后，形成多个芯片封装结构700，如图7b和图7b-1所示。为了简洁，根据一些实施例，图7b和图7b-1仅显示这些芯片封装结构700中的一个。根据一些实施例，散热层190具有部分192和194。

根据一些实施例，部分192填入沟槽r1。根据一些实施例，部分192介于芯片130a与130b之间。根据一些实施例，部分194填入沟槽r3。根据一些实施例，部分194围绕芯片130a和130b和部分192。

图8a是根据一些实施例的芯片封装结构800的剖面示意图。图8b是根据一些实施例的图8a的芯片封装结构800的俯视图。图8a显示沿着图8b中的剖面线i-i’的芯片封装结构800的剖面示意图。

根据一些实施例，芯片封装结构800与图7b和图7b-1的芯片封装结构700相似，除了沟槽r3和(散热层190)在沟槽r3中的部分194仅围绕芯片130a，如图8a和图8b所示。也就是说，根据一些实施例，沟槽r3和沟槽r3中的部分194并未围绕芯片130b。根据一些实施例，芯片130a的宽度w5大于芯片130b的宽度w6。

图9a至图9b是根据一些实施例的形成芯片封装结构900的工艺在各个阶段的剖面示意图。图9a-1至图9b-2是根据一些实施例的图9a至图9b的芯片封装结构900的俯视图。图9a至图9b显示沿着图9a-1至图9b-1中的剖面线i-i’的芯片封装结构900的剖面示意图。

根据一些实施例，在图1d的步骤之后，移除部分的模塑层160以形成沟槽r5、r6、r7和r8于模塑层160中，如图9a和图9a-1所示。根据一些实施例，沟槽r5围绕整个芯片130a。根据一些实施例，沟槽r5介于芯片130a与预定切割线c1和c2之间。根据一些实施例，沟槽r5与芯片130a和预定切割线c1和c2隔开。

根据一些实施例，沟槽r6围绕整个芯片130b。根据一些实施例，沟槽r6位于芯片130b与预定切割线c1和c2之间。根据一些实施例，沟槽r6与芯片130b和预定切割线c1和c2隔开。

根据一些实施例，沟槽r7围绕整个芯片130c。根据一些实施例，沟槽r7位于芯片130c与预定切割线c1和c2之间。根据一些实施例，沟槽r7与芯片130c和预定切割线c1和c2隔开。

根据一些实施例，沟槽r8围绕整个芯片130d。根据一些实施例，沟槽r8位于芯片130d与预定切割线c1和c2之间。根据一些实施例，沟槽r8与芯片13dc和预定切割线c1和c2隔开。根据一些实施例，预定切割线c1位于芯片130a、130b、130c与130d之间。

根据一些实施例，在执行图1f至图1l的步骤之后，形成多个芯片封装结构900，如图9b和图9b-1所示。为了简洁，图9b和图9b-1仅显示这些芯片封装结构900中的一个。根据一些实施例，芯片封装结构900仅具有一个芯片130a。

根据一些实施例，散热层190具有一部分196。根据一些实施例，部分196填入模塑层160的沟槽r5。根据一些实施例，部分196介于芯片130a与模塑层160的侧壁167之间。根据一些实施例，部分196围绕整个芯片130a。

根据一些实施例，提供芯片封装结构及其形成方法。(芯片封装结构的形成)方法形成沟槽于芯片封装结构的模塑层中。沟槽提供容纳模塑层热膨胀的空间。因此，沟槽降低模塑层的翘曲。所以，形成沟槽改善具有模塑层的芯片封装结构的良率。

在一些实施例中，提供芯片封装结构的形成方法。此方法包含设置芯片于重布线结构之上。此方法也包含形成模塑层于重布线结构之上且相邻芯片。此方法还包含部分移除模塑层以形成沟槽于模塑层中，并且沟槽与芯片隔开。在一些实施例中，沟槽围绕整个芯片。在一些实施例中，此方法还包含在部分移除模塑层以形成沟槽于模塑层中之后，形成散热层于芯片和模塑层之上。散热层填充沟槽，且散热层的第一导热系数大于模塑层的第二导热系数。在一些实施例中，部分的模塑层介于沟槽与重布线结构之间。在一些实施例中，此方法还包含在部分移除模塑层以形成沟槽之后，沿着多个条预定切割线切入模塑层和重布线结构，这些预定切割线围绕芯片。在一些实施例中，沟槽介于芯片与这些预定切割线中的一条之间。在一些实施例中，沟槽与这些预定切割线隔开。在一些实施例中，这些预定切割线中的一条延伸横跨沟槽。在一些实施例中，此方法还包含在形成沟槽之后且在切入模塑层和重布线结构之前，形成多个导电凸块于重布线结构之上。重布线结构介于这些导电凸块与芯片之间。

在一些实施例中，提供芯片封装结构的形成方法。此方法包含设置第一芯片和第二芯片于重布线结构之上。重布线结构包含第一绝缘层和第一线路层，第一线路层位于第一绝缘层中且电性连接至第一芯片和第二芯片，重布线结构具有第一表面和与第一表面相对的第二表面，并且第一芯片和第二芯片位于第一表面之上。此方法也包含形成模塑层于第一表面之上。模塑层围绕第一芯片和第二芯片。此方法还包含形成第一沟槽于模塑层中且介于第一芯片和第二芯片之间。第一沟槽与第一芯片和第二芯片隔开。在一些实施例中，此方法还包含沿着多个条预定切割线切入模塑层和重布线结构，这些预定切割线围绕第一芯片、第二芯片、和第一沟槽。在一些实施例中，形成第一沟槽于模塑层中的步骤还包含形成第二沟槽于模塑层中且围绕第一芯片。在一些实施例中，第一沟槽的第一深度大于第二沟槽的第二深度。在一些实施例中，第一沟槽连接至第二沟槽，并且第一沟槽和第二沟槽一起围绕整个第一芯片。在一些实施例中，形成第一沟槽于模塑层中的步骤还包含形成第三沟槽于模塑层中且围绕第二芯片。第一沟槽连接至第二沟槽和第三沟槽，第一沟槽和第三沟槽一起围绕整个第二芯片，并且第一沟槽的第一深度大于第二沟槽的第二深度且大于第三沟槽的第三深度。

根据一些实施例，提供芯片封装结构。此芯片封装结构包含重布线结构。此芯片封装结构也包含位于重布线结构之上的第一芯片。此芯片封装结构还包含模塑层，模塑层位于重布线结构之上且围绕第一芯片。此芯片封装结构还包含位于第一芯片和模塑层之上的散热层。散热层的第一部分延伸至模塑层中。散热层的第一导热系数大于模塑层的第二导热系数。在一些实施例中，模塑层具有背对第一芯片的侧壁，并且散热层的第一部分介于第一芯片与上述侧壁之间，且与第一芯片和上述侧壁隔开。在一些实施例中，此芯片封装结构还包含位于重布线结构之上的第二芯片。模塑层还围绕第二芯片，并且散热层的第二部分延伸至模塑层中且介于第一芯片与第二芯片之间。在一些实施例中，此芯片封装结构还包含位于重布线结构之上的第二芯片。模塑层还围绕第二芯片，并且散热层的第一部分介于第一芯片与第二芯片之间。在一些实施例中，散热层的第二部分延伸至模塑层中且围绕第一芯片、第二芯片、以及上述第一部分。

以上概述数个实施例的部件，以便在本发明所属技术领域中技术人员可以更加理解本发明实施例的观点。在本发明所属技术领域中技术人员应理解，他们能轻易地以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中技术人员也应理解，此类等效的结构并无悖离本发明的构思与范围，且他们能在不违背本发明的构思和范围下，做各式各样的改变、取代和替换。因此，本发明的保护范围当视权利要求为准。