阵列基板及其制作方法与流程

本公开至少一实施例涉及一种阵列基板及其制作方法。

背景技术：

低温多晶硅薄膜晶体管(ltps-tft)的电子移动率高、响应速度快，氧化物薄膜晶体管(oxide-tft)具有较低的漏电流。在显示装置的驱动电路中将ltps-tft与oxide-tft相结合的技术(ltpo技术)能够结合这两者的优势，达到更好的显示效果。目前采用ltpo技术制作显示基板的工艺较复杂。例如，在形成低温多晶硅薄膜晶体管之后，要形成覆盖低温多晶硅薄膜晶体管的保护层，然后在保护层上形成氧化物薄膜晶体管，以防止后续制作氧化物薄膜晶体管过程中的热处理工艺对低温多晶硅薄膜晶体管的性能造成影响。因此，在该制作过程中，成膜工艺次数和构图工艺次数较多，工艺成本较高，生成效率较低。

技术实现要素：

本公开至少一实施例提供一种阵列基板的制作方法，该方法包括：形成第一薄膜晶体管，其中，所述第一薄膜晶体管包括第一半导体层、第一栅极、第一漏极和第一源极；形成第二薄膜晶体管，其中，所述第二薄膜晶体管包括第二半导体层、第二栅极、第二漏极和第二源极；以及形成介质层，其中，所述介质层将所述第一半导体层与所述第二半导体层间隔开；所述方法还包括：对同一膜层进行处理以利用所述同一膜层形成所述第一栅极、所述第一漏极和所述第一源极三者中的至少之一、所述第二栅极、所述第二漏极和所述第二源极三者中的至少之一以及所述介质层。

例如，本公开一实施例提供的阵列基板的制作方法中，所述对同一膜层进行处理包括：提供衬底基板；在所述衬底基板上形成金属层；在所述金属层上形成牺牲层，所述金属层包括未被所述牺牲层覆盖的第一部分和被所述牺牲层覆盖的第二部分；对所述金属层的第一部分进行第一氧化处理，以使所述金属层的整个第一部分被完全氧化；去除所述牺牲层；以及对所述金属层的第二部分进行第二氧化处理，其中，在垂直于所述金属层的方向上，所述金属层的第二部分的远离所述衬底基板的部分被氧化，所述金属层的第二部分的靠近所述衬底基板的部分未被氧化；所述金属层的未被氧化的部分构成所述第一漏极、所述第一源极、所述第二栅极，所述金属层的被氧化后的部分构成所述介质层，或者，所述金属层的未被氧化的部分构成所述第一栅极和所述第二栅极，所述金属层的被氧化后的部分构成所述介质层。

例如，本公开一实施例提供的阵列基板的制作方法中，所述介质层还配置为将所述第二半导体层与所述第二栅极隔开的栅绝缘层。

例如，本公开一实施例提供的阵列基板的制作方法中，所述对同一膜层进行处理包括：提供衬底基板；在所述衬底基板上形成金属层；在所述金属层上形成牺牲层，所述金属层包括未被所述牺牲层覆盖的第一部分和被所述牺牲层覆盖的第二部分；

对所述金属层的第一部分进行第一氧化处理，以使所述金属层的整个第一部分被完全氧化；去除所述牺牲层；以及对所述金属层的第二部分进行第二氧化处理，其中，在垂直于所述金属层的方向上，所述金属层的第二部分的远离所述衬底基板的部分被氧化，所述金属层的第二部分的至少部分的靠近所述衬底基板的部分未被氧化；所述金属层的未被氧化的部分构成所述第一源极、所述第一漏极、所述第二源极和所述第二漏极，所述金属层的被氧化后的部分构成所述介质层，或者，所述金属层的未被氧化的部分构成所述第一栅极、所述第二源极和所述第二漏极，所述金属层的被氧化后的部分构成所述介质层。

例如，本公开一实施例提供的阵列基板的制作方法中，所述对同一膜层进行处理包括：提供衬底基板；在所述衬底基板上形成金属层；在所述金属层上形成牺牲层，所述金属层包括未被所述牺牲层覆盖的第一部分和被所述牺牲层覆盖的第二部分；对所述金属层的第一部分进行第一氧化处理，以使所述金属层的整个第一部分被完全氧化；所述牺牲层包括第一部分和第二部分，所述牺牲层的第一部分覆盖金属层的第二部分的用于形成所述第一源极和所述第一漏极的部分，所述牺牲层的第二部分覆盖金属层的第二部分的用于形成所述第二源极和所述第二漏极的部分，所述牺牲层的第一部分在垂直于所述衬底基板方向上的厚度小于牺牲层的第二部分在垂直于所述衬底基板方向上的厚度；所述阵列基板的制作方法还包括：完成所述第一氧化处理之后，去除所述牺牲层的第一部分并保留至少部分所述牺牲层的第二部分；以及对所述金属层的第二部分的用于形成所述第一源极和所述第一漏极的部分进行第二氧化处理，其中，在垂直于所述金属层的方向上，所述金属层的第二部分的用于形成所述第一源极和所述第一漏极的部分的远离所述衬底基板的部分被氧化，所述金属层的第二部分的用于形成所述第一源极和所述第一漏极的部分的靠近所述衬底基板的部分未被氧化；所述金属层的未被氧化的部分构成所述第一漏极和所述第一源极，在所述第二氧化处理过程中所述金属层的被所述牺牲层的第二部分覆盖的部分构成所述第二漏极和所述第二源极，所述金属层的被氧化的部分构成所述介质层，或者，所述金属层的未被氧化的部分构成第二栅极，在所述第二氧化处理过程中所述金属层的被所述牺牲层的第二部分覆盖的部分构成所述第二漏极和所述第二源极，所述金属层的被氧化的部分构成所述介质层。

例如，本公开一实施例提供的阵列基板的制作方法还包括：去除所述牺牲层的第二部分之后，在所述介质层上形成所述第二半导体层，其中，所述第二半导体层的面向所述介质层的表面与所述第二漏极和所述第二源极直接接触。

例如，本公开一实施例提供的阵列基板的制作方法中，所述第一氧化处理的方法包括空气中退火工艺、等离子体氧化工艺、阳极氧化工艺和离子注入工艺中的至少之一，所述第二氧化处理的方法为离子注入工艺。

例如，本公开一实施例提供的阵列基板的制作方法中，所述金属层的材料包括金属单质，所述介质层的材料包括所述金属单质的氧化物。

例如，本公开一实施例提供的阵列基板的制作方法中，所述金属单质为铝，所述金属氧化物为三氧化二铝。

例如，本公开一实施例提供的阵列基板的制作方法中，所述金属层在垂直于所述衬底基板方向上的厚度为200nm～1000nm，所述介质层是透明且绝缘的。

例如，本公开一实施例提供的阵列基板的制作方法中，所述第一半导体层的材料是多晶硅，所述第二半导体层的材料为金属氧化物。

例如，本公开一实施例提供的阵列基板的制作方法中，所述阵列基板包括：工作区，包括呈阵列分布的多个工作单元，其中，所述多个工作单元中的每个包括工作驱动电路；以及周边区域，位于所述工作区的周边，其中，所述周边区域设置有周边驱动电路，所述周边驱动电路配置为驱动所述工作驱动电路；所述周边驱动电路包括所述第一薄膜晶体管，所述工作驱动电路包括所述第二薄膜晶体管，所述第二薄膜晶体管配置为控制所述多个工作单元中的每个的工作；或者，所述工作驱动电路包括所述第一薄膜晶体管和所述第二薄膜晶体管，所述第一漏极和所述第一源极中的之一与所述第二栅极电连接。

例如，本公开一实施例提供的阵列基板的制作方法中，所述工作驱动电路还包括：存储电容，其中，所述存储电容包括彼此相对的第一极板和第二极板，所述第一极板与所述第二漏极电连接；对所述同一膜层进行处理以利用所述同一膜层形成所述第一极板、所述第二源极和所述第二漏极。

本公开至少一实施例还提供一种阵列基板，包括：第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括第一半导体层、第一栅极、第一漏极和第一源极；第二薄膜晶体管包括第二半导体层、第二栅极、第二漏极和第二源极；以及介质层，将所述第一半导体层与所述第二半导体层分隔开且在垂直于所述介质层的方向上覆盖所述第一栅极、所述第一漏极和所述第一源极中的至少之一与所述第二栅极、所述第二漏极和所述第二源极中的至少之一；所述第一栅极、所述第一漏极和所述第一源极中的至少之一与所述第二栅极、所述第二漏极和所述第二源极中的至少之一的材料均为第一材料且同层设置，所述介质层的材料是所述第一材料的氧化物。

例如，本公开一实施例提供的阵列基板中，所述介质层还配置为将所述第二栅极与所述第二半导体层分隔开的栅绝缘层。

例如，本公开一实施例提供的阵列基板中，所述第一材料包括金属单质，所述介质层的材料为所述金属单质的氧化物。

例如，本公开一实施例提供的阵列基板还包括：第一绝缘层，位于所述第一半导体层与所述介质层之间，且所述介质层与所述第一绝缘层直接接触。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1a-图1g为本公开一实施例提供的一种阵列基板的制作方法示意图；

图2a-图2e为本公开一实施例提供的另一种阵列基板的制作方法示意图；

图3a-图3f为本公开一实施例提供的又一种阵列基板的制作方法示意图；

图4a-图4d为本公开一实施例提供的再一种阵列基板的制作方法示意图；

图5a-图5e为本公开一实施例提供的再一种阵列基板的制作方法示意图；

图6a-图6e为本公开一实施例提供的再一种阵列基板的制作方法示意图；

图7a为本公开一实施例提供的一种阵列基板的平面示意图；

图7b为一种像素驱动电路示意图；

图8a-图8c本公开一实施例提供的再一种阵列基板的制作方法示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本公开中的附图并不是严格按实际比例绘制，显示基板中薄膜晶体管的个数也不是限定为图中所示的数量，各个结构的具体地尺寸和数量可根据实际需要进行确定。本公开中所描述的附图仅是结构示意图。

本公开至少一实施例提供一种阵列基板的制作方法，该方法包括：形成第一薄膜晶体管，其中，所述第一薄膜晶体管包括第一半导体层、第一栅极、第一漏极和第一源极；形成第二薄膜晶体管，其中，所述第二薄膜晶体管包括第二半导体层、第二栅极、第二漏极和第二源极；以及形成介质层，其中，所述介质层将所述第一半导体层与所述第二半导体层间隔开；所述方法还包括：对同一膜层进行处理以利用所述同一膜层形成所述第一栅极、所述第一漏极和所述第一源极三者中的至少之一、所述第二栅极、所述第二漏极和所述第二源极三者中的至少之一以及所述介质层。

示例性地，图1a-图1g为本公开一实施例提供的一种阵列基板的制作方法示意图，该制作方法示意图包括以下步骤。

阵列基板的制作方法包括形成第一薄膜晶体管，形成第一薄膜晶体管包括形成第一半导体层和第一栅极。如图1a所示，提供衬底基板1。例如，衬底基板1可以是石英基板、玻璃基板或柔性基板等。例如，阵列基板的制作方法包括在衬底基板1上形成缓冲层2，以防止衬底基板1上的杂质进入之后形成的薄膜晶体管中。缓冲层2的材料例如为无机绝缘材料，例如氧化硅、氮化硅或氮氧化硅等。然后，在缓冲层2上形成第一薄膜晶体管的第一半导体层3，例如该第一半导体层3的材料为低温多晶硅。再形成覆盖第一半导体层3的第一栅绝缘层4，并在第一栅绝缘层4上形成第一栅极5。阵列基板的制作方法还包括在：形成第一绝缘层6，第一绝缘层6覆盖第一栅极5和第一半导体层3。例如，第一绝缘层6的材料包括氮化硅和氧化硅中的至少之一。例如在形成用于形成第一绝缘层6的第一绝缘材料膜(图未示出)之后，对第一绝缘材料膜在高温条件下进行活化处理以及氢化处理，例如在600℃下进行1-3分钟的活化处理以及在380～420℃下进行30分钟的氢化处理，最终得到第一绝缘层6。形成低温多晶硅薄膜晶体管的具体工艺、形成缓冲层2、第一半导体层3、第一栅绝缘层4和第一栅极5的具体方法可参考常规技术。

例如，形成第一薄膜晶体管还包括形成第一漏极和第一源极。如图1b所示，通过构图工艺在第一栅绝缘层4和第一绝缘层6中形成第一过孔70，第一过孔70暴露部分第一半导体层3。例如，该构图工艺为光刻工艺。

如图1c所示，在衬底基板1上形成金属层901，金属层901通过第一过孔70与第一半导体层3接触。例如，金属层901的材料包括金属单质。该金属单质例如为铝。下面的步骤中以金属层901的材料为铝为例进行说明。当然，该金属单质不限定为铝，例如也可以为锌、锡、钽、钛等。例如，可以采用沉积、蒸镀、磁控溅射等方法形成金属层901。

如图1d所示，在金属层901上形成牺牲层100，金属层901包括未被牺牲层100覆盖的第一部分91和被牺牲层100覆盖的第二部分92。例如，牺牲层100的材料为光刻胶材料。例如，形成覆盖金属层901的光刻胶层(图未示出)，对光刻胶层执行光刻工艺以形成牺牲层100。而且，光刻胶易于剥离，后期易于被去除。当然，牺牲层100的材料不限于是光刻胶材料，牺牲层100的材料为其他易于剥离的材料。

然后，对金属层的第一部分91进行第一氧化处理，以使金属层的整个第一部分91被完全氧化，从而得到如图1e所示的氧化后的金属层的第一部分910。例如，在金属层901的材料为铝单质的情况下，被氧化后的金属层的第一部分91的材料为氧化铝(al2o3)。通过控制第一氧化处理的反应速率和反应时间实现将金属层的整个第一部分91完全氧化。而金属层的被牺牲层100覆盖的第二部分92由于受到牺牲层100的保护而未被氧化。

例如，第一氧化处理的方法包括空气中退火工艺、等离子体氧化工艺、阳极氧化工艺和离子注入工艺中的至少之一。例如，采用等离子体氧化工艺对金属层的第一部分91进行氧化。利用等离子体状态的o2处理金属层，以将金属层的第一部分91完全氧化，例如将金属al氧化成al2o3。例如，采用阳极氧化工艺对金属层的第一部分91进行氧化。例如，以金属铝为阳极，以石墨或者金属铂作为阴极，在阳极与阴极之间连接恒压或者恒流的电源，将阳极与阴极均浸泡于电解质溶液中，所述电解质溶液例如为柠檬酸、酒石酸铵溶液等弱酸或弱碱溶液。对阳极与阴极进行通电后，阳极发生的电化学反应为：2al+3h2o→al2o3+6e^-+6h⁺，阴极发生的电化学反应为：6h2o+6e^-→3h2+6oh^-，由此可见，阳极发生的反应为金属氧化反应。该阳极氧化工艺可以在常温下进行，易于实现，也不需要能够提供高温条件的成本较高的设备，可降低成本；并且，使得本公开实施例的阵列基板的结构可在不耐高温的柔性衬底基板上制作，适用于柔性显示技术。又例如，采用等离子体注入工艺对金属层的第一部分91进行氧化。将活性的氧离子加速(例如形成氧离子电子束)，将获得很大动能的氧离子注入到金属层的第一部分91中以形成绝缘的氧化物，例如将活性的氧离子注入到金属al中以形成al2o3。在等离子体注入工艺中，例如，氧离子能量范围为6～10kev，氧离子电子束电流的范围为(6～9)±10％ua/cm，扫描次数为3～5次，以保证金属层的第一部分91能被充分氧化。

如图1e所示，去除牺牲层100，例如，将牺牲层100剥离。然后，对金属层的第二部分92进行第二氧化处理，在垂直于金属层901的方向上，金属层的第二部分92的远离衬底基板的部分921被氧化，金属层的第二部分92的靠近衬底基板的部分922未被氧化。例如，可以采用上述空气中退火工艺、等离子体氧化工艺、阳极氧化工艺或者利用离子注入工艺等对金属层的第二部分92进行第二氧化处理。通过控制工艺条件，例如化学反应速率和反应时间、粒子注入深度等控制金属层的第二部分92的被氧化的部分的厚度，即金属层的第二部分92的远离衬底基板的部分921的厚度，从而使得金属层的第二部分92的靠近衬底基板的部分922不被氧化。例如，在一个实施例中，第二氧化处理的方法为离子注入工艺。第二氧化处理中需要控制金属层的第二部分的被氧化部分的厚度，对氧化的精度控制要求较高，与其他方法相比，采用离子注入工艺进行第二次氧化处理能够更精确地控制金属层的第二部分的被氧化部分的厚度。

从而，如图1f所示，金属层901的未被氧化的部分构成第一漏极7、第一源极8、第二薄膜晶体管的第二栅极9，从而形成第一薄膜晶体管101；金属层901的被氧化后的部分(包括被氧化后的金属层的第一部分910和被氧化后的金属层的第二部分92的远离衬底基板的部分921)构成介质层10，即，利用同一膜层形成第一漏极7、第一源极8、第二栅极9和介质层10，减少了成膜次数和构图次数，简化了阵列基板的制作工艺。

介质层10包括金属单质的氧化物。例如，介质层10是透明且绝缘的。例如在金属层901的材料为铝的情况下，该金属单质的氧化物为三氧化二铝。三氧化二铝可形成透光性较好的透明薄膜，即介质层10具有较好的透光性，从而使得本公开实施例提供的阵列基板具有较好的透光性，当将该阵列基板应用于显示装置时，利于提高显示装置的透光率；三氧化二铝性质稳定，具备绝缘性缺对氢和氧的阻隔性强；由三氧化二铝形成的介质层10易于制备，材料成本低。当然，金属层901也可以是其他的金属，相应地，介质层10的材料为该金属的氧化物。

例如，金属层901在垂直于衬底基板1的方向上的厚度为200nm～1000nm。如此，既能够保证利用金属层901的厚度足够用以通过第二氧化处理得到上述介质层10和上述电极(第一漏极、第一源极、第二栅极)，又能够保证介质层10是透明的。

接着，如图1g所示，在介质层10上形成第二半导体层11、第二绝缘层12，并通过构图工艺在第二绝缘层12上形成第二过孔以及通过该第二过孔与第二半导体层11接触的第二漏极13、第二漏极14，从而形成第二薄膜晶体管102。然后，形成覆盖第二薄膜晶体管102的钝化层15。例如，第二半导体层11的材料为氧化物，例如金属氧化物，即第二半导体层11为氧化物半导体层。该金属氧化物例如为铟镓锌氧化物(igzo)。形成氧化物半导体层的具体方法可参考常规技术。例如，通常需要对氧化物半导体层进行热处理以减少或消除晶格缺陷。介质层10位于第一半导体层3与第二半导体层11之间以将第一半导体层3与第二半导体层11间隔开，从而，由透明金属氧化物材料构成的介质层10可以较好地防止第一薄膜晶体管101的第一半导体层3(经过氢化处理的低温多晶硅半导体层)中的氢扩散到第二薄膜晶体管102的第二半导体层11中，同时，介质层10可以防止第二半导体层11(氧化物半导体层)中的氢和氧在对第二半导体层11进行热处理工艺过程中进入第一半导体层3而对低温多晶硅半导体层产生影响，已提升阵列基板的性能，提升应用该阵列基板的显示装置的显示品质。因此，本公开实施例提供的阵列基板的制作方法在达到兼具低温多晶硅薄膜晶体管和氧化物薄膜晶体管的优点以及上述防止由于两种晶体管各自的制备工艺而对彼此的性能带来的不利影响的同时，简化了制作工艺。

例如，在图1a-图1g所示的实施例中，第一绝缘层6的材料为氮化硅或氧化硅(例如二氧化硅)。由于氮化硅和氧化硅能够较好的阻挡氢离子和氧离子迁移，从而更好地防止第一半导体层3中的氢和氧进入第二半导体层11中，同时，能够更好地防止第二半导体层11中的氢和氧在对第二半导体层11进行热处理工艺过程中进入第一半导体层3。

需要说明的是，在另一个实施例中，第一半导体层3为氧化物半导体层，第二半导体层11为低温多晶硅半导体层。这种情况下，本公开实施例提供的阵列基板的制作方法同样可以达到上述技术效果。

在图1a-图1g所示的实施例中，介质层10还配置为将第二半导体层11与第二栅极9隔开的第二栅绝缘层。从而省略单独制作第二栅绝缘层的步骤，进一步简化阵列基板的制作工艺。

图2a-图2e为本公开一实施例提供的另一种阵列基板的制作方法示意图。在该实施例中，在执行完图1a-图1c所示的步骤之后，如图2a所示，在金属层901上形成牺牲层100，金属层901包括未被牺牲层100覆盖的第一部分91和被牺牲层100覆盖的第二部分92。牺牲层100的图案与图1d所示的实施例中的不同。图2a所示的金属层的第二部分92用于后续形成第一漏极、第一源极、第二漏极和第二源极以及介质层的一部分。

然后，对金属层的第一部分91进行第一氧化处理，以使金属层的整个第一部分91被完全氧化，从而得到如图2b所示的被氧化后的金属层的第一部分910。金属层的被牺牲层100覆盖的第二部分92由于受到牺牲层100的保护而未被氧化。金属层的材料和第一氧化处理的具体方法与之前的实施例中的相同。

如图2b所示，去除牺牲层100，例如，将牺牲层100剥离。然后，对金属层的第二部分92进行第二氧化处理，在垂直于金属层901的方向上，金属层的第二部分92的远离衬底基板的部分921被氧化，金属层的第二部分92的靠近衬底基板的部分922未被氧化。第二氧化处理的方法与之前的实施例中的相同。

如图2c所示，金属层901的未被氧化的部分构成第一漏极7、第一源极8、第二薄膜晶体管的第二漏极13和第二源极14，从而形成第一薄膜晶体管101；金属层901的被氧化后的部分(包括被氧化后的金属层的第一部分910和被氧化后的金属层的第二部分92的远离衬底基板的部分921)构成介质层10，即，利用同一膜层形成第一漏极7、第一源极8、第二漏极13、第二源极14和介质层10，减少了成膜次数和构图次数，简化了阵列基板的制作工艺。

如图2d所示，通过构图工艺在介质层10中形成暴露第二漏极13和第二源极14的第二过孔，并在介质层10上形成第二半导体层11，第二半导体层11通过该第二过孔与中形成暴露第二漏极13和第二源极14接触。例如，第二半导体层11的材料请参考之前的实施例中的描述。

如图2e所示，形成覆盖第二半导体层11的第二栅绝缘层12。然后，在5第二栅绝缘层12上形成第二栅极9，从而形成第二薄膜晶体管102。然后形成覆盖第二薄膜晶体管102的钝化层15。形成第二栅绝缘层12和钝化层15的具体方法和材料可参考本领域常规技术。

图2a-图2e所示的实施例的其他特征均与之前的实施中的相同，请参考之前的描述，在此不再赘述。图2a-图2e所示的实施例能够达到与图1a-图1g所示的实施例相同或相似的技术效果。

图3a-图3f为本公开一实施例提供的又一种阵列基板的制作方法示意图，该实施例与图1a-图1g所示的实施例具有以下区别。

如图3a所示，在缓冲层2上形成第一薄膜晶体管的第一漏极7和第一源极8。然后，形成覆盖第一漏极7和第一源极8的第一栅绝缘层4，并通过构图工艺在第一栅绝缘层4中形成第一过孔，第一过孔暴露部分第一漏极7和部分第一源极8。再在第一栅绝缘层4上形成第一半导体层3，第一半导体层3通过第一过孔与第一漏极7和第一源极8接触。

如图3b所示，阵列基板的制作方法还包括在：形成第一绝缘层6以及在第一绝缘层6上形成金属层901。第一绝缘层6覆盖第一半导体层3。第一绝缘层6的材料和制作方法、金属层901的材料和制作方法请参考之前的描述。

如图3c所示，在金属层901上形成牺牲层100，金属层901包括未被牺牲层100覆盖的第一部分91和被牺牲层100覆盖的第二部分92。牺牲层100的图案与图1d所示的实施例中的不同。图3c所示的金属层的第二部分92用于后续形成第一栅极和第二栅极以及介质层的一部分。

然后，对金属层的第一部分91进行第一氧化处理，以使金属层的整个第一部分91被完全氧化，从而得到如图3d所示的被氧化后的金属层的第一部分910。金属层的被牺牲层100覆盖的第二部分92由于受到牺牲层100的保护而未被氧化。第一氧化处理的具体方法与之前的实施例中的相同。

如图3d所示，去除牺牲层100，例如，将牺牲层100剥离。然后，对金属层的第二部分92进行第二氧化处理，在垂直于金属层901的方向上，金属层的第二部分92的远离衬底基板的部分921被氧化，金属层的第二部分92的靠近衬底基板的部分922未被氧化。第二氧化处理的方法与之前的实施例中的相同。

如图3e所示，金属层901的未被氧化的部分构成第一栅极5和第二栅极9，从而形成第一薄膜晶体管101；金属层901的被氧化后的部分(包括被氧化后的金属层的第一部分910和被氧化后的金属层的第二部分92的远离衬底基板的部分921)构成介质层10，即，利用同一膜层形成第一栅极5、第二栅极9和介质层10，减少了成膜次数和构图次数，简化了阵列基板的制作工艺。

接着，如图3f所示，在介质层10上形成第二半导体层11、第二绝缘层12，并通过构图工艺在第二绝缘层12上形成第二过孔以及通过该第二过孔与第二半导体层11接触的第二漏极13、第二漏极14，从而形成第二薄膜晶体管102。然后，形成覆盖第二薄膜晶体管102的钝化层15。第二半导体层11的材料请参考之前的实施例中的描述。

在图3a-图3f所示的实施例中，介质层10还配置为将第二半导体层11与第二栅极9隔开的第二栅绝缘层。从而省略单独制作该栅绝缘层的步骤，进一步简化阵列基板的制作工艺。

图3a-图3f所示的实施例的其他特征均与之前的实施中的相同，请参考之前的描述，在此不再赘述。图3a-图3f所示的实施例能够达到与图1a-图1g所示的实施例相同或相似的技术效果。

图4a-图4d为本公开一实施例提供的再一种阵列基板的制作方法示意图。在该实施例中，在执行完图3a-图3b所示的步骤之后，如图4a所示，在金属层901上形成牺牲层100，金属层901包括未被牺牲层100覆盖的第一部分91和被牺牲层100覆盖的第二部分92。牺牲层100的图案与图3c所示的实施例中的不同。图4a所示的金属层的第二部分92用于后续形成第一栅极、第二漏极和第二源极以及介质层的一部分。

然后，对金属层的第一部分91进行第一氧化处理，以使金属层的整个第一部分91被完全氧化，从而得到如图4b中所示的氧化后的金属层的第一部分910。金属层的被牺牲层100覆盖的第二部分92由于受到牺牲层100的保护而未被氧化。第一氧化处理的具体方法与之前的实施例中的相同。

如图4b所示，去除牺牲层100，例如，将牺牲层100剥离。然后，对金属层的第二部分92进行第二氧化处理，在垂直于金属层901的方向上，金属层的第二部分92的远离衬底基板的部分921被氧化，金属层的第二部分92的靠近衬底基板的部分922未被氧化。第二氧化处理的方法与之前的实施例中的相同。

如图4c所示，金属层901的未被氧化的部分构成第一漏极7、第一源极8、第二薄膜晶体管的第二漏极13和第二源极14，从而形成第一薄膜晶体管101；金属层901的被氧化后的部分(包括被氧化后的金属层的第一部分910和被氧化后的金属层的第二部分92的远离衬底基板的部分921)构成介质层10，即，利用同一膜层形成第一栅极5、第二漏极13、第二源极14和介质层10，减少了成膜次数和构图次数，简化了阵列基板的制作工艺。

如图4d所示，通过构图工艺在介质层10中形成暴露第二漏极13和第二源极14的第二过孔，并在介质层10上形成第二半导体层11，第二半导体层11通过该第二过孔与中形成暴露第二漏极13和第二源极14接触。例如，第二半导体层11的材料请参考之前的实施例中的描述。然后，形成覆盖第二半导体层11的第二栅绝缘层12。然后，在5第二栅绝缘层12上形成第二栅极9，从而形成第二薄膜晶体管102。再形成覆盖第二薄膜晶体管102的钝化层15。形成第二栅绝缘层12和钝化层15的具体方法和材料可参考本领域常规技术。

图4a-图4d所示的实施例的其他特征均与之前的实施中的相同，请参考之前的描述，在此不再赘述。图4a-图4d所示的实施例能够达到与图1a-图1g所示的实施例相同或相似的技术效果。

图5a-图5e为本公开一实施例提供的再一种阵列基板的制作方法示意图。在该实施例中，在执行完图1a-图1c所示的步骤之后，如图5a所示，在金属层901上形成牺牲层100，金属层901包括未被牺牲层100覆盖的第一部分91和被牺牲层100覆盖的第二部分92。牺牲层100包括第一部分1001和第二部分1002，牺牲层的第一部分1001覆盖金属层的第二部分92的用于形成第一源极和第一漏极的部分，牺牲层的第二部分1002覆盖金属层的第二部分92的用于形成第二源极和所述第二漏极的部分，牺牲层的第一部分1001在垂直于衬底基板1的方向上的厚度小于牺牲层的第二部分1002在垂直于衬底基板1的方向上的厚度。对金属层的第一部分91进行第一氧化处理，以使金属层的整个第一部分91被完全氧化，从而得到如图5b中所示的氧化后的金属层的第一部分910。金属层的材料和第一氧化处理的具体方法请参考之前的描述。

如图5b所示，阵列基板的制作方法还包括：完成所示第一氧化处理之后，去除牺牲层的第一部分1001并保留至少部分牺牲层的第二部分1002。例如，牺牲层的材料为光刻胶材料。可以配合双色调掩模通过光刻工艺得到所述牺牲层的第一部分1001和第二部分1002。然后，通过灰化工艺去除牺牲层的第一部分1001，同时将牺牲层的第二部分1002减薄，从而保留一部分牺牲层的第二部分1002。

接着，如图5b和图5c所示，对金属层的第二部分92的用于形成第一源极和第一漏极的部分920进行第二氧化处理。在垂直于金属层的方向上，金属层的第二部分的用于形成第一源极和第一漏极的部分920的远离衬底基板1的部分921被氧化，金属层的第二部分的用于形成第一源极和所述第一漏极的部分920的靠近衬底基板1的部分922未被氧化。从而，如图5c所示，金属层的未被氧化的部分构成第一漏极7和第一源极8，在第二氧化处理过程中金属层的被牺牲层的第二部分1002覆盖的部分构成第二漏极13和第二源极14，金属层的被氧化的部分(包括被氧化的金属层的第一部分910和被氧化后的金属层的第二部分92的远离衬底基板的部分921)构成介质层10。即，利用同一膜层形成第一漏极7、第一源极8、第二漏极13、第二源极14和介质层10，减少了成膜次数和构图次数，简化了阵列基板的制作工艺。

然后，如图5d所示，阵列基板的制作方法还包括：去除牺牲层的第二部分1002之后，在介质层10上形成第二半导体层11。第二半导体层11的面向介质层10的表面与第二漏极13和第二源极14直接接触。与第二漏极13和第二源极14通过第二过孔与第二半导体层11电连接的情形相比，这种情况下，第二漏极13和第二源极14与第二半导体层11的接触电阻小，且省略了制作过孔的步骤。

需要说明的是，第二半导体层11的面向介质层10的表面与第二漏极13和第二源极14直接接触是指：在垂直于衬底基板1的方向上，第二半导体层11的面向介质层10的表面与第二漏极13和第二源极14之间均不存在任何其他的层或结构。

然后，如图5e所示，利用之前的实施例所述的步骤依次形成第二栅绝缘层12、第二栅极9和钝化层15，得到阵列基板。

图5a-图5e所示的实施例的未提及的其他特征均与之前的实施中的相同，请参考之前的描述，在此不再赘述。图5a-图5e所示的实施例能够达到与图1a-图1g所示的实施例相同或相似的技术效果。

图6a-图6e为本公开一实施例提供的再一种阵列基板的制作方法示意图。在该实施例中，在执行完图3a-图3b所示的步骤之后，如图6a所示，在金属层901上形成牺牲层100，金属层901包括未被牺牲层100覆盖的第一部分91和被牺牲层100覆盖的第二部分92。牺牲层100包括第一部分1001和第二部分1002，牺牲层的第一部分1001覆盖金属层的第二部分92的用于形成第一栅极的部分，牺牲层的第二部分1002覆盖金属层的第二部分92的用于形成第二源极和所述第二漏极的部分，牺牲层的第一部分1001在垂直于衬底基板1的方向上的厚度小于牺牲层的第二部分1002在垂直于衬底基板1的方向上的厚度。对金属层的第一部分91进行第一氧化处理，以使金属层的整个第一部分91被完全氧化，从而得到如图6b中所示的氧化后的金属层的第一部分910。金属层的材料和第一氧化处理的具体方法请参考之前的描述。

如图6b所示，阵列基板的制作方法还包括：完成所示第一氧化处理之后，去除牺牲层的第一部分1001并保留至少部分牺牲层的第二部分1002。具体实现方法如之前所述。

接着，如图6b和图6c所示，对金属层的第二部分92的用于形成第一栅极的部分920进行第二氧化处理。在垂直于金属层的方向上，金属层的第二部分的用于形成第一栅极的部分920的远离衬底基板1的部分921被氧化，金属层的第二部分的用于形成第一栅极的部分920的靠近衬底基板1的部分922未被氧化。从而，如图6c所示，金属层的未被氧化的部分构成第一栅极5，在第二氧化处理过程中金属层的被牺牲层的第二部分1002覆盖的部分构成第二漏极13和第二源极14，金属层的被氧化的部分(包括被氧化的金属层的第一部分910和被氧化后的金属层的第二部分92的远离衬底基板的部分921)构成介质层10。即，利用同一膜层形成第一栅极5、第二漏极13、第二源极14和介质层10，减少了成膜次数和构图次数，简化了阵列基板的制作工艺。

然后，如图6d所示，阵列基板的制作方法还包括：去除牺牲层的第二部分1002之后，在介质层10上形成第二半导体层11。第二半导体层11的面向介质层10的表面与第二漏极13和第二源极14直接接触。与第二漏极13和第二源极14通过第二过孔与第二半导体层11电连接的情形相比，这种情况下，第二漏极13和第二源极14与第二半导体层11的接触电阻小，且省略了制作过孔的步骤。

然后，如图6e所示，利用之前的实施例所述的步骤依次形成第二栅绝缘层12、第二栅极9和钝化层15，得到阵列基板。

图6a-图6e所示的实施例的未提及的其他特征均与之前的实施中的相同，请参考之前的描述，在此不再赘述。图6a-图6e所示的实施例能够达到与图1a-图1g所示的实施例相同或相似的技术效果。

图7a为本公开一实施例提供的一种阵列基板的平面示意图。如图7a所示，阵列基板包括：工作区17和周边区域18。工作区17包括呈阵列分布的多个工作单元170，多个工作单元170中的每个包括工作驱动电路；周边区域18位于工作区17的周边。周边区域18设置有周边驱动电路，周边驱动电路配置为驱动工作驱动电路。例如工作驱动电路为像素驱动电路。在一个实施例中，例如，周边电路包括所述第一薄膜晶体管，工作驱动电路包括所述第二薄膜晶体管，所述第二薄膜晶体管配置为控制多个工作单元170中的每个的工作。例如，周边驱动电路为栅驱动电路，例如goa驱动电路。

例如，在一个实施例中，工作驱动电路包括所述第一薄膜晶体管和所述第二薄膜晶体管，所述第一漏极和所述第一源极中的之一与所述第二栅极电连接。例如工作驱动电路为像素驱动电路。图7b为一种像素驱动电路示意图，以该像素驱动电路为2t1c电路为例，图7b中的发光器件例如为有机发光二极管。在图7b所示的2t1c电路包括第一薄膜晶体管t1和第二薄膜晶体管t2，即在该2t1c电路中，第一薄膜晶体管为开关晶体管t1，第二薄膜晶体管为驱动晶体管t2。例如第二薄膜晶体管的第二半导体层为氧化物半导体层，从而第二薄膜晶体管的漏电流较小，其作为驱动晶体管t2能够降低漏电流，实现更好的显示效果。第一漏极和所述第一源极中的之一与所述第二栅极电连接。例如，第一薄膜晶体管t1的第一漏极或第一源极与第二薄膜晶体管t2的第二栅极连接，例如第一漏极或第一源极与第二栅极为一体结构。需要说明的是，第一漏极或第一源极与第二栅极为一体结构是指：第一漏极或第一源极与第二栅极由同一材料构成且两者之间没有接缝。

例如，如图7b所示，工作驱动电路还包括存储电容c，存储电容c包括彼此相对的第一极板和第二极板，例如，第一极板与第二漏极电连接。例如，在本公开至少一实施例提供的阵列基板的制作方法中，对同一膜层进行处理以利用该同一膜层形成第一极板、第二源极和第二漏极，在上述实施例提供的阵列基板的制作方法中均可实现，下面以其中一种实施例为例进行说明，本公开实施例之间的特征可以进行组合已得到新的实施例。

图8a-图8c本公开一实施例提供的再一种阵列基板的制作方法示意图。在执行完如图1a-1c所示的步骤之后，如图8a所示，在金属层901上形成牺牲层100，金属层901包括未被牺牲层100覆盖的第一部分91和被牺牲层100覆盖的第二部分92。牺牲层100的图案与图1d所示的实施例中的不同。图8a所示的金属层的第二部分92用于后续形成第一漏极、第一源极、第二漏极、第二源极和第一极板以及介质层的一部分。

然后，对金属层的第一部分91进行第一氧化处理，以使金属层的整个第一部分91被完全氧化，从而得到如图8b所示的被氧化后的金属层的第一部分910。金属层的被牺牲层100覆盖的第二部分92由于受到牺牲层100的保护而未被氧化。金属层的材料和第一氧化处理的具体方法与之前的实施例中的相同。

如图8c所示，金属层901的未被氧化的部分构成第一漏极7、第一源极8、第二薄膜晶体管的第二漏极13和第二源极14以及第一极板16，从而第二源极14和第一极板16为一体结构。从而形成第一薄膜晶体管101；金属层901的被氧化后的部分(包括被氧化后的金属层的第一部分910和被氧化后的金属层的第二部分92的远离衬底基板的部分921)构成介质层10，即，利用同一膜层形成第一漏极7、第一源极8、第二漏极13、第二源极14和介质层10，减少了成膜次数和构图次数，简化了阵列基板的制作工艺。本实施例中，图8c之后的工艺请参考之前实施例中的描述，例如执行图2d-图2e的步骤。

本公开一实施例还提供一种阵列基板，该阵列基板包括：第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括第一半导体层、第一栅极、第一漏极和第一源极；第二薄膜晶体管包括第二半导体层、第二栅极、第二漏极和第二源极；介质层将第一半导体层与第二半导体层分隔开且在垂直于介质层的方向上覆盖第一栅极、第一漏极和第一源极中的至少之一与第二栅极、所述第二漏极和所述第二源极中的至少之一；第一栅极、第一漏极和第一源极中的至少之一与第二栅极、第二漏极和所述第二源极中的至少之一的材料均为第一材料且同层设置，介质层的材料是第一材料的氧化物。

如图1g所示，本公开一实施例提供的阵列基板包括：第一薄膜晶体管101和第二薄膜晶体管102。第一薄膜晶体管101包括第一半导体层3、第一栅极5、第一漏极7和第一源极8；第二薄膜晶体管102包括第二半导体层11、第二栅极9、第二漏极13和第二源极14；介质层10将第一半导体层3与第二半导体层11分隔开且在垂直于介质层10的方向上覆盖第一漏极7、第一源极8和第二栅极9；第一漏极7、第一源极8与第二栅极9的材料均为第一材料且同层设置，介质层10的材料是所述第一材料的氧化物。

例如，该金属单质例如为铝，该金属单质的氧化物为氧化铝(al2o3)。当然，该金属单质不限定为铝，例如也可以为锌、锡、钽、钛等，介质层10的材料为这些金属对应的氧化物。

例如，在图1g所示的阵列基板中，介质层10还配置为将第二栅极9与第二半导体层11分隔开的栅绝缘层，以简化阵列基板的结构。

例如，阵列基板还包括第一绝缘层6。第一绝缘层6位于第一半导体层3与介质层10之间，且介质层10与第一绝缘层6直接接触，以实现将第二漏极13和第二源极14中的至少之一与第一薄膜晶体管101的部分结构绝缘的同时，增强第一半导体层3与第二半导体层11隔离的效果。例如，第一绝缘层6同时使得第一栅极5和第一漏极7和第一源极8绝缘，以简化阵列基板的结构。例如，第一绝缘层6的材料为氮化硅或氧化硅(例如二氧化硅)。由于氮化硅和氧化硅能够较好的阻挡氢离子和氧离子迁移，从而更好地防止第一半导体层3中的氢和氧进入第二半导体层11中，同时，能够更好地防止第二半导体层11中的氢和氧在对第二半导体层11进行热处理工艺过程中进入第一半导体层3。

图1g所示的阵列基板的其他结构特征及技术效果请参考图1a-图1g所示的实施例中的描述。

在图2e所示的阵列基板中，介质层10在垂直于介质层10的方向上覆盖第一漏极7、第一源极8、第二漏极13和第二源极14；第一漏极7、第一源极8、第二漏极13和第二源极14的材料均为第一材料且同层设置，介质层10的材料为所述第一材料的氧化物。该阵列基板的其他特征请参考之前实施例中的描述。

在图3f所示的阵列基板中，介质层10在垂直于介质层10的方向上覆盖第一栅极5和第二栅极9；第一栅极5和第二栅极9的材料均为第一材料且同层设置，介质层10的材料为所述第一材料的氧化物。该阵列基板的其他特征请参考之前实施例中的描述。

在图4d所示的阵列基板中，介质层10在垂直于介质层10的方向上覆盖第一栅极5、第二漏极13和第二源极14；第一栅极5、第二漏极13和第二源极14的材料均为第一材料且同层设置，介质层10的材料为所述第一材料的氧化物。该阵列基板的其他特征请参考之前实施例中的描述。

例如，在图6e所示的阵列基板中，第二半导体层11的面向介质层10的表面与第二漏极13和第二源极14直接接触。与第二漏极13和第二源极14通过第二过孔与第二半导体层11电连接的情形相比，这种情况下，第二漏极13和第二源极14与第二半导体层11的接触电阻小，且省略了制作过孔的步骤。该阵列基板的其他特征请参考之前实施例中的描述。

例如，结合图7a和图8c，在本公开一实施例提供的阵列基板中，介质层10在垂直于介质层10的方向上覆盖第一漏极7和第一源极8、第二漏极13、第二源极14和第一极板16；第一漏极7和第一源极8、第二漏极13、第二源极14和第一极板16的材料均为第一材料且同层设置，介质层10的材料为所述第一材料的氧化物。该阵列基板的其他特征请参考之前实施例中的描述。

以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。