布线结构、电子装置和其制造方法与流程

本发明涉及布线结构(wiringstructure)、电子装置和制造方法，且涉及使润湿层(wettinglayer)的一部分从屏障层(barrierlayer)暴露以形成球垫(ballpad)的布线结构、包含所述布线结构的电子装置，以及用于制造所述电子装置的方法。

背景技术：

在射频(radiofrequency,rf)裸片的封装中，重布层(redistributionlayer,rdl)结构可用以与rf裸片耦合。归因于阻抗匹配(impedancematching)问题，此类重布层结构通常设计为具有五个钝化层和五个金属层(fivepassivationlayersandfivemetallayers,5p5m)的结构。一个钝化层和一个金属层(1p1m)的结构的制造过程通常耗时约10天，因此5p5m结构的制造过程通常需要约60天的总制造时间。因此，制造成本较高。此外，此类5p5m结构的厚度较大，容易导致翘曲和/或脱层问题。

技术实现要素：

在一些实施例中，一种布线结构包含绝缘层(insulatinglayer)和导电结构(conductivestructure)。所述绝缘层具有上表面和与所述上表面相对的下表面，且界定贯穿所述绝缘层的开口。所述导电结构位于所述绝缘层的所述开口中，并包含第一屏障层和润湿层。所述第一屏障层位于所述绝缘层的所述开口的侧壁上，且界定贯穿所述第一屏障层的穿孔。所述润湿层位于所述第一屏障层上。所述润湿层的一部分从所述第一屏障层的所述和所述绝缘层的所述下表面暴露以形成球垫。

在一些实施例中，一种电子装置包含第一绝缘层、下部导电结构和至少一个电连接元件(electricalconnectingelement)。所述第一绝缘层具有上表面和与所述上表面相对的下表面，且界定贯穿所述第一绝缘层的第一开口。所述下部导电结构包含位于所述第一绝缘层的所述第一开口中的下部电路结构。所述下部电路结构包含多个金属层。所述下部电路结构包含接合区(bondingregion)和延伸区(extendingregion)。所述接合区的金属层的层数不同于所述延伸区的金属层的层数。所述电连接元件附接到所述下部导电结构的所述接合区。

在一些实施例中，一种用于制造电子装置的方法包含：形成第一开口贯穿第一绝缘层；形成下部晶种层在所述第一开口中和所述绝缘层上；依序形成第一屏障层、润湿层和第二屏障层在所述晶种层上，以形成下部电路结构；蚀刻所述第一屏障层的一部分以暴露所述润湿层的一部分；和将至少一个电连接元件附接到所述润湿层的所述暴露部分。

附图说明

当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1说明根据本公开的一些实施例的电子装置的实例的截面图。

图2说明图1中示出的区域“a”的放大视图。

图3说明根据本公开的一些实施例的电子装置的实例的截面图。

图4说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图5说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图6说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图7说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图8说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图9说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图10说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图11说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图12说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图13说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图14说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图15说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图16说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图17说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图18说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图19说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图20说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图21说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图22说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图23说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图24说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图25说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图26说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图27说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图28说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图29说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图30说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图31说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图32明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图33说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

图34说明根据本公开的一些实施例的用于制造电子装置的方法的实例的一或多个阶段。

具体实施方式

贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据结合附图作出的详细描述将容易地理解本公开的实施例。

以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本发明的某些方面。当然，这些只是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征形成在第二特征上面或上可包含第一特征和第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或安置以使得第一特征和第二特征可不直接接触的实施例。另外，本发明可以在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

在包含rf裸片的封装中，重布层结构可用以与rf裸片耦合。归因于阻抗匹配问题，此类重布层结构通常设计为5p5m结构。此类5p5m结构的比较性制造过程包含提供载体，其上安置有晶种层(或金属离型膜)，在晶种层上形成具有第一穿孔的第一钝化层(firstpassivationlayer,p1)，在p1上和第一穿孔中形成第一金属层(firstmetallayer,m1)，在p1上形成具有第二穿孔并覆盖m1的第二钝化层(p2)，在p2上和第二穿孔中形成第二金属层(m2)以电连接m1，并且接着以类似方式依序形成第三钝化层(p3)、第三金属层(m3)、第四钝化层(p4)、第四金属层(m4)、第五钝化层(p5)和第五金属层(m5)。

m1仅用于外部连接目的。m1位于第一穿孔中的部分贯穿p1且从p1暴露以形成球垫。第一穿孔的面积可略大于第二穿孔的面积，且第二穿孔位于第一穿孔正上方。m2位于p2的第二穿孔中的部分形成导电介层孔(conductivevia)，其位于m1的球垫上，形成“堆叠介层孔(via-on-via)结构”。围绕第一穿孔的p1和m1的不平坦结构会导致用于形成m2的导电介层孔的光阻(photoresist)无法充分暴光和显影。因此，重布层结构的良率较低。类似地，m5为仅用于外部连接的凸块下金属化层(underbumpmetallization,ubm)。

在形成5p5m结构之后，附接至少一个半导体裸片到5p5m结构，且形成封装体(encapsulant)以覆盖半导体裸片和5p5m结构。接着，移除载体，且通过蚀刻来移除晶种层(或金属离型膜)。m1位于p1的第一穿孔中的部分从p1暴露以形成球垫，且电连接元件连接到所述球垫以用于外部连接。接着，进行单切过程(singulationprocess)以形成多个单独封装结构。

在此类5p5m结构的制造过程期间，五个金属层中的每一个皆是使用对应于其布局(layout)的不同的图案化光阻所形成，因此此类5p5m结构的制造过程必须使用五个不同的光罩(photomasks)。另外，形成钝化层和金属层通常耗时约10天，因此形成5p5m结构通常需要约60天的总制造时间。因此，制造成本较高。此外，此类5p5m结构的厚度较大，容易导致翘曲和脱层问题。通常，每个钝化层会增加约100μm到约500μm的翘曲。

如上文所描述，球垫由m1形成，且其材料为铜。连接到球垫的电连接元件可由焊料球(solderball)或焊膏(solderpaste)制成，例如，通过焊料球安装过程或焊膏印刷过程制成。焊料球的大小通常小于焊膏的大小。然而，由于焊料球主要由锡组成，易形成金属间化合物(imc)于球垫(由铜制成)与电连接元件(由锡制成)之间的焊接点边界处。此类imc会减小球垫与焊料球之间的接合强度。增加m1的厚度(例如，大于8μm)可补偿imc的效应，但会对应地增加封装的总厚度。此外，随着厚度的增加，位于p1上的m1的延伸部分与m2之间的间隙减小，因此容易导致m1的延伸部分与m2之间的短路。可通过减小位于p1上的m1的延伸部分的面积避免此类短路。然而，面积减小的m1的延伸部分无法提供对球垫的充分支撑。当电连接元件连接到球垫时，电连接元件的重量会导致m1脱层。

另一方面，焊膏的材料的含锡率小于焊料球，因此可防止形成于球垫与电连接元件之间的imc。然而，焊膏印刷过程仅能形成大于250μm*250μm的电连接元件(由于网版印刷板的开口大小大于250μm*250μm)。因此，球垫的大小会对应地增加，其不利地于封装的布局。

本公开解决以上问题中的至少一部分，并提供改进的布线结构、改进的电子装置和用于制造所述电子装置的改进技术。在所述电子装置中且类似地在所述布线结构中，重布层(例如，m2)直接位于电路结构(例如，m1)上以形成导电结构，且电路结构的一部分从绝缘层(p1)暴露以用于外部连接。重布层和电路结构在导电结构中组合，并且可使用相同光罩和/或相同图案化光阻形成。可省略其间的绝缘层(例如，p2)。因此，可减小制造过程的成本。

图1说明根据本公开的一些实施例的电子装置1的截面图。电子装置1包含第一绝缘层10、下部导电结构2、至少一个中间导电结构3、上部导电结构4、多个绝缘层(例如，第二绝缘层20、第三绝缘层30和第四绝缘层40)、凸块下金属化层5、至少一个半导体裸片6、封装体16和至少一个电连接元件14。

第一绝缘层10具有上表面101和与上表面101相对的下表面102。第一绝缘层10界定贯穿第一绝缘层10的第一开口104。第一开口104具有侧壁103。第一绝缘层10的材料可包含绝缘材料、钝化材料、介电材料(dielectricmaterial)或阻焊剂材料(solderresistmaterial)，例如苯并环丁烯(benzocyclobutene,bcb)类聚合物或聚酰亚胺(polyimide,pi)。在一些实施例中，第一绝缘层10可包含固化光可成像介电(photoimageabledielectric,pid)材料，例如包含光引发剂的环氧树脂或pi。第一绝缘层10的厚度可为约7μm。

下部导电结构2位于第一绝缘层10的上表面101上和第一绝缘层10的第一开口104中。下部导电结构2包含依序位于第一绝缘层10上的下部晶种层21、下部电路结构22和下部重布层23。

下部晶种层21位于第一绝缘层10的上表面101上，以及第一绝缘层10的第一开口104的侧壁103上。下部晶种层21位于第一绝缘层10与下部电路结构22之间。在一些实施例中，下部晶种层21不从第一绝缘层10的下表面102暴露。也就是说，下部晶种层21邻近于绝缘层10的下表面102的部分被移除或省略。下部晶种层21的材料可为钛、铜、另一金属或合金。在一些实施例中，如图1中所示，下部晶种层21包含钛层211和铜层212。然而，下部晶种层21可包含更多或更少层，或可省略。钛层位于第一绝缘层10的上表面101和第一绝缘层10的第一开口104的侧壁103上并与其接触。铜层212位于钛层211上并与其接触。钛层211的厚度可为约0.1μm，且铜层212的厚度可为约0.2μm。

下部电路结构22位于第一绝缘层10的上表面101上，以及第一绝缘层10的第一开口104中。如图1中所示，下部电路结构22位于下部晶种层21上并将其完全覆盖。下部电路结构22可接触下部晶种层21。

下部电路结构22包含多个金属层(例如，第一屏障层24、润湿层25和第二屏障层26)。第一屏障层24、润湿层25和第二屏障层26依序位于下部晶种层21上。第一屏障层24位于第一绝缘层10的上表面101上，以及第一绝缘层10的第一开口104的侧壁103上。第一屏障层24位于下部晶种层21上，且可接触和完全覆盖下部晶种层21，例如下部晶种层21的铜层212。在一些实施例中，第一屏障层24不从第一绝缘层10的下表面102暴露。也就是说，第一屏障层24邻近于绝缘层10的下表面102的部分被移除或省略。

润湿层25位于第一绝缘层10的上表面101上，以及第一绝缘10的第一开口104中。润湿层25位于第一屏障层24上，且可接触和完全覆盖第一屏障层24。由于下部晶种层21和第一屏障层24邻近于绝缘层10的下表面102的部分被移除或省略，润湿层25的部分254从下部晶种层21和第一屏障层24以及从第一绝缘层10的下表面102暴露。润湿层25的暴露部分254形成球垫以用于外部连接。

第二屏障层26位于第一绝缘层10的上表面101上，以及第一绝缘10的第一开口104中。第二屏障层26位于润湿层25上，并且可接触和完全覆盖润湿层25。

下部电路结构22包含接合区22a和延伸区22b。在一些实施例中，接合区22a内和延伸区22b内的下部电路结构22的每一层可同时且一体地形成(formedconcurrentlyandintegrally)为单体结构(monolithicstructure)。接合区22a从第一绝缘层10的下表面102暴露并包含润湿层25的暴露部分254作为球垫以用于外部连接。如图1中所示出，由于第一屏障层24邻近于绝缘层10的下表面102的部分被移除或省略，因此接合区22a包含或由两个金属层，即润湿层25和第二屏障层26组成。所述接合区22a不包含第一屏障层24，因此接合区22a从第一绝缘层10的下表面102凹入。

延伸区22b连接到接合区22a并从其延伸。延伸区22b位于第一绝缘层10的第一开口104的侧壁103上，以及第一绝缘层10的上表面101上。如图1中所示，延伸区22b包含或由三个层，即第一屏障层24、润湿层25和第二屏障层26组成。相应地，接合区22a的金属层的层数不同于延伸区22b的金属层的层数。

第一屏障层24和第二屏障层26的材料可包含镍。润湿层25的材料可包含金。第一屏障层24的厚度可为约1μm，润湿层25的厚度可为约0.3μm，且第二屏障层26的厚度可为约3μm。在一些实施例中，第一屏障层24、润湿层25和第二屏障层26可使用相同光罩和/或相同图案化光阻通过镀覆(plating)形成。因此，包含第一屏障层24、润湿层25和第二屏障层26的下部电路结构22的外围壁(peripheralwall)223为连续的(continuous)。也就是说，第一屏障层24、润湿层25和第二屏障层26的外围壁彼此共平面(coplanar)。

下部重布层23位于第一绝缘层10的上表面101上，以及第一绝缘10的第一开口104中。下部重布层23位于下部电路结构22上，且可接触和完全覆盖下部电路结构22，例如下部电路结构22的第二屏障层26。下部重布层23可包含至少一个垫和至少一个迹线(trace)。下部重布层23的材料可包含例如铜、另一导电金属、或其合金。下部重布层23的厚度可为约4.3μm。下部重布层23可使用与下部电路结构22相同的光罩和/或相同的图案化光阻通过镀覆形成。因此，下部重布层23的外围壁233可与下部电路结构22的外围壁223对准(align)。也就是说，下部重布层23的外围壁233可与下部电路结构22的外围壁223共平面。下部重布层23可与下部电路结构22共形(conformal)。下部重布层23的布局可与下部电路结构22的布局基本上相同。

第二绝缘层20覆盖第一绝缘层10和下部导电结构2的至少部分。如图1中所示，第二绝缘层20位于第一绝缘层10的上表面101上。第二绝缘层20具有上表面201和与上表面201相对的下表面202。第二绝缘层20界定贯穿第二绝缘层20的第二开口204以暴露下部导电结构2的下部重布层23的一部分。第二绝缘层20的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如苯并环丁烯类聚合物或聚酰亚胺。在一些实施例中，第二绝缘层20可包含经固化光可成像介电材料，例如包含光引发剂的环氧树脂或pi。第二绝缘层20的厚度可为约9μm。

中间导电结构3位于上部导电结构4与下部导电结构2之间。如图1中所示，中间导电结构3位于第二绝缘层20的上表面201上。图1仅示出一个中间导电结构3。然而，电子装置1可包含多于一个中间导电结构3。中间导电结构3延伸到第二绝缘层20的第二开口204中以形成导电介层孔38。也就是说，中间导电结构3的导电介层孔38贯穿第二绝缘层20。中间导电结构3通过导电介层孔38电连接到下部导电结构2。

中间导电结构3包含依序位于第二绝缘层20上的中间晶种层31和中间重布层32。中间晶种层31的材料可为钛、铜、另一金属或合金。图1示出由仅一个层组成的中间晶种层31。然而，中间晶种层31可包含多于一个层，或可省略。中间重布层32位于中间晶种层31上并将其完全覆盖。中间重布层32可包含至少一个垫和至少一个迹线。中间重布层32的材料可包含例如铜、另一导电金属或其合金。中间重布层32的厚度可为约8μm。

第三绝缘层30覆盖第二绝缘层20和中间导电结构3的至少部分。如图1中所示，第三绝缘层30位于第二绝缘层20的上表面201上。第三绝缘层30具有上表面301和与上表面301相对的下表面302。第三绝缘层30界定贯穿第三绝缘层30的第三开口304以暴露中间重布层32的一部分。第三绝缘层30的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如苯并环丁烯(bcb)类聚合物或聚酰亚胺。在一些实施例中，第三绝缘层30可包含经固化光可成像介电材料，例如包含光引发剂的环氧树脂或pi。第三绝缘层30的厚度可为约9μm。

上部导电结构4位于第三绝缘层30的上表面301上。如图1中所示，上部导电结构4位于第三绝缘层30的上表面301上。上部导电结构4延伸到第三绝缘层30的第三开口304中以形成导电介层孔48。也就是说，上部导电结构4的导电介层孔48贯穿第三绝缘层30。上部导电结构4通过导电介层孔48电连接到中间导电结构3。因此，上部导电结构4通过中间导电结构3电连接到下部导电结构2。

导电结构4包含依序位于第三绝缘层30上的上部晶种层41和上部重布层42。上部晶种层41的材料可为钛、铜、另一金属或合金。图1示出由仅一个层组成的上部晶种层41。然而，上部晶种层41可包含多于一个层，或可省略。上部重布层42位于上部晶种层41上并将其完全覆盖。上部重布层42可包含至少一个垫和至少一个迹线。上部重布层42的材料可包含例如铜、另一导电金属或其合金。上部重布层42的厚度可为约8μm。

第四绝缘层40覆盖第三绝缘层30和上部导电结构4的至少部分。如图1中所示，第四绝缘层40位于第三绝缘层30的上表面301上。第四绝缘层40具有上表面401和与上表面401相对的下表面402。第四绝缘层40界定贯穿第四绝缘层40的第四开口404以暴露上部导电结构4的上部重布层42的一部分。第四绝缘层40的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如苯并环丁烯类聚合物或聚酰亚胺。在一些实施例中，第四绝缘层40可包含固化光可成像介电材料，例如包含光引发剂的环氧树脂或pi。第四绝缘层40的厚度可为约9μm。

凸块下金属化层5电连接到上部导电结构4，例如导电结构4的上部重布层42。如图1中所示，凸块下金属化层5位于第四绝缘层40的第四开口404中，且凸块下金属化层5的一部分可在第四绝缘层40的上表面401上延伸。如图1中所示，凸块下金属化层5包含依序位于第四开口404中的凸块下金属化晶种层51、铜层52、镍层53和金层54。凸块下金属化层晶种层51的材料可为钛、铜、另一金属或合金。

半导体裸片6通过凸块下金属化层5电连接到上部导电结构4。举例来说，半导体裸片6包含至少一个凸块垫63和至少一个互连元件64。凸块垫63位于半导体裸片6上，且互连元件64位于凸块下金属化层5上且连接到凸块垫63。在一些实施例中，互连元件64可以由预焊料(pre-solder)或焊料球形成。

封装体16位于第四绝缘层40上，且包封和覆盖半导体裸片6、凸块垫63、互连元件64和凸块下金属化层5。封装体16的材料可为具有或不具有填料的封装化合物(moldingcompound)。

电连接元件14附接到下部导电结构22的接合区22a以用于外部连接。如图1中所示出，电连接元件14附接到由润湿层25的暴露部分254形成的球垫。电连接元件14可以由焊料球形成。在一些实施例中，电连接元件14的最大宽度或直径可为约80μm，或更小。对应地，由润湿层25的暴露部分254形成的球垫的宽度或直径(即，下部电路结构22的接合区22a的宽度或直径)可为约80μm*80μm。在一些实施例中，电连接元件14连接到母板。

在电子装置1中，由于下部重布层23直接位于下部电路结构22上而非经由另一导电金属层位于下部电路结构22上，可省略额外的导电金属层。此外，亦可省略额外的绝缘层，这是由于在下部重布层23与下部电路结构22之间不需要绝缘层。电子装置1包含四个导电金属层(即，下部导电结构2、中间导电结构3、上部导电结构4和凸块下金属化层5)和四个绝缘层(即第一绝缘层10、第二绝缘层20、第三绝缘层30和第四绝缘层40)，而非五个导电金属层和五个绝缘层。因此，可减小电子装置1的形成时间和制造成本。还可减小电子装置1的总厚度，从而避免翘曲和脱层问题。此外，下部重布层23和下部电路结构22可使用相同光罩和/或相同图案化光阻形成，这进一步减小电子装置1的形成时间和制造成本。

此外，由于在接合区22a中省略第一屏障层24(即，润湿层25的部分254从第一屏障层24暴露以作为球垫)，因此电连接元件14可由焊料球而非焊膏形成。也就是说，润湿层25可防止在焊料球(例如，由锡制成)与润湿层25(例如，由金制成)之间形成imc。电子装置1的球垫的大小因此可减小到约80μm*80μm，这比如上文所描述具有由焊膏制成的电连接元件的球垫要小得多。电子装置1中的下部电路结构22的总厚度为约4.3μm，小于上文所描述的由铜制成的球垫的厚度(例如，约8μm)。下部电路结构22的厚度减小有利于减小电子装置1的总厚度，小且有利于防止下部导电结构2与中间导电结构3之间的短路。

由于下部电路结构22具有与下部重布层23相同的布局，因此位于第一绝缘层10的上表面101上的下部电路结构22的延伸区22b的面积具有较大的面积。下部电路结构22的延伸区22b因此可提供对下部电路结构22的接合区22a的充分支撑，从而防止由连接到接合区22a的电连接元件14的重量所导致的脱层。此外，由于接合区22a从第一绝缘层10的下表面102凹入，因此电连接元件14与下部导电结构2之间的接触面积增加，因此改进其间的接合强度。

由于下部晶种层21(例如，下部晶种层21的铜层212)由铜制成且润湿层25由金制成，当下部晶种层21直接接触润湿层25时可能会产生imc。然而，位于其间的第一屏障层24可防止此类imc。类似地，关于由金制成的润湿层25和由铜制成的下部重布层23，位于其间的第二屏障层26可防止当润湿层25直接接触下部重布层23时可能会产生的imc。

图2说明图1中示出的区域“a”的放大视图。应注意，图2示出根据本公开的一些实施例的包含在电子装置1中的布线结构12。

布线结构12包含绝缘层(例如，第一绝缘层10)和导电结构(例如，下部导电结构2)。

第一绝缘层10具有上表面101和与上表面101相对的下表面102。第一绝缘层10界定贯穿第一绝缘层10的开口(例如，第一开口104)。第一开口104具有侧壁103。下部导电结构2位于第一绝缘层10的上表面101上和第一绝缘层10的第一开口104中。下部导电结构2包含依序位于第一绝缘层10上的下部晶种层21、下部电路结构22和下部重布层23。

下部晶种层21位于第一绝缘层10的上表面101上，以及第一绝缘层10的第一开口104的侧壁103上。下部晶种层21位于第一绝缘层10与下部导电结构22之间。在一些实施例中，下部晶种层21不从第一绝缘层10的下表面102暴露。也就是说，下部晶种层21邻近于绝缘层10的下表面102的部分被移除或省略。相应地，下部晶种层21界定贯穿晶种层21的穿孔210。下部晶种层21的穿孔210位于第一绝缘层10的开口104处。下部晶种层21的穿孔210的中心轴与绝缘层10的开口104的中心轴对准。下部晶种层21的材料可为钛、铜、另一金属或合金。在一些实施例中，如图2中所示，下部晶种层21包含钛层211和铜层212。然而，下部晶种层21可包含更多或更少层，或可省略。钛层211位于第一绝缘层10的上表面101和第一绝缘层10的第一开口104的侧壁103上并与其接触。铜层212位于钛层211上并与其接触。

下部电路结构22位于第一绝缘层10的上表面101上，以及第一绝缘层10的第一开口104中。如图2中所示，下部电路结构22位于下部晶种层21上并将其完全覆盖。下部电路结构22可接触下部晶种层21。

下部电路结构22包含多个金属层(例如，第一屏障层24、润湿层25和第二屏障层26)。第一屏障层24、润湿层25和第二屏障层26依序位于下部晶种层21上。第一屏障层24位于第一绝缘层10的上表面101上，以及第一绝缘层10的第一开口104的侧壁103上。第一屏障层24位于下部晶种层21上，且可接触并完全覆盖下部晶种层21，例如下部晶种层21的铜层212。在一些实施例中，第一屏障层24不从第一绝缘层10的下表面102暴露。也就是说，第一屏障层24邻近于绝缘层10的下表面102的部分被移除或省略。相应地，第一屏障层24界定贯穿第一屏障层24的穿孔240。第一屏障层24的穿孔240可与晶种层21的穿孔210大致上对准并连通(communicate)。

润湿层25位于第一绝缘层10的上表面101上，以及第一绝缘10的第一开口104中。润湿层25位于第一屏障层24上，可接触和完全覆盖第一屏障层24。由于下部晶种层21和第一屏障层24邻近于绝缘层10的下表面102的部分被移除或省略，因此润湿层25的部分254从下部晶种层21和第一屏障层24，以及从第一绝缘层10的下表面102暴露。也就是说，润湿层25的部分254从下部晶种层21的穿孔210和第一屏障层24的穿孔240暴露，且从第一绝缘层10的下表面102暴露。润湿层25的暴露部分254形成球垫以用于外部连接。

第二屏障层26位于第一绝缘层10的上表面101上，以及第一绝缘10的第一开口104中。第二屏障层26位于润湿层25上，且可接触润湿层25。第一屏障层24和第二屏障层26的材料可包含镍。润湿层25的材料可包含金。

下部电路结构22包含接合区22a和延伸区22b。接合区22a从第一绝缘层10的第一开口104暴露且包含润湿层25的暴露部分254和第二屏障层26。延伸区22b连接到接合区22a并从其延伸。延伸区22b位于第一绝缘层10的第一开口104的侧壁103上，以及第一绝缘层10的上表面101上。

下部重布层23位于第一绝缘层10的上表面101上，以及第一绝缘10的第一开口104中。下部重布层23位于下部电路结构22上，且可接触并完全覆盖下部电路结构22，例如下部电路结构22的第二屏障层26。下部重布层23的材料可包含例如铜、另一导电金属或其合金。

图3说明根据本公开的一些实施例的电子装置1a的截面图。电子装置1a类似于图1中示出的电子装置1，不同之处在于在电子装置1a中省略凸块下金属化层5，且电子装置1的上部导电结构4替换为电子装置1a中的上部导电结构4a。

如图3中所示出，电子装置1a中的上部导电结构4a包含依序位于第三绝缘层30上的上部晶种层41、上部重布层42和上部电路结构43。上部晶种层41的材料可为钛、铜、另一金属或合金。图3示出由仅一个层组成的上部晶种层41。然而，上部晶种层41可包含多于一个层，或可省略。上部重布层42位于上部晶种层41上并将其完全覆盖。上部重布层42可包含至少一个垫和至少一个迹线。上部重布层42的材料可包含例如铜、另一导电金属或其合金。

上部电路结构43包含多个金属层。上部电路结构43可接触并完全覆盖上部重布层42。举例来说，上部电路结构43包含依序位于上部重布层42上的镍层44、钯层45和金层46。镍层44和钯层45用于铜屏障功能，且金层46用于润湿功能以用于与互连元件64a连接。上部电路结构43可使用与上部重布层42相同的光罩和/或相同的图案化光阻通过镀覆形成。因此，上部电路结构43的外围壁433可与上部重布层42的外围壁423对准。上部电路结构43可与上部重布层42共形。上部电路结构43的布局可与上部重布层42的布局基本上相同。

由于在图3中示出的电子装置1a中省略图1中示出的电子装置1的凸块下金属化层5，因此电子装置1a中的半导体裸片6电连接到上部导电结构4a(例如，上部电路结构43的金层46)而非凸块下金属化层5。举例来说，第四绝缘层40界定定位成大致上对应于第三绝缘层30的第三开口304的第四开口404a。第四绝缘层40的第四开口404a暴露上部导电结构4a的部分(例如，导电介层孔48)，且半导体裸片6通过至少一个互连元件64a连接到上部导电结构4a的暴露部分。互连元件64a可以由焊料球，例如由锡制成的焊料球，形成。

在电子装置1a中，由于上部电路结构43直接位于上部重布层42上，因此可省略凸块下金属化层(例如，图1中示出的电子装置1的凸块下金属化层5)。因此，可进一步减小电子装置1a的形成时间、制造成本和总厚度。此外，上部电路结构43和上部重布层42可使用相同光罩和/或相同图案化光阻形成。

图4到图28说明根据本公开的一些实施例的用于制造电子装置的方法。在一些实施例中，所述方法用于制造例如图1中示出的电子装置1的电子装置。

参考图4，提供第一载体90。第一载体90可由玻璃制成，且可包含位于其上的离型膜。接着，通过例如溅镀(sputtering)形成基底晶种层91在第一载体90的离型膜上。基底晶种层91可由铜制成。

参考图5，形成第一绝缘层10在基底晶种层91上。第一绝缘层10具有上表面101和与上表面101相对的下表面102。形成第一开口104贯穿第一绝缘层10和暴露基底晶种层91的部分。第一开口104具有侧壁103。第一绝缘层10的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如苯并环丁烯类聚合物或聚酰亚胺。在一些实施例中，第一绝缘层10可包含固化光可成像介电材料，例如包含光引发剂的环氧树脂或pi。第一绝缘层10的厚度可为约7μm。

参考图6，通过例如溅镀形成下部晶种层21在第一绝缘层10的上表面上且在第一绝缘层10的第一开口104中。下部晶种层21的材料可为钛、铜、另一金属或合金。在一些实施例中，如图6中所示，下部晶种层21包含钛层211和铜层212。然而，下部晶种层21可包含更多或更少层。钛层211位于第一绝缘层10的上表面101和第一绝缘层10的第一开口104的侧壁103上并与其接触。铜层212位于钛层211上并与其接触。钛层211的厚度可为约0.1μm，且铜层212的厚度可为约0.2μm。

参考图7，安置第一光阻剂层92a在第一绝缘层10和下部晶种层21上。接着，暴露第一光阻层92a于图案化的强光。举例来说，安置第一光罩94a邻近于第一光阻层92a，以便覆盖第一光阻层92a的一部分。接着，暴露第一光阻层92a于发光源96。

参考图8，接着通过显影剂显影第一光阻层92a。也就是说，图案化第一光阻层92a以界定多个开口921a，以暴露位于第一绝缘层10的上表面102上和第一绝缘层10的第一开口104中的下部晶种层21的部分。

参考图9，依序形成第一屏障层24、润湿层25和第二屏障层26以形成下部电路结构22在下部晶种层21上。通过例如镀敷形成下部电路结构22于第一光阻层92a的开口921a中和下部晶种层21上。下部电路结构22包含多个金属层(例如，第一屏障层24、润湿层25和第二屏障层26)。第一屏障层24形成于下部晶种层21上，且可接触下部晶种层21，例如下部晶种层21的铜层212。润湿层25形成于第一屏障层24上，且可接触并完全覆盖第一屏障层24。第二屏障层26形成于润湿层25上，且可接触并完全覆盖润湿层25。第一屏障层24和第二屏障层26的材料可包含镍。润湿层25的材料可包含金。第一屏障层24的厚度可为约1μm，润湿层25的厚度可为约0.3μm，且第二屏障层26的厚度可为约3μm。由于第一屏障层24、润湿层25和第二屏障层26使用相同光罩94a和/或相同图案化光阻92a形成，因此包含第一屏障层24、润湿层25和第二屏障层26的下部电路结构22的外围壁223为连续的。

参考图10，通过例如镀敷形成下部重布层23在第一光阻层92a的开口921a中和下部电路结构22上。下部重布层23形成于下部电路结构22的第二屏障层26的表面上。下部重布层23可接触并完全覆盖下部电路结构22，例如下部电路结构22的第二屏障层26。下部重布层23可包含至少一个垫和至少一个迹线。下部重布层23的材料可包含例如铜、另一导电金属或其合金。下部重布层23的厚度可为约4.3μm。

如图9和10中所示，下部电路结构22和下部重布层23是使用相同光阻(例如，第一光阻92a)形成的。也就是说，下部电路结构22和下部重布层23是使用相同光罩(例如，第一光罩94b)形成的。因此下部重布层23的外围壁233可与下部电路结构22的外围壁223对准。下部重布层23可与下部电路结构22共形。下部重布层23的布局可与下部电路结构22的布局基本上相同。

参考图11，移除第一光阻层92a，且通过例如蚀刻移除下部晶种层21不被下部导电结构22覆盖的部分。相应地，形成下部导电结构2，其包含下部晶种层21、下部电路结构22和下部重布层23。下部导电结构2位于第一绝缘层10的上表面101上和第一绝缘层10的第一开口104中。下部晶种层21位于第一绝缘层10与下部导电结构22之间。下部电路结构22，例如下部电路结构22的第一屏障层24，可完全覆盖下部晶种层21。

参考图12，形成第二绝缘层20在第一绝缘层10上。第二绝缘层20覆盖第一绝缘层10和下部导电结构2的至少部分。如图12中所示，第二绝缘层20位于第一绝缘层10的上表面101上。第二绝缘层20具有上表面201和与上表面201相对的下表面202。形成第二开口204贯穿第二绝缘层20，以暴露下部重布层23的一部分。第二绝缘层20的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如苯并环丁烯(bcb)类聚合物或聚酰亚胺(pi)。在一些实施例中，第二绝缘层20可包含固化光可成像介电材料，例如包含光引发剂的环氧树脂或pi。第二绝缘层20的厚度可为约9μm。

参考图13，通过例如溅镀形成中间晶种层31在第二绝缘层20的上表面201上和第二绝缘层20的第二开口204中。中间晶种层31的材料可为钛、铜、另一金属或合金。图13示出由仅一个层组成的中间晶种层31。然而，中间晶种层31可包含多于一个层。

参考图14，安置第二光阻92b在第二绝缘层20和中间晶种层31上。图案化第二光阻层92b以界定多个开口921b，以暴露中间晶种层31的位于第二绝缘层20的上表面201上和第二绝缘层20的第二开口204中的部分。

参考图15，通过例如镀敷形成中间重布层32在第二光阻层92b的开口921b中和中间晶种层31上。中间重布层32位于中间晶种层31上。中间重布层32可包含至少一个垫和至少一个迹线。中间重布层32的材料可包含例如铜、另一导电金属或其合金。中间重布层32的厚度可为约8μm。接着，移除第二光阻层92b，且通过例如蚀刻移除中间晶种层31不被中间重布层32覆盖的部分。相应地，形成中间导电结构3并包含中间晶种层31和中间重布层32。中间导电结构3位于第二绝缘层20的上表面201上。中间导电结构3延伸到第二绝缘层20的第二开口204中以形成导电介层孔38。也就是说，中间导电结构3的导电介层孔38贯穿第二绝缘层20。中间导电结构3通过导电介层孔38电连接到下部导电结构2。

参考图16，形成第三绝缘层30在第二绝缘层20上。第三绝缘层30覆盖第二绝缘层20和中间导电结构3的至少部分。如图16中所示，第三绝缘层30位于第二绝缘层20的上表面201上。第三绝缘层30具有上表面301和与上表面301相对的下表面302。形成贯穿第三绝缘层30的第三开口304以暴露中间重布层32的一部分。第三绝缘层30的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如苯并环丁烯(bcb)类聚合物或聚酰亚胺(pi)。在一些实施例中，第三绝缘层30可包含固化光可成像介电材料，例如包含光引发剂的环氧树脂或pi。第三绝缘层30的厚度可为约9μm。

参考图17，通过例如溅镀形成上部晶种层41在第三绝缘层30的上表面302上和第三绝缘层30的第三开口304中。上部晶种层41的材料可为钛、铜、另一金属或合金。图17示出由仅一个层组成的上部晶种层41。然而，上部晶种层41可包含多于一个层。

参考图18，安置第三光阻92c在第三绝缘层30上。图案化第三光阻层92c以界定多个开口921c，以暴露上部晶种层41位于第三绝缘层30的上表面302上和第三绝缘层30的第三开口304中的部分。

参考图19，通过例如镀敷形成上部重布层42在第三光阻层92c的开口921c中和上部晶种层41上。上部重布层42位于上部晶种层41上。上部重布层42可包含至少一个垫和至少一个迹线。上部重布层42的材料可包含例如铜、另一导电金属或其合金。上部重布层42的厚度可为约8μm。接着，移除第三光阻层92c，且通过例如蚀刻移除上部晶种层41不被中间重布层42覆盖的部分。相应地，形成上部导电结构4，其包含上部晶种层41和上部重布层42。上部导电结构4位于第三绝缘层30的上表面301上。如图19中所示，上部导电结构4位于第三绝缘层30的上表面301上。上部导电结构4延伸到第三绝缘层30的第三开口304中以形成导电介层孔48。也就是说，上部导电结构4的导电介层孔48贯穿第三绝缘层30。上部导电结构4通过导电介层孔48电连接到中间导电结构3。因此，上部导电结构4通过中间导电结构3电连接到下部导电结构2。中间导电结构3位于上部导电结构2与下部导电结构4之间。

参考图20，在第三绝缘层30上形成第四绝缘层40。第四绝缘层40覆盖上部导电结构4的至少部分。如图20中所示，第四绝缘层40位于第三绝缘层30的上表面301上。第四绝缘层40具有上表面401和与上表面401相对的下表面402。形成贯穿第四绝缘层40的第四开口404以暴露上部重布层42的一部分。第四绝缘层40的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如苯并环丁烯类聚合物或聚酰亚胺。在一些实施例中，第四绝缘层40可包含固化光可成像介电材料，例如包含光引发剂的环氧树脂或pi。第四绝缘层40的厚度可为约9μm。

参考图21，通过例如溅镀形成凸块下金属化晶种层51在第四绝缘层40的上表面401上。凸块下金属化晶种层51的材料可为钛、铜、另一金属或合金。

参考图22，安置第四光阻92d在第四绝缘层40上。图案化第四光阻层92d以界定多个开口921d，以暴露凸块下金属化晶种层51位于第四绝缘层40的上表面401上和第四绝缘层40的第四开口404中的部分。

参考图23，通过例如镀敷，依序形成铜层52、镍层53和金层54在第四光阻层92d的开口921d中和凸块下金属化晶种层51上。接着，移除第四光阻层92d，且通过例如蚀刻移除凸块下金属化晶种层51不被铜层52覆盖的部分。相应地，形成凸块下金属化层5，其包含凸块下金属化晶种层51、铜层52、镍层53和金层54。凸块下金属化层5位于第四绝缘层40的第四开口404中，且凸块下金属化层5的一部分可在第四绝缘层40的上表面401上延伸。

参考图24，将半导体裸片6连接到凸块下金属化层5。半导体裸片6通过凸块下金属化层5电连接到上部导电结构4。举例来说，半导体裸片6包含至少一个凸块垫63和至少一个互连元件64。凸块垫63位于半导体裸片6上，且互连元件64位于凸块下金属化层5上并连接到凸块垫63。在一些实施例中，互连元件64可以由预焊料或焊料球形成。接着，在第四绝缘层40上形成封装体16以包封并覆盖半导体裸片6、凸块垫63、互连元件64和凸块下金属化层5。封装体16的材料可为具有或不具有填料的封装化合物。

参考图25，将第二载体90a通过粘附层98附接到封装体16。第二载体90a可与第一载体90相同或不同。

参考图26，移除第一载体90，且暴露基底晶种层91。

参考图27，通过例如蚀刻移除基底晶种层91。在一些实施例中，同时移除第一屏障层24和下部晶种层21邻近于第一绝缘层10的下表面102的部分，形成贯穿第一屏障层24的穿孔(例如，图2中示出的穿孔240)和贯穿下部晶种层21的穿孔(例如，图2中示出的穿孔210)。也就是说，第一屏障层24的一部分被蚀刻，以暴露润湿层25的部分254。相应地，第一屏障层24仅位于第一绝缘层10的上表面101和第一绝缘层10的第一开口104的侧壁103上，且不从第一绝缘层10的下表面102和下部晶种层21的穿孔210(图2)暴露。润湿层25位于第一绝缘层10的上表面101上，以及第一绝缘10的第一开口104中。润湿层25的部分254从下部晶种层21的穿孔210(图2)和第一屏障层24的穿孔240(图2)，以及从第一绝缘层10的下表面102暴露。润湿层25的暴露部分254形成球垫以用于外部连接。

下部电路结构22包含接合区22a和延伸区22b。接合区22a内和延伸区22b内的下部电路结构22的每一层可同时且一体地形成为单体结构。接合区22a从第一绝缘层10的下表面102暴露，并包含润湿层25的暴露部分254作为球垫以用于外部连接。如图27中所示出，接合区22a由两个金属层，即润湿层25和第二屏障层26组成，且从第一绝缘层10的下表面102凹入。

延伸区22b连接到接合区22a并从其延伸。延伸区22b位于第一绝缘层10的第一开口104的侧壁103上，以及第一绝缘层10的上表面101上。如图27中所示，延伸区22a由三个金属层，即第一屏障层24、润湿层25和第二屏障层26组成。相应地，接合区22a的金属层的层数不同于延伸区22b的金属层的层数。

参考图28，将至少一个电连接元件14附接到润湿层25的暴露部分254以用于外部连接。换句话说，电连接元件14附接到下部导电结构2的接合区22a。如图28中所示，电连接元件14附接到由润湿层25的暴露部分254形成的球垫。电连接元件14可以由焊料球形成。在一些实施例中，电连接元件14的最大直径或宽度可为约80μm，或更小。对应地，由润湿层25的暴露部分254形成的球垫的大小(即，下部电路结构22的接合区22a的大小)可为约80μm*80μm。接着，进行单切过程，且移除第二载体90a和粘附层98，形成如图1中所示的电子装置1。在一些实施例中，接着可通过将电连接元件附接到母板，使电子装置1电连接到母板。

图29到图34说明根据本公开的一些实施例的用于制造电子装置的方法。在一些实施例中，所述方法用于制造例如图3中所示的电子装置1a的电子装置。所说明过程的初始阶段与图4到图17中所示的阶段相同或类似。图29描绘在图17中描绘的阶段之后的阶段。

参考图29，安置第五光阻层92e在第三绝缘层30和上部晶种层41上。接着，将第五光阻层92e暴露于图案化的强光。举例来说，安置第五光罩94e邻近于第五光阻层92e，以便覆盖第五光阻层92e的一部分。接着，暴露第五光阻层92e于发光源96。

参考图30，接着通过显影剂显影第五光阻层92e。也就是说，图案化第五光阻层92e以界定多个开口921e，以暴露上部晶种层41位于第三绝缘层30的上表面302上和第三绝缘层30的第三开口304中的部分。

参考图31，通过例如镀敷形成上部重布层42在第五光阻层92e的开口921e中和上部晶种层41上。上部重布层42可包含至少一个垫和至少一个迹线。上部重布层42的材料可包含例如铜、另一导电金属或其合金。

参考图32，通过例如镀敷形成上部电路结构43在第五光阻层92e的开口921e中和上部重布层42上。上部电路结构43包含多个金属层。上部电路结构43可接触并完全覆盖上部重布层42。举例来说，上部电路结构43包含依序形成于上部重布层42上的镍层44、钯层45和金层46。镍层44和钯层45用于铜屏障功能，且金层46用于润湿功能以用于与互连元件64a(图3)连接。如图31和32中所示，由于上部电路结构43使用与上部重布层42相同的光罩(例如，第五光罩94e)和/或相同的图案化光阻(例如，第五光阻92e)形成，因此上部电路结构43的外围壁433与上部重布层42的外围壁423对准。上部电路结构43可与上部重布层42共形。上部电路结构43的布局可与上部重布层42的布局基本上相同。

参考图33，移除第五光阻层92e，且通过例如蚀刻移除上部晶种层41不被上部重布层42覆盖的部分。相应地，形成上部导电结构4a，其包含上部晶种层41、上部重布层42和上部电路结构43。上部重布层42可完全覆盖上部晶种层41。上部导电结构4延伸到第三绝缘层30的第三开口304中以形成导电介层孔48。也就是说，上部导电结构4的导电介层孔48贯穿第三绝缘层30。上部导电结构4通过导电介层孔48电连接到中间导电结构3。因此，上部导电结构4通过中间导电结构3电连接到下部导电结构2。

参考图34，形成第四绝缘层40在第三绝缘层30上。第四绝缘层40覆盖上部导电结构4a的至少部分。如图34中所示出，第四绝缘层40位于第三绝缘层30的上表面301上。第四绝缘层40具有上表面401和与上表面401相对的下表面402。第四绝缘层40界定第四开口404a，其位置大致上对应于第三绝缘层30的第三开口304。第四绝缘层40的第四开口404a暴露上部导电结构4a的部分(例如，导电介层孔48)。第四绝缘层40的材料可包含绝缘材料、钝化材料、介电材料或阻焊剂材料，例如苯并环丁烯类聚合物或聚酰亚胺。在一些实施例中，第四绝缘层40可包含固化光可成像介电材料，例如包含光引发剂的环氧树脂或pi。第四绝缘层40的厚度可为约9μm，或更小。

在所说明的过程的图34中示出的阶段之后的阶段类似于图24到图28中所示的阶段，因此形成图3中所示的电子装置1a。

除非另外说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所示的取向来指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其限制条件为本公开的实施例的优点是不会因这类布置而有偏差。

如本文中所使用，术语“大致”、“基本上”、“大体上”以及“约”用以描述和考量小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“基本上”相同或相等。

如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共平面的或基本上共平面的。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。

如本文中所使用，术语“导电(conductive)”、“导电性(electricallyconductive)”和“导电率”指代输送电流的能力。导电性材料通常指示对电流流动呈现极少或零对抗的那些材料。导电率的一个量度是西门子每米(s/m)。通常，导电材料是导电率大于约10⁴s/m(例如至少10⁵s/m或至少10⁶s/m)的一种材料。材料的导电率有时可随温度变化。除非另外规定，否则在室温下测量材料的导电率。

另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

虽然已参考本发明的特定实施例描述并说明本发明，但这些描述及说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本揭示的真实精神和范围的情况下，作出各种改变且取代等效物。所述说明可能未必按比例绘制。由于制造过程和公差，本公开中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改意图在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组不是对本公开的限制。