半导体衬底处理方法与流程

本文档的各方面整体涉及用于形成半导体器件的方法。更具体的实施方式涉及在半导体衬底上形成的半导体器件。
背景技术：
：半导体器件通常形成在本身为半导体材料的衬底材料上。硅为用作半导体衬底的常用的半导体材料。通常掺杂硅衬底以帮助形成半导体器件。技术实现要素：在半导体衬底上形成多个半导体器件的方法的实施方式可包括：提供半导体衬底，该半导体衬底具有第一表面、第二表面、尺寸和厚度，其中第二表面与第一表面相对，并且厚度在第一表面和第二表面之间。该方法可包括通过多个半导体器件制造工艺处理半导体衬底以在第一表面上形成多个半导体器件。厚度可介于70微米和500微米之间，并且尺寸可为100mm。半导体衬底可不与载体或支撑件耦接。形成多个半导体器件的方法的实施方式可包括以下各项中的一者、全部或任一者：该方法可包括背磨半导体衬底的第二表面以将厚度减小到期望值。该方法还可包括切割半导体衬底以切割多个半导体器件。该方法还可包括不背磨半导体衬底的第二表面。提供半导体衬底还可包括由晶锭形成半导体衬底，并且对半导体衬底的第一表面或第二表面进行研磨或抛光以将厚度减薄到介于70微米和500微米之间。提供半导体衬底还可包括由厚度介于70微米和500微米之间的晶锭形成半导体衬底，并且对第一表面或第二表面进行研磨或抛光以基本上不减薄厚度。在多个半导体器件制造工艺中的每个期间，厚度可介于70微米和500微米之间。在半导体衬底上形成多个半导体器件的方法的实施方式可包括：提供半导体衬底，该半导体衬底包括第一表面、第二表面、尺寸和厚度，其中第二表面与第一表面相对，并且厚度在第一表面和第二表面之间。该方法可包括通过多个半导体器件制造工艺处理半导体衬底以在第一表面上形成多个半导体器件。厚度可介于100微米和575微米之间，并且尺寸可为150mm。半导体衬底可不与载体或支撑件耦接。形成多个半导体器件的方法的实施方式可包括以下各项中的一者、全部或任一者：该方法可包括背磨半导体衬底的第二表面以将厚度减小到期望值。该方法可包括切割半导体衬底以切割多个半导体器件。该方法可包括不背磨半导体衬底的第二表面。提供半导体衬底还可包括由晶锭形成半导体衬底，并且对半导体衬底的第一表面或第二表面进行研磨或抛光以将厚度减薄到介于100微米和575微米之间。提供半导体衬底可包括由厚度介于100微米和575微米之间的晶锭形成半导体衬底，并且对第一表面或第二表面进行研磨或抛光以基本上不减薄厚度。在多个半导体器件制造工艺中的每个期间，厚度可介于100微米和575微米之间。在半导体衬底上形成多个半导体器件的方法的实施方式可包括：提供半导体衬底，该半导体衬底包括第一表面、第二表面和厚度，其中第二表面与第一表面相对，并且厚度在第一表面和第二表面之间。该方法可包括通过多个半导体器件制造工艺处理半导体衬底以在第一表面上形成多个半导体器件。厚度可介于120微米和600微米之间，并且尺寸可为200mm。半导体衬底可不与载体或支撑件耦接。形成多个半导体器件的方法的实施方式可包括以下各项中的一者、全部或任一者：该方法还可包括背磨半导体衬底的第二表面以将厚度减小到期望值。该方法还可包括切割半导体衬底以切割多个半导体器件。该方法还可包括不背磨半导体衬底的第二表面。提供半导体衬底还可包括由晶锭形成半导体衬底，并且对第一表面或第二表面进行研磨或抛光以将厚度减薄到介于120微米和600微米之间。在多个半导体器件制造工艺中的每个期间，厚度可介于120微米和600微米之间。对于本领域的普通技术人员而言，通过说明书和附图并且通过权利要求书，上述以及其他方面、特征和优点将会显而易见。附图说明将在下文中连同附图来描述各实施方式，其中类似标号表示类似元件，并且：图1为在半导体器件处理之前的半导体衬底的透视图；图2为在半导体器件处理之后和在切割和封装操作之前的图1的衬底的透视图。具体实施方式本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的与预期半导体衬底处理方法符合的许多另外的部件、组装工序和/或方法元素将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管公开了特定实施方式，此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类半导体衬底处理方法以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。参见图1，以透视图示出了半导体衬底2的实施方式。图1中所示的特定类型的半导体衬底为具有两个平坦部的碳化硅衬底。如图所示，衬底2包括第一表面6(平面表面)和与第一表面6相对的第二表面(平面表面)8。如图所示，第一表面6和第二表面8为衬底2的最大平面表面。在第一表面6和第二表面8之间为衬底的厚度8。第一表面6和第二表面8具有周边4，其在图1中所示的实施方式中包括两个平坦部。然而，在各种实施方式中，可不包括平坦部，可仅包括一个平坦部，或可使用晶圆凹口来对衬底进行定向。在其他实施方式中，可不使用平坦部或凹口，使得衬底可为圆形的。在各种实施方式中，衬底2的周边4可为任何封闭的形状，作为非限制性示例，包括圆形、椭圆形、正方形、矩形、不规则形或任何其他封闭的形状。在本文公开的各种方法实施方式中可利用展示出足够的机械强度的各种各样的半导体衬底，通过非限制性示例，包括单晶硅；二氧化硅；玻璃；绝缘体上硅；砷化镓；蓝宝石；红宝石；碳化硅；任何前述的单晶、多晶或非晶形式；以及用于构造半导体器件的任何其他衬底类型。本文公开的特定实施方式可利用碳化硅(sic)半导体衬底和晶锭(碳化硅衬底和晶锭)，包括任何多晶型的sic。存在超过250种不同的多晶型的sic，包括3c-sic、4h-sic和6h-sic多晶型，其中任何一种可用于本文档中公开的各种实施方式中。在本文档中，术语“半导体衬底”也与“晶圆”一起使用，因为晶圆为常见类型的衬底，但不用作指代所有半导体衬底类型的专用术语。在各种实施方式中，sic半导体衬底(诸如单晶sic半导体衬底)不具有立方晶格，而是具有非立方晶格，诸如六方晶格。sic单晶晶格的横向阶梯流动生长的方向与半导体衬底的最大平面表面(第一表面6)不平行。在特定实施方式中，由于非立方晶格(在sic的情况下可为六方晶型)，晶面在与横向阶梯流动生长的方向相同的方向上形成。因此，sic的晶面不与半导体衬底的最大平面表面(第一表面6)平行，而是相对于半导体衬底的平面略微基本上倾斜四度(“偏离角”)。在各种实施方式中，该角度可根据特定晶锭的生长方式以及用于使晶锭生长在约一度至约六度之间的种晶的特性而变化。在各种实施方式中，偏离角可为约4度。在各种实施方式中，该角度在制造晶锭时确定。可使用各种工艺从碳化硅材料的晶锭形成碳化硅衬底。由于碳化硅的高硬度(莫氏硬度等级为9至9.5)，切削和切割碳化硅比其他半导体衬底类型(硅、砷化镓、红宝石、蓝宝石等)更难。在一些实施方式中，使用线或其他锯切来切割碳化硅。在其他实施方式中，激光辐照以对碳化硅晶锭的材料形成内部损坏，接着对激光辐照的晶锭进行超声/兆声处理以分离每个衬底，然后可使用背磨/抛光/打磨操作以抛光碳化硅衬底的表面。在其他实施方式中，可将材料粘附到晶锭的表面上，并且然后使用液氮快速地热冷却，导致对晶锭的材料热冲击并导致碳化硅衬底与晶锭分离。可调整/调节/调适可用于从晶锭切割碳化硅衬底的各种方法中的每种，以根据需要生产不同厚度的碳化硅衬底。这些方法中的每种还需要对每个碳化硅衬底的表面进行一定量的背磨/抛光/打磨，接着将衬底表面分别平坦化并抛光到用于后续制造操作所需的程度。半导体衬底的厚度为衬底的尺寸的函数。例如，对于硅衬底，表1列出了每个晶圆尺寸的衬底的标准厚度。对于六英寸、八英寸和十二英寸的硅晶圆，实际的晶圆尺寸不是直接以英寸为单位(而是mm)来测量的，并且在表1的括号中指示以mm为单位的大致尺寸。尺寸(英寸)厚度(微米)1275237533754(100mm)52556256(150mm)6758(200mm)72512(300mm)775表1在给定晶圆尺寸下的晶圆厚度为与其机械强度相关的半导体材料的材料特性的函数，作为非限制性示例，材料特性诸如屈服强度、抗压强度、拉伸强度、疲劳强度、冲击强度、极限强度、杨氏模量、泊松比和影响材料机械强度的任何其他材料参数。已观察到比表1中的厚度更薄的硅晶圆表现出在制造操作期间不结合到载体或其他支撑件的情况下机械强度不足以进行制造处理步骤的效果。这些包括晶圆偏转、晶圆开裂、晶圆碎裂、当施加局部真空力时(诸如在晶圆处理/运输操作期间)的晶圆破裂和其他不利处理特性。试图处理比硅的标准化厚度更薄的硅晶圆会引起晶圆破裂和产量损失的风险，因为晶圆偏转和减小的晶圆强度的影响可因晶圆在通过各种晶圆厂处理设备系统(制造工具)处理和加工中的损坏或丢失而造成损失。使用本文公开的方法实施方式，在给定厚度下具有足够的机械强度的任何半导体衬底类型可用于通过整个半导体制造工艺(或其部分)以期望晶圆尺寸处理。然而，为了促进较薄晶圆的机械处理，通常被配置为用于常规厚度的硅晶圆的晶圆厂工具将需要被配置为用于与硅晶圆具有相同的晶圆尺寸的较薄半导衬底。配置的性质将取决于所涉及的特定晶圆厂工具，但是作为非限制性示例，可涉及校准用于扫描晶圆盒的晶圆检测系统、调整真空水平、用新的厚度调整光刻机参数、测试晶圆处理机器人、调整晶圆处理机器人上的晶圆检测系统，以及影响衬底检测或处理的任何其他工具功能/参数。作为可通过半导体器件制造工艺处理的具有比相同尺寸的硅衬底更薄的厚度的半导体衬底的非限制性示例，通过关于其机械强度的各种观察到的材料特性，碳化硅具有比硅更高的机械强度。因此，当形成平面半导体衬底时，碳化硅展示出与例如硅衬底相等的衬底机械强度，但是厚度比硅衬底的厚度更薄。因此，比同等尺寸的硅衬底更薄的碳化硅衬底能够在半导体器件制造期间通过相同的晶圆厂工具和操作进行机械处理。可通过半导体器件制造工艺处理的碳化硅衬底的特定厚度将取决于衬底的尺寸。然而，因为碳化硅具有比硅更高的机械强度，所以当与表1中的硅衬底相比时，碳化硅衬底的厚度可随衬底的尺寸变化不大。表2包括按晶圆尺寸的碳化硅衬底的厚度范围列表。尺寸(英寸)厚度(微米)4(100mm)70至500585至5206(150mm)100至5758(200mm)120至600表2对于具有两个平坦部的四英寸(100mm)圆形碳化硅衬底，已观察到用于通过半导体器件处理的足够的机械强度用于约70微米至约500微米的衬底。在一些实施方式中，已观察到厚度小于200微米的100mm晶圆具有足够的机械强度。如果采用载体，可使用以下最小厚度：对于4英寸sic晶圆，约50微米；对于5英寸sic晶圆，约50；对于6英寸sic晶圆，约60微米；并且对于8英寸sic晶圆，约70微米。在各种方法实施方式中，该方法包括提供厚度不大于200微米(200微米或更小)的半导体衬底，并且通过多个半导体器件制造工艺处理半导体衬底以在衬底的第一表面上/中形成多个半导体器件。处理在半导体衬底未与载体或支撑件耦接时进行，作为非限制性示例，载体或支撑件诸如载体晶圆、载体衬底、通过背磨晶圆形成的环(taiko环)、结合到晶圆的环、载体带或可与晶圆耦接和/或由晶圆材料本身形成的任何其他载体或支撑器件。半导体器件制造工艺可通过任何设计来帮助形成半导体器件，作为非限制性示例，包括沉积工艺、蚀刻工艺、光刻工艺、平面化工艺、涂覆工艺、注入工艺、掺杂工艺、化学气相沉积工艺、溅射工艺、蒸发工艺、湿法蚀刻工艺、干法蚀刻工艺、电测试工艺、视觉检测工艺、显微检测工艺、计量工艺、测试工艺以及可用于形成半导体器件的任何其他工艺。在各种实施方式中，这些工艺可以在使用一种或多种类型的制造工具执行的各种顺序处理步骤中执行。参见图2，图1的衬底2被示出为具有在衬底2的第一表面6上形成的多个半导体器件。如前所讨论，衬底2具有周边4，并且衬底本身的厚度存在于第一表面6和第二表面8(衬底背侧)之间。如图所示，在各种实施方式中，形成半导体器件的材料可在衬底2的第一表面6上方向上延伸以在第一表面6的表面上形成各种材料的层。然而，该层不影响衬底材料本身的实际厚度10。例如，如果在其上具有器件的200微米厚的衬底的最终厚度为206微米，那么衬底材料本身的实际厚度仍为200微米，这意味着半导体处理使衬底的最终厚度增加了6微米。如本文所用，术语“厚度”是指半导体衬底本身的材料的厚度，而不是在器件制造处理完成之后或期间观察到的在衬底的第一表面和第二表面之间的距离。在各种实施方式中，厚度在整个多个半导体器件制造工艺中可不改变。在这些实施方式中，半导体衬底通过每个工艺步骤和工具以不大于200微米的厚度处理。然而，在其他实施方式中，半导体衬底可以不大于200微米的厚度(或与表2中公开的晶圆的尺寸对应的厚度范围)仅通过工艺步骤和工具的一部分处理。在各种方法实施方式中，该方法可包括背磨半导体衬底的第二表面以将衬底的厚度减小到期望值。在一些实施方式中，可采用背磨以允许晶圆因与半导体器件的使用和/或封装相关的各种原因甚至更进一步从其原始处理减薄，作为非限制性示例，各种原因包括热传递改进、电性能改进、封装形状因素尺寸减小以及任何其他使用或封装特性或特征。然而，在其他实施方式中，可不使用背磨，因为硅衬底的厚度可能已经是产生所形成的半导体器件的期望用途和/或封装效果所需的厚度。在各种方法实施方式中，在完成制造工艺之后切割半导体衬底。切割可通过多种方法进行，作为非限制性示例，包括锯切、激光切割/划线、水射流切割、划线和破裂，以及设计用于将半导体器件彼此分离的任何其他方法和/或系统。在各种方法实施方式中，半导体衬底可使用本文档公开的任何工艺由晶锭形成，并且然后衬底的第一表面和/或第二表面可被研磨/背磨和/或抛光以将厚度减薄到与表2中公开的晶圆尺寸对应的厚度范围。然而，在其他实施方式中，研磨/背磨和/或抛光工艺可不用于使厚度基本上减薄，而是可简单地用于使衬底的第一表面和/或第二表面平坦化和/或形成期望表面均匀性。在如本文已经公开的那些各种方法实施方式中，衬底的厚度可小于600微米。在特定实施方式中，厚度可不大于575微米(575微米或更小)。在其他特定实施方式中，厚度可不大于500微米(500微米或更小)。这些较薄厚度的衬底可使用本文公开的任何方法由晶锭形成，并且基于特定衬底的机械强度以适当的晶圆尺寸通过多个半导体器件制造工艺处理。在各种实施方式中，600微米厚度或更小、575微米厚度或更小、或500微米厚度或更小的碳化硅衬底可用于各种方法实施方式中以在其上形成半导体器件。在这些实施方式中，这些衬底可以这些厚度通过所有多个半导体工艺步骤处理，或在一些实施方式中，可以这些厚度仅通过工艺步骤的一部分处理。通过使用本文公开的原理的多个半导体制造工艺，本领域的普通技术人员将能够容易地为半导体衬底选择适当的厚度用于处理。用于在半导体衬底上形成多个半导体器件的方法实施方式可包括切割半导体衬底以将厚度减小到期望值。用于形成多个半导体器件的方法实施方式可包括不对半导体衬底的第二表面进行背磨。用于形成多个半导体器件的方法实施方式可包括由晶锭形成半导体衬底，并且对半导体衬底的第一表面或第二表面进行研磨或抛光以将厚度减薄到介于70微米和500微米之间。用于形成多个半导体器件的方法实施方式可包括由晶锭形成半导体衬底，并且对半导体衬底的第一表面或第二表面进行研磨或抛光以将厚度减薄到介于100微米和575微米之间。用于形成多个半导体器件的方法实施方式可包括由晶锭形成半导体衬底，并且对半导体衬底的第一表面或第二表面进行研磨或抛光以将厚度减薄到介于120微米和600微米之间。用于形成多个半导体器件的方法实施方式可包括由厚度介于100微米和575微米之间的晶锭形成半导体衬底，并且对第一表面或第二表面进行研磨或抛光以基本上不减薄厚度。在以上描述中提到半导体衬底处理方法的特定实施方式以及实施部件、子部件、方法和子方法的地方，应当显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他半导体衬底处理方法实施方式。当前第1页12