闪存的制造方法、闪存储器及光罩掩膜版与流程

本发明涉及半导体集成电路制造方法，尤其涉及一种闪存的制造方法、闪存储器及光罩掩膜版。

背景技术：

在半导体集成电路中，闪存储器以其非挥发性(non-volatile)的特点在移动电话、数码相机等消费类电子产品和便携式系统中得到广泛应用。非挥发性存储技术主要有浮栅(floatinggate))技术、分压栅(splitgate)技术以及sonos(silicon-oxide-nitride-oxide-silicon，硅-二氧化硅-氮化硅-二氧化硅-硅)技术，sonos(silicon-oxide-nitride-oxide-silicon，硅/二氧化硅/氮化硅/二氧化硅/硅)型闪存储器由于工艺简单、操作电压低、数据可靠性高及易于集成到标准cmos工艺中等优点而得到广泛应用。

常用的闪存结构包括由选择栅极和控制栅极两种栅极组成的栅极结构。其中选择栅极主要起到选择闪存单元的作用，控制栅极主要起到控制数据存储的作用。其中在控制栅极与基底之间还形成有悬浮栅极，悬浮栅极主要起到存储电荷的作用，悬浮栅极和控制栅极形成堆栈式栅极结构，一般堆栈式栅极结构从下至上包括隧穿介质层、悬浮栅极、栅间介质层和控制栅极。

通常，在一闪存储器包括多个控制栅极，控制栅极间的均匀性影响闪存储器的性能。

闪存储器的工作原理为：在闪存储器编程操作时，在漏极上加一第一电压，并在控制栅极上施加大于该第一电压的电压，控制栅极上的电压耦合至悬浮栅极，使漏极中的电子在控制栅极上的电压的驱动下，穿过隧穿介质层进入悬浮栅极；擦除操作时，在源极上施加一第二电压，第二电压大于控制栅极上的电压，悬浮栅极中的电子在第二电压的驱动下，穿过隧穿介质层进入源极中。如上所述，悬浮栅极上的电压是通过栅间介质层耦合控制栅极上的电压。并控制栅极上的电压耦合至悬浮栅极的参数称为闪存的耦合率或电容耦合率cp，

随着半导体器件工艺的发展，对闪存器件的性能要求越来越高。然而随着集成电路的集成度不断提高、器件尺寸的不断缩小，悬浮栅极的尺寸已经降至次微米以下，使控制栅极和悬浮栅极之间的正对面积减小，进而导致电容耦合率太小，严重影响了闪存储器的性能。

为了提高器件耦合率，业界通过引入凹槽氧化物刻蚀(crs-cellrecessoxideetch)增加ono层电容来实现。通过crs工艺，暴露出悬浮栅极的侧壁，然后覆盖以ono层，就能够在悬浮栅极表面积一定，通过增加的ono与悬浮栅极侧壁的接触面积，增加ono电容。请参阅图1，图1为现有技术中形成的闪存的一剖面示意图，图2为图1中crs工艺使用的光罩版图示意图，如图1和图2所示，闪存的基本制作工艺是有源区刻蚀，浅槽隔离填充以及平坦化工艺，后续就是悬浮栅极的生长和化学机械平坦化。悬浮栅极形成后就是闪存的耦合电容形成工艺(即ono层的形成)。如图2所示现有的光罩版图一般是通过将闪存区全部打开，然后利用刻蚀工艺将浅槽隔离的sti刻蚀下去，形成图1中一高度为h的凹槽，然后再通过栅间介质(一般都是ono)的生长和控制栅极的生长工艺。通过此种方法增加了ono与悬浮栅极侧壁的接触面积，进而提高了电容耦合率。然而，请参阅图3和图4，图3为现有技术中在图2的基础上增加控制栅极的光罩版图示意图，图4为以图3所示的版图制作闪存过程中沿控制栅极之间的与控制栅极平行的s3线的切面图。由于通过现有光罩版图，控制栅极之间的浅槽隔离被刻蚀掉，所以在控制栅极生长之前是有高度差,导致如图4所示在控制栅极生长后，表面也会是高低起伏的,对后续对控制栅极的刻蚀造成难度，所以控制栅极之间的均匀性较差，也即严重影响了控制栅极之间的均匀性。

在保证器件耦合率的基础上，如何提高控制栅极之间的均匀性成为业界遇到的重大问题。

技术实现要素：

本发明的目的在于提供一种闪存的制造方法，使控制栅极间的均匀性更好，大大提高了闪存的性能。

本发明提供的闪存的制造方法，包括：s1：提供一半导体衬底，在半导体衬底上形成场氧化层，由场氧化层隔离出多个有源区，其中各场氧化层的部分上表面高于半导体衬底的上表面，以形成场氧化层凸台；s2：形成隧穿氧化层，隧穿氧化层覆盖场氧化层凸台之间的部分；s3：在隧穿氧化层上形成第一层多晶硅栅极层；s4：进行平坦化工艺，并停止在第一层多晶硅栅极层上；s5：以一光罩为掩膜版进行光刻刻蚀工艺，在各场氧化层凸台的第一部分区域内形成一凹槽，并凹槽上方用于在后续工艺中形成闪存的控制栅极；s6：形成栅间介质层，栅间介质层覆盖露出的第一层多晶硅栅极层、场氧化层以及凹槽的底部和侧壁；以及s7：形成第二层多晶硅栅极层，第二层多晶硅栅极层覆盖栅间介质层，以使第一层多晶硅栅极层形成悬浮栅极，第二层多晶硅栅极层形成控制栅极。

更进一步的，步骤s1中更包括步骤：利用有源区光罩对位于所述半导体衬底上的氧化层和氮化硅层以及所述半导体衬底进行浅沟道刻蚀以形成浅沟道隔离；对浅沟道底部和侧壁进行氧化以形成浅沟道氧化层；在浅沟道填充场氧化层介质并进行平坦化处理；以及去除位于所述半导体衬底上的氧化层和氮化硅层。

更进一步的，在步骤s2中所述隧穿氧化层覆盖露出的半导体衬底和场氧化层表面与半导体衬底表面平齐的场氧化层部分。

更进一步的，在步骤s2中采用化学气相沉积或物理气相沉积的方法形成所述隧穿氧化层。

更进一步的，所述隧穿氧化层的材料为低k材料。

更进一步的，在步骤s3中采用化学气相沉积或物理气相沉积的方法形成所述第一层多晶硅栅极层。

更进一步的，在步骤s4中采用化学机械研磨进行所述平坦化工艺。

更进一步的，在步骤s5中以所述光罩为掩膜版进行光刻刻蚀工艺，在各场氧化层凸台的除第一部分区域之外的第二部分区域内不形成凹槽。

更进一步的，在所述光罩版图中对应各场氧化层凸台的区域包括图形区域和除所述图形区域之外的非图形区域。

更进一步的，在光刻刻蚀工艺中，所述图形区域对应的所述场氧层凸台上的光刻胶被打开，并在与所述图形区域对应的场氧化层凸台的第一部分区域被刻蚀而形成一凹槽，而所述非图形区域对应的场氧层凸台上的光刻胶不被打开，与所述非图形区域对应的场氧化层凸台的第二部分区域不被刻蚀。

更进一步的，在光刻刻蚀工艺中，所述图形区域对应的场氧层凸台上的光刻胶不被打开，并在与所述图形区域对应的场氧化层凸台的第一部分区域被刻蚀而形成一凹槽，而所述非图形区域对应的场氧层凸台上的光刻胶被打开，与所述非图形区域对应的场氧化层凸台的第二部分区域不被刻蚀。

更进一步的，所述图形区域为十字形图形区域、长方形图形区域或正方形图形区域。

更进一步的，在步骤s6中所述栅间介质层为ono层。

本发明还提供一种闪存储器，包括：半导体衬底，在半导体衬底上形成场氧化层，由场氧化层隔离出多个有源区，其中场氧化层的部分上表面高于半导体衬底的上表面，以形成场氧化层凸台；并在半导体衬底上由下至上还包括隧穿氧化层、第一层多晶硅层、栅间介质层和第二层多晶硅层，其中场氧化层凸台上的第一部分区域内包括一沟槽，栅间介质层覆盖凹槽的侧壁和底部，而在场氧化层凸台上的除第一部分区域之外的第二部分区域内，栅间介质层覆盖场氧化层凸台。

更进一步的，所述场氧化层凸台上的凹槽为十字形图形凹槽、长方形图形凹槽或正方形图形凹槽。

更进一步的，采用上述任一所述的闪存的制造方法制作而成所述闪存储器。

本发明还提供一种应用于闪存制造过程中crs工艺的光罩掩膜版，其特征在于，光罩掩膜版对应半导体衬底上的场氧化层凸台的区域包括图形区域和除图形区域之外的非图形区域，以使经crs工艺后，场氧化层凸台上的与所述图形区域对应的第一部分区域内形成一沟槽，而在场氧化层凸台上的与所述非图形区域对应的第二部分区域内场氧化层凸台为平坦表面。

更进一步的，所述图形区域为十字形图形区域、长方形图形区域或正方形图形区域。

更进一步的，在光刻刻蚀工艺中，所述图形区域对应的场氧层凸台上的光刻胶被打开，并在与所述图形区域对应的场氧化层凸台的第一部分区域被刻蚀而形成一凹槽，而所述非图形区域对应的场氧层凸台上的光刻胶不被打开，与所述非图形区域对应的场氧化层凸台的第二部分区域不被刻蚀。

更进一步的，在光刻刻蚀工艺中，所述图形区域对应的场氧层凸台上的光刻胶不被打开，并在与所述图形区域对应的场氧化层凸台的第一部分区域被刻蚀而形成一凹槽，而所述非图形区域对应的场氧层凸台上的光刻胶被打开，与所述非图形区域对应的场氧化层凸台的第二部分区域不被刻蚀

本发明提供的闪存的制造方法，在闪存的制造过程中，进行crs工艺时，使用的光罩掩膜版，使进行crs工艺后半导体衬底上的各场氧化层的第一部分区域内形成一凹槽，并凹槽上方用于在后续工艺中形成闪存的控制栅极，使半导体衬底上的各场氧化层的除第一部分区域之外的第二部分区域内不形成凹槽，以使控制栅极之间的场氧层不被刻蚀掉，后续栅间介质层生长就是平坦的,控制栅极的dep也是平坦的，对于控制栅极的刻蚀更加容易，所以控制栅极间的均匀性也会更好，大大提高了闪存的性能。

附图说明

图1为现有技术中形成的闪存的一剖面示意图。

图2为图1中crs工艺使用的光罩版图示意图。

图3为现有技术中在图2的基础上增加控制栅极的光罩版图示意图。

图4为以图3所示的版图制作闪存过程中沿控制栅极之间的与控制栅极平行的s3线的切面图。

图5为本发明一实施例的闪存的制造方法流程图。

图6a-6h为本发明一实施例的闪存的制造过程示意图。

图7为以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件沿虚线s1’的剖面示意图。

图8为本发明一实施例的crs工艺使用的光罩版图示意图。

图9为以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件沿虚线s2’的剖面示意图。

图10为在图9的基础上形成栅间介质层和第二层多晶硅层后的示意图。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明一实施例中，提供一种闪存的制造方法，本发明提供的闪存的制造方法包括:s1：提供一半导体衬底，在半导体衬底上形成场氧化层，由场氧化层隔离出多个有源区，其中各场氧化层的部分上表面高于半导体衬底的上表面，以形成场氧化层凸台；s2：形成隧穿氧化层，隧穿氧化层覆盖场氧化层凸台之间的部分；s3：在隧穿氧化层上形成第一层多晶硅栅极层；s4：进行平坦化工艺，并停止在第一层多晶硅栅极层上；s5：以一光罩为掩膜版进行光刻刻蚀工艺，在各场氧化层凸台的第一部分区域内形成一凹槽，并凹槽上方用于在后续工艺中形成闪存的控制栅极；s6：形成栅间介质层，栅间介质层覆盖露出的第一层多晶硅栅极层、场氧化层以及凹槽的底部和侧壁；以及s7：形成第二层多晶硅栅极层，第二层多晶硅栅极层覆盖栅间介质层，以使第一层多晶硅栅极层形成悬浮栅极，第二层多晶硅栅极层形成控制栅极。

可参阅图5，图5为本发明一实施例的闪存的制造方法流程图。并请参阅图6a-6h，图6a-6h为本发明一实施例的闪存的制造过程示意图。如图5和图6a-6h所示，具体的，本发明提供的闪存的制造方法包括:

s1：提供一半导体衬底，在半导体衬底上形成场氧化层，由场氧化层隔离出多个有源区，其中各场氧化层的部分上表面高于半导体衬底的上表面，以形成场氧化层凸台。

如图6a所示，在半导体衬底100如硅衬底上形成场氧化层110，场氧化层110通常采用浅沟槽隔离(sti)工艺形成。场氧化层110隔离多个有源区120，另场氧化层110的部分上表面111高于半导体衬底的上表面121，形成场氧化层凸台。

具体的步骤s1更包括如下步骤：利用有源区光罩对位于半导体衬底100上的氧化层和氮化硅层以及半导体衬底100进行浅沟道刻蚀以形成浅沟道隔离；对浅沟道底部和侧壁进行氧化以形成浅沟道氧化层；在浅沟道填充场氧化层介质并进行平坦化处理；以及去除位于半导体衬底100上的氧化层和氮化硅层。以使形成的场氧化层的部分上表面111高于半导体衬底的上表面121。

s2：形成隧穿氧化层，隧穿氧化层覆盖场氧化层凸台之间的部分。

场氧化层的上表面111高于半导体衬底的上表面121之外的部分上形成隧穿氧化层210,如图6b所示，隧穿氧化层210覆盖露出的半导体衬底和场氧化层表面与半导体衬底表面平齐的场氧化层部分。

在本发明一实施例中，优选的，采用化学气相沉积或物理气相沉积的方法形成隧穿氧化层210。当然也可以采用业界熟知的其它方法，本发明对此并不做限定。

在本发明一实施例中，优选的，隧穿氧化层210的材料为低k材料，如无定形碳氮、多晶硼氮、氟硅玻璃、多孔sioch和多孔金刚石中的一种或几种。由于电容与介质层的介电常数成正比，隧穿氧化层210采用低k材料可降低后续工艺中形成的悬浮栅极与半导体衬底100之间的电容，利于提高闪存的电容耦合率。

s3：在隧穿氧化层上形成第一层多晶硅栅极层。

如图6c所示，在隧穿氧化层210上形成第一层多晶硅栅极层310。

在本发明一实施例中，优选的，采用化学气相沉积或物理气相沉积的方法形成第一层多晶硅栅极层310。当然也可以采用业界熟知的其它方法，本发明对此并不做限定。

在本发明一实施例中，优选的，第一层多晶硅栅极层310的材料为多晶硅。当然也可以采用业界熟知的其它材料，本发明对此并不做限定。

s4：进行平坦化工艺，并停止在第一层多晶硅栅极层上。

在本发明一实施例中，采用化学机械研磨进行所述平坦化工艺。

s5：以一光罩为掩膜版进行光刻刻蚀工艺，在各场氧化层凸台的第一部分区域内形成一凹槽，并凹槽上方用于在后续工艺中形成闪存的控制栅极。

更进一步的，在步骤s5中，以一光罩为掩膜版进行光刻刻蚀工艺，在各场氧化层凸台的除第一部分区域之外的第二部分区域内不形成凹槽。更具体的，所述第二部分区域为场氧化层凸台上位于控制栅极之间的区域。具体的，请参阅图6d，图6d为本发明一实施例的crs工艺使用的光罩版图示意图。如图6d所示，在该光罩版图中对应各场氧化层凸台的区域包括图形区域411和除图形区域411之外的非图形区域412。在本发明一实施例中，在光刻刻蚀工艺中，图形区域411对应的场氧层凸台上的光刻胶被打开，并在与图形区域411对应的场氧化层凸台的第一部分区域被刻蚀而形成一凹槽，而非图形区域412对应的场氧层凸台上的光刻胶不被打开，与非图形区域412对应的场氧化层凸台的第二部分区域不被刻蚀。让然，也可为，在光刻刻蚀工艺中，图形区域411对应的场氧层凸台上的光刻胶不被打开，并在与图形区域411对应的场氧化层凸台的第一部分区域被刻蚀而形成一凹槽，而非图形区域412对应的场氧层凸台上的光刻胶被打开，与非图形区域412对应的场氧化层凸台的第二部分区域不被刻蚀。

请参阅图6c和图7，以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件沿虚线s3’的剖面示意图如6c所示，非图形区域412对应的半导体器件的场氧层不会被刻蚀。以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件沿虚线s1’的剖面示意图如图7所示，图形区域411对应的半导体器件的场氧层被刻蚀出凹槽410。而以图3所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件沿虚线s3线的剖面示意图如图7所示，以图3所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件沿虚线s1的剖面示意图也如图7所示，即以图3所示的光罩版图进行crs工艺将闪存区全部打开，即将每个场氧化层进行全部刻蚀而形成凹槽410。也即本发明提供的光罩版图仅在每个场氧化层的部分区域形成凹槽，而现有技术中的光罩版图将每个场氧化层全部打开。

在本发明一实施例中，每个场氧化层内形成的凹槽410的区域上方在后续工艺中用于形成控制栅极。

在本发明一实施例中，图形区域411为如图6d所示的十字形图形区域。在本发明一实施例中，图形区域411为如图8所示的长方形图形区域。在本发明一实施例中，图形区域411为正方形图形区域。与图形区域411对应的场氧化层凸台的凹槽也为十字形图形凹槽、长方形图形凹槽或正方形图形凹槽。

s6：形成栅间介质层，栅间介质层覆盖第一层多晶硅栅极层、场氧化层以及凹槽的底部和侧壁。

请参阅图6e，图6e为在以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件上形成栅间介质层后沿沿虚线s1’的剖面示意图，也即在图7的基础上形成栅间介质层，如图6e所示，栅间介质层510覆盖第一层多晶硅栅极层310以及凹槽410的底部和侧壁。并请参阅图6f，图6f为在以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件上形成栅间介质层后沿沿虚线s3’的剖面示意图，也即在图6c的基础上形成栅间介质层，如图6f所示，栅间介质层510覆盖第一层多晶硅栅极层310以及场氧化层110的凸台。

在本发明一实施例中，所述栅间介质层为ono(oxide-nitride-oxide，二氧化硅-氮化硅-二氧化硅)层。ono层从下至上依次包括第一氧化硅层、氮化硅层和第二氧化硅层，第一氧化硅层为器件的隧穿氧化层，氮化硅层为数据存储介质层，第二氧化硅为阻挡氧化层。

在本发明一实施例中，采用低压化学气相沉积工艺(lpcvd)或原子层沉积(ald)方式沉积形成ono层。

s7：形成第二层多晶硅栅极层，第二层多晶硅栅极层覆盖栅间介质层，以使第一层多晶硅栅极层形成悬浮栅极，第二层多晶硅栅极层形成控制栅极。

请参阅图6g，图6g为在以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件上形成第二层多晶硅栅极层后沿沿虚线s1’的剖面示意图，也即在图6e的基础上形成第二层多晶硅栅极层610。并请参阅图6h，图6h为在以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件上形成第二层多晶硅栅极610层后沿沿虚线s3’的剖面示意图。如图6h所示，形成的第二层多晶硅栅极层的表面使平坦的，仅在如图6g所示的场氧化层上包括由以图6d所示的光罩版图进行crs工艺形成的凹槽的上方形成栅间介质层和第二层多晶硅栅极层后，导致第二层多晶硅栅极层之间的高度差。而现有技术中，如图7所示，以图6d所示的光罩版图进行crs工艺场氧层全部打开，也即控制栅极之间的场氧层被刻蚀掉，所以在控制栅极生长之前是有高度差的，如图6e所示,控制栅极生长后，表面也会是高低起伏的，如图6g所示(也可参阅图4),后续对于控制栅极的刻蚀是有难度，所以控制栅极的均匀性较差。而本发明中由于控制栅极之间的场氧化层介质没有被刻蚀掉，后续栅间介质层生长就是平坦的,控制栅极的dep也是平坦的，对于控制栅极的刻蚀更加容易，所以控制栅的均匀性也会更好，大大提高了闪存的性能。

在本发明一实施例中，采用低压化学气相沉积工艺(lpcvd)形成第二层多晶硅栅极层610。或其他业界可知的方法，在此不做限定。

如背景技术描述，在c(隧穿氧化层电容)不变时，cono(栅间介质的电容)越大，电容耦合率αcg(控制栅极)就越大。其中，cono(栅间介质的电容)＝2h*l*(ε/tono)+w*l*(ε/tono)＝l*(ε/tono){2h+w}。其中w为控制栅极和悬浮栅极之间的正对部分的宽度，h为凹槽氧化物刻蚀(crs)形成的凹槽的高度，tono为ono层的厚度，ε为ono层的介电常数，如图1所示；l为控制栅极的宽度,如图6d所示。

其中电容耦合率αcg(控制栅极)＝cono(栅间介质的电容)/ctotal(总电容)

≒cono(栅间介质的电容)/c(栅间介质的电容+隧穿氧化层电容)

也即，cono(栅间介质的电容)为控制栅极与悬浮栅极之间的电容，c(隧穿氧化层电容)为悬浮栅极与基底之间的电容。c(隧穿氧化层电容)不变时，cono(栅间介质的电容)越大，电容耦合率αcg(控制栅极)就越大。电容耦合率αcg(控制栅极)越大，控制栅极上的电压耦合至闪存的制造方法的能力就越强，编程操作时，需施加在控制栅极上的电压将降低，进而使闪存储器的编程操作速度和效率大大提升。同理，在擦除操作时，需施加在源极上的第二电压也将降低，可以避免过度擦除的问题，还可以提高擦除操作的速度和效率。如上述公式所示，要想增大cono(栅间介质的电容)，需增大w、h和/或l的值，或减小凹槽侧壁上的ono层之间的间距d,因凹槽侧壁上的ono层之间的间距d越小，也就是w越大，ono层间的耦合率就越高，电容耦合率αcg(控制栅极)越大。请参阅图9，图9为以图6d所示的光罩版图进行crs工艺形成的闪存制造过程中形成的半导体器件沿虚线s2’的剖面示意图，如图9所示，沿虚线s2’的剖面的凹槽的宽度为d1，请再参阅图7所示，沿虚线s1’的剖面的凹槽的宽度为d2，其中d2>d1,也即对于如图6d所示的十字形图形区域，十字形图形区域交叉区域之外的区域形成的凹槽较窄。在图9的基础上形成栅间介质层和第二层多晶硅层后的示意图为如图10所示，使得凹槽内ono层之间的间距d变小，因此在提高控制栅极均匀性的基础上，进一步提高了cono(栅间介质的电容)，进而增加了闪存耦合率。

在本发明一实施例中，还提供一种闪存储器，包括：半导体衬底，在半导体衬底上形成场氧化层，由场氧化层隔离出多个有源区，其中场氧化层的部分上表面高于半导体衬底的上表面，以形成场氧化层凸台；并在半导体衬底上由下至上还包括隧穿氧化层、第一层多晶硅层、栅间介质层和第二层多晶硅层，其中场氧化层凸台上的第一部分区域内包括一沟槽，栅间介质层覆盖凹槽的侧壁和底部，而在场氧化层凸台上的除第一部分区域之外的第二部分区域内，栅间介质层覆盖场氧化层凸台。

请参阅图6g所示，场氧化层凸台上的第一部分区域内包括沟槽410，栅间介质层510覆盖凹槽410的侧壁和底部，另请参阅图6h所示，而场氧化层凸台上的第二部分区域为平坦的，不包括凹槽，栅间介质层510覆盖场氧化层凸台。

在本发明一实施例中，场氧化层凸台上的凹槽为十字形图形凹槽、长方形图形凹槽或正方形图形凹槽。

在本发明一实施例中，该闪存储器由上述任一实施例的闪存的制造方法制作而成。

在本发明一实施例中，还提供一种应用于闪存制造过程中crs工艺的光罩掩膜版，可参阅图6d和图8所示，光罩掩膜版对应半导体衬底上的场氧化层凸台的区域包括图形区域和除图形区域之外的非图形区域，以使经crs工艺后，场氧化层凸台上的与图形区域对应的第一部分区域内形成一沟槽，而在场氧化层凸台上的与非图形区域对应的第二部分区域内场氧化层凸台为平坦表面。

在本发明一实施例中，所述图形区域为十字形图形区域、长方形图形区域或正方形图形区域。

在本发明一实施例中，在光刻刻蚀工艺中，图形区域411对应的场氧层凸台上的光刻胶被打开，并在与图形区域411对应的场氧化层凸台的第一部分区域被刻蚀而形成一凹槽，而非图形区域412对应的场氧层凸台上的光刻胶不被打开，与非图形区域412对应的场氧化层凸台的第二部分区域不被刻蚀。让然，也可为，在光刻刻蚀工艺中，图形区域411对应的场氧层凸台上的光刻胶不被打开，并在与图形区域411对应的场氧化层凸台的第一部分区域被刻蚀而形成一凹槽，而非图形区域412对应的场氧层凸台上的光刻胶被打开，与非图形区域412对应的场氧化层凸台的第二部分区域不被刻蚀。

综上所述，在闪存的制造过程中，进行crs工艺时，使用的光罩掩膜版，使进行crs工艺后半导体衬底上的各场氧化层的第一部分区域内形成一凹槽，并凹槽上方用于在后续工艺中形成闪存的控制栅极，使半导体衬底上的各场氧化层的除第一部分区域之外的第二部分区域内不形成凹槽，以使控制栅极之间的场氧层不被刻蚀掉，后续栅间介质层生长就是平坦的,控制栅极的dep也是平坦的，对于控制栅极的刻蚀更加容易，所以控制栅极间的均匀性也会更好，大大提高了闪存的性能。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。