一种芯片的封装结构的制作方法

本实用新型涉及一种芯片的封装结构，属于半导体芯片封装技术领域。

背景技术：

硅通孔（tsv）互连技术目前被认为是半导体行业最先进的技术之一，利用短的垂直电连接或通过硅的“硅通孔”，建立从芯片的有效面到背面的电连接，从而提供最短的互联路径。硅通孔填充是tsv制作的难点工艺，tsv的深宽比是难点工艺的影响因素之一。在半导体产品中，硅片的厚度决定硅通孔的深度，而tsv的宽度必须满足设计要求不能随意增大，硅片越厚tsv越深，硅通孔刻蚀难度越大、越难在硅通孔侧壁形成连续的绝缘层/种子层/阻挡层，同时硅通孔填充过程中越容易形成孔洞，填充难度越大。总的来说，这种封装技术存在以下难点：一、若硅片厚度较厚，硅通孔越深，工艺过程中硅通孔的刻蚀、绝缘、种子层形成及电镀填充等工艺较难实现，且成本较高；二、若硅片厚度较薄，芯片又存在机械强度不够、使用时容易断裂的问题。

技术实现要素：

本实用新型的目的在于克服现有技术存在的不足，提供一种既不增加硅片厚度与tsv实现难度及加工成本，又能提高封装后芯片的机械强度的封装结构及封装方法。

本实用新型是这样实现的：

本实用新型一种芯片的封装结构，其由上而下包括芯片、硅通孔、金属衬垫、金属连接柱、再布线层及焊球，将芯片接受的信号向下传输；

所述芯片包括硅衬底、电极和功能区，所述电极和功能区设置在硅衬底的正面，所述金属衬垫不连续地设置在芯片的下表面，所述电极下方设有用于传输信号的若干个硅通孔，所述硅通孔上下贯穿硅衬底与金属衬垫相固连；

所述包封料层包封金属连接柱和金属衬垫，所述金属连接柱上下贯穿包封料层，金属连接柱的下表面与包封料层背面相齐平，所述金属连接柱与再布线层相连接，所述再布线层包括至少一层介电层和至少一层相互交错设置的再布线金属图形层，所述介电层包裹再布线金属图形层和/或填充于相邻的再布线金属图形层之间，所述再布线金属图形层彼此之间存在选择性电性连接，与金属连接柱相连接，用于传输电信号，所述再布线层的最下层设置阵列排布的焊球。

可选地，所述硅通孔的横截面包括但不限于方形孔、圆形孔。

可选地，所述电极的个数为偶数个。

可选地，所述金属衬垫的横截面呈圆形或方形。

有益效果

本实用新型提出的芯片封装结构，通过以包封的方式在硅片背面增加50-150微米的包封料层，其优点在于以下方面：

1、维持硅片厚度在50-150微米，在同开口尺寸的tsv要求下，减小tsv深宽比，减小硅通孔刻蚀难度，有利于在硅通孔侧壁形成连续的绝缘层/种子层/阻挡层，降低工艺难度，降低成本；较小的tsv深宽比有利于硅通孔填充，减少填充过程中孔洞的形成，提高成品率，降低制作难度、降低成本。通过包封料层增加圆片整体厚度从而改善圆片工艺过程及芯片在后续使用过程中的的机械强度不足易于断裂的问题；

2、针对本实用新型的封装结构所提出的封装方法工艺制作难度低、成本低，在包封料层之前形成用于传输信号的金属柱形成金属连接柱，工艺步骤简单易于实现。

附图说明

图1为本实用新型一种芯片的封装结构的剖面示意图；

图中：

芯片10

硅通孔11

金属衬垫13

再布线层14

电极19

介电层29

包封料层20

金属连接柱21

包封料层背面22

再布线层23

焊球24。

具体实施方式

实施例

本实用新型一种芯片的封装结构，如图1所示，图1为本实用新型实施例的剖面示意图。

本实用新型一种芯片的封装结构由上而下包括芯片10、硅通孔11、金属衬垫13、包封料层20、金属连接柱21、再布线层23及焊球24，将芯片10接受的信号向下传输至pcb等电路板。

芯片10的硅衬底12的正面设有电极19和功能区（功能区图中未示出），其减薄后的厚度范围在50-150微米。电极19的个数为偶数个，一般地，电极19按阵列排布。芯片10的硅衬底12内的电极19下方按预先设计方案设有用于传输信号的若干个硅通孔11，图中的剖面示意了2个硅通孔11。硅通孔11的填充材质为铜、金、银的一种或几种，硅通孔11的横截面包括但不限于方形孔、圆形孔，硅通孔11填充方式为半填充或实心填充。

硅通孔11上下贯穿硅衬底12与芯片背面的金属衬垫13相固连。金属衬垫13材质为铜、金、银的一种或几种。金属衬垫13不连续，其横截面呈圆形或方形。

包封料层20包封金属连接柱21和金属衬垫13，包封料层20内按预先设计方案设有至少一根金属连接柱21，金属连接柱21的材质为铜、金、银的一种或几种。金属连接柱21的高度范围为50-150微米，其横截面包括但不限于方形孔、圆形孔。金属连接柱21上下贯穿包封料层20，金属连接柱21的下表面与包封料层背面22相齐平，金属连接柱21与再布线层23相连接。再布线层23包括至少一层介电层29和至少一层相互交错设置的再布线金属图形层，再布线金属图形层的材质为铜、金、银的一种或几种。所述介电层29包裹再布线金属图形层和/或填充于相邻的再布线金属图形层之间，所述再布线金属图形层彼此之间存在选择性电性连接，与金属连接柱21相连接，用于传输电信号。再布线层23的最下层设置阵列排布的焊球24。

芯片10的正面的功能区接受信号，通过其电极19、硅通孔11下传至金属衬垫13，金属衬垫13与位于包封料层20中的金属连接柱21相固连，金属连接柱21与包封料层的背面22的再布线层23相固连，再布线层23通过焊球24将芯片10的信号向下传输。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

技术特征：

1.一种芯片的封装结构，其特征在于，其由上而下包括芯片（10）、硅通孔（11）、金属衬垫（13）、包封料层（20）、金属连接柱（21）、再布线层（23）及焊球（24），将芯片（10）接受的信号向下传输；

所述芯片（10）包括硅衬底（12）、电极（19）和功能区，所述电极（19）和功能区设置在硅衬底（12）的正面，所述金属衬垫（13）不连续地设置在芯片（10）的下表面，所述电极（19）下方设有用于传输信号的若干个硅通孔（11），所述硅通孔（11）上下贯穿硅衬底（12）与金属衬垫（13）相固连；

所述包封料层（20）包封金属连接柱（21）和金属衬垫（13），所述金属连接柱（21）上下贯穿包封料层（20），金属连接柱（21）的下表面与包封料层背面（22）相齐平，所述金属连接柱（21）与再布线层（23）相连接，所述再布线层（23）包括至少一层介电层（29）和至少一层相互交错设置的再布线金属图形层，所述介电层（29）包裹再布线金属图形层和/或填充于相邻的再布线金属图形层之间，所述再布线金属图形层彼此之间存在选择性电性连接，与金属连接柱（21）相连接，用于传输电信号，所述再布线层（23）的最下层设置阵列排布的焊球（24）。

2.根据权利要求1所述的封装结构，其特征在于，所述硅通孔（11）的横截面包括但不限于方形孔、圆形孔。

3.根据权利要求1所述的封装结构，其特征在于，所述电极（19）的个数为偶数个。

4.根据权利要求1所述的封装结构，其特征在于，所述金属衬垫（13）的横截面呈圆形或方形。

技术总结
本实用新型涉及一种芯片的封装结构，属于半导体芯片封装技术领域。其由上而下包括芯片（10）、硅通孔（11）、金属衬垫（13）、金属连接柱（21）、再布线层（23）及焊球（24），将芯片（10）接受的信号向下传输；所述电极（19）下方的硅通孔（11）上下贯穿硅衬底（12）与金属衬垫（13）相固连，所述再布线层（14）的下方设置金属连接柱（21）；所述包封料层（20）包封金属连接柱（21）和金属衬垫13），所述再布线层（23）的最下层设置阵列排布的焊球（24）。本实用新型提供了一种既不增加硅片厚度，又能提高封装后芯片的机械强度的封装结构。

技术研发人员：任奎丽;陈栋;张黎;陈锦辉;赖志明;张国栋
受保护的技术使用者：江阴长电先进封装有限公司
技术研发日：2019.12.30
技术公布日：2020.06.23