支撑基板及其用途的制作方法

本申请是申请日为2016年6月9日，申请号为201680033898.x(国际申请号为pct/ep2016/063198)，发明名称为“异质结构和制造异质结构的方法”的专利申请的分案申请。

本发明总体上涉及支撑基板及其用途。

背景技术：

射频(rf)表面声波(saw)技术广泛用于各种应用，例如当前移动电话中的双工器。标准saw技术的进一步改进导致了温度补偿的saw装置的发展，以保持与rf体声波(baw)技术的竞争力。

可以在压电结构100内获得温度补偿的saw，如图1a中示意性地示出的，压电结构100包括装配到支撑基板110的压电材料层120，可选地，在支撑基板110与压电材料层120之间具有粘合剂层130。在由hashimoto等人最近发表的文章“recentdevelopmentoftemperaturecompensatedsawdevices”，ultrasonicssymposium2011，ieeeinternational，第79-86页中综述了温度补偿的saw装置的最新发展，并且更详细地说明了图1a的方法。支撑基板110从而具有压电结构的加强功能。

然而，如图1a中示意性地示出的这样的压电结构100由于压电材料层120与支撑基板110各自的热膨胀系数(cte)的显著差异而可能不适合经受热处理。这样的cte不匹配在最坏的情况下可能是这种结构在高于预定阈值的温度下破裂的原因。例如压电材料层120中的屈曲的其它现象可能发生。此外，压电结构100的弯曲可能在热处理时超过临界值，例如高于该值静电卡盘可能失去与所述结构的接触。另外，由于各向异性应力的积累，大多数压电材料的cte中的强各向异性使热处理变得困难。

图1b示意性地示出了us8664747中所公开的方法，其中在结构100'的与层120'的装配到基板110'的面相反的面上形成了凹槽140。在具有与层120'显著不同的cte的基板110'上形成的层120'中的这样的凹槽的形成可以帮助适应在这样的结构100'中累积的应力。

然而，使用这种方法遇到了几个问题。尤其是对于具有在1-10μm范围内的相对较低厚度的层120'，必须注意，以便不损坏下面的与基板110'的交界面。例如锯切的不精确的方法可能导致基板110'的损坏(在其表面区域中留下破损的成核位置)或粘合剂层(图1b中未示出)的损坏。如果涉及后续的光刻和蚀刻步骤，这对结构110'是尤其不利的，这会导致层120'的显著的欠蚀刻。此外，基板110'可能需在其表面上装配一功能层，该功能层不应该被改变以便不失去其特定的性能。

本发明正是消除上述问题。

技术实现要素：

具体地，本发明涉及一种异质结构(尤其是压电结构)，其包括覆盖层(尤其是压电材料层)，该覆盖层具有第一热膨胀系数，被装配到支撑基板，该支撑基板具有与所述第一热膨胀系数显著不同的第二热膨胀系数，在交界面处，其中所述覆盖层包括从该交界面延伸到该覆盖层中的至少一个凹槽。

其它有利的实施方式涉及异质结构，其中所述至少一个凹槽形成在整个覆盖层上延伸的沟槽。

其它有利的实施方式涉及异质结构，其中由至少一个凹槽分开的覆盖层的部分具有小于预定临界长度的横向延伸，高于该预定临界长度将会发生由于在预定温度下的热处理而导致的破损。

其它有利的实施方式涉及异质结构，其中所述至少一个凹槽延伸到覆盖层的与支撑基板的交界面相反的表面。

其它有利的实施方式涉及异质结构，其中热膨胀系数中的至少一个显示出强各向异性。

其它有利的实施方式涉及异质结构，其中覆盖层的材料是压电材料，尤其是选自lto、lno、aln、zno。

其它有利的实施方式涉及异质结构，其中支撑基板的材料选自si、ge、gaas、inp、sige、蓝宝石的组。

其它有利的实施方式涉及异质结构，其中支撑基板包括与交界面相邻的功能层。

其它有利的实施方式涉及异质结构，其中功能层为支撑基板提供高于1kohm/cm、优选高于5kohm/cm的电阻率。

其它有利的实施方式涉及异质结构，其中功能层具有低于10μm、优选低于1μm、或者甚至更优选低于100nm的厚度。

本发明还涉及一种制造异质结构的方法，该方法包括以下步骤：提供支撑基板和提供覆盖层，尤其是压电材料层；在覆盖层的表面中形成至少一个凹槽；以及在支撑基板与覆盖层的包括所述至少一个凹槽的表面之间的装配交界面处装配支撑基板和覆盖层。

其它有利的实施方式涉及制造异质结构的方法，该方法还包括覆盖层的与装配交界面相反的表面的减薄步骤。

其它有利的实施方式涉及制造异质结构的方法，其中所述减薄步骤包括以下步骤，在装配之前注入原子或离子物质(尤其是h或he)，以在覆盖层中形成薄弱区；以及在装配后在薄弱区进行剥离。

其它有利的实施方式涉及制造异质结构的方法，其中通过从研磨、抛光、蚀刻或任何组合的组中选择的技术来执行所述减薄。

其它有利的实施方式涉及制造异质结构的方法，其中所述减薄步骤露出所述至少一个凹槽。

附图说明

下面将利用有利的实施方式并参照附图，通过举例更详细地描述本发明。所描述的实施方式仅是可能的构造，其中各个特征可以彼此独立地实现或者可以被省去。

图1a示意性地示出了从现有技术已知的用于温度补偿的saw装置的压电结构。

图1b示意性地示出了从现有技术已知的用于适应cte不匹配的异质结构。

图2a、图2b、图2c和图2d示意性地示出了根据本发明的实施方式的异质结构。

图3a、图3b和图3c示意性地示出了根据本发明的实施方式的异质结构的顶视图。

图4示意性地示出了根据本发明的实施方式的异质结构的制造方法。

图5示意性地示出了根据本发明的实施方式的异质结构的制造方法。

具体实施方式

现在将参照具体实施方式来描述本发明。对于本领域技术人员将显而易见的是，根据权利要求的范围，来自任何实施方式的特征和替代方案可以彼此独立地与任何其它实施方式的特征和替代方案组合。

在本发明的以下描述中，示例性地涉及压电结构和压电材料层。然而，如上所述，本发明不限于此特定实施方式，而是涉及包括覆盖层(220、320、420、520)和支撑基板(210、410、510)的任何异质结构(200、400、400'、500')，其中覆盖层的热膨胀系数与支撑基板的热膨胀系数显著不同。这样的异质结构包括可以与可以被识别为上述覆盖层的压电材料层一起识别为异质结构的压电结构的具体实施方式。本发明还涉及制造这样的异质结构(200、400、400'、500')的方法。

图2a示意性地示出了压电结构200，其包括压电材料层220、支撑基板210以及从装配压电材料层220和支撑基板210的交界面延伸到压电材料层220中的至少一个凹槽240。压电材料层220具有第一热膨胀系数cte1，并且支撑基板210具有与第一热膨胀系数显著不同的第二热膨胀系数cte2，即关系式max(cte1；cte2)>min(cte1；cte2)成立，尤其是制定为max(cte1；cte2)/min(cte1；cte2)>2(优选>4或>6)成立，其中max(cte1；cte2)和min(cte1；cte2)分别是cte1和cte2的最高值和最低值。这也适用于各向异性cte值的情况以计算cte中最高的不匹配。

根据限定凹槽所需的精度，所述至少一个凹槽240可以通过公知的技术(例如掩模和蚀刻(包括光刻)，或者甚至锯切)形成。所述至少一个凹槽240的横向尺寸可以容易地限定在100μm至5mm的范围内，深度分布可以控制在0.5μm至50μm的范围内，这取决于例如化学性质、蚀刻速率和蚀刻时间。作为低成本的替代锯切方法很容易实现1至2mm宽的沟槽，其深度分布受到几μm的不确定性的控制。在下面进一步详述的层转移(例如smartcur^tm)的情况下，可以通过在比所述至少一个凹槽的深度分布更小的范围内调整要转移的层的厚度来实现露出所述至少一个凹槽。

在由压电材料制成的覆盖层的情况下，压电材料可以是钽酸锂(lto)、铌酸锂(lno)、氮化铝(aln)、氧化锌(zno)等。支撑基板200的材料可以在si、ge、sige、gaas、inp、蓝宝石或尤其用于导体工业的任何其它基板的组中进行选择。

图2b中示意性地公开的实施方式与图2a中示出的实施方式的不同之处在于在压电材料层220与支撑基板210之间的交界面处存在粘合剂层230。如将在下面详细讨论的，压电材料层220和支撑基板210的装配可能涉及粘结技术(尤其是分子键合)，并且粘合剂层230可能是两个氧化物层的粘结交界面，氧化物层中的每一个在粘结之前形成在压电材料层220和支撑基板210上。其它装配技术可能涉及其它类型的粘合剂层230，例如粘结树脂或胶水。

图2c中示意性地描绘的实施方式与图2a和图2b中的示意性实施方式的不同之处在于，支撑基板210包括靠近与压电材料层220的交界面的功能层250。例如，在由硅制成的支撑基板210，尤其是电阻率高于1kohm/cm或甚至高于5kohm/cm的高电阻硅基板的情况下，功能层250可以是所谓的富陷阱层(trap-richlayer)以消除靠近氧化物粘结层的交界面导电特征。所述富陷阱层可以形成为多晶硅层或者通过在所述功能层中引入预定的多孔性水平(porositylevel)来形成。在交界面处的这种高电阻功能层250对于用于saw装置的压电结构200特别有利，对于该压电结构200，信号的任何电损失都不利于装置性能。此外，这样的功能层250可以用于将压电材料层220与支撑基板210电连接或断开。这样的功能层250可以具有低于10μm、或者甚至低于1μm、或者甚至低于100nm的厚度。

最突出的材料是用于支撑基板210的硅，因为它是半导体工业中最常用的材料。因此通过使用这种硅支撑基板210便利了现有生产线中的处理和集成。另外，例如cmos的功能微电子装置可以被集成在支撑基板210中，并且通过穿过所述高电阻功能层250在必要时与压电装置电连接(图2d中未示出的电通孔)，导致高度紧凑装置结构具有最小的串扰。

图2d中示意性地公开的实施方式与图2a至图2c中描绘的实施方式的不同之处在于，至少一个凹槽从交界面延伸到压电材料层220的与和支撑基板210的交界面相反的表面。这样的构造进一步改善了对在热处理期间累积的压力的适应。然而，由于露出至少一个凹槽，压电材料的有效表面被减小。

所述至少一个凹槽240的横向尺寸必须被选择成使得在增加压电材料的有效表面的同时具有压电结构200的足够的机械稳定性。

图3a、图3b和图3c示意性地示出了晶片级上的平面视图，其中表现了所述至少一个凹槽340的不同实现方式。在不存在cte的各向异性的情况下，如图3a所示的构造可能足以抑制由于cte不匹配而导致的热处理的不利影响。在与支撑基板的交界面处形成如压电材料层320中距最近的和/或第二近的凹槽距离d1的凹槽340的点，其中距离dl(对于最近距离为dl1，对于第二近距离为dl2)被选择为小于预定的临界长度c1。这样的临界长度c1被限定为在预定温度下的热处理将导致不利影响的值。例如，这样的不利影响将超过弯曲的临界值，引起压电材料层中的屈曲，或导致压电结构的破损。尽管可以控制处理和弯曲问题，但是尤其应该针对高达250℃或甚至高达500℃的温度避免破损和弯曲，这对应于例如在装置的封装和前端处理期间使用的热处理。

图3b和图3c示意性地示出了存在cte的强各向异性的情况。所述至少一个凹槽形成在整个压电材料层320上延伸的沟槽。因此分别针对主轴线x和y的距离dlx和dly小于归因于这些主轴线x和y的临界长度，并且遵循与上面关于图3a所公开的相同的标准。

图4示意性地示出了制造压电结构400的方法。例如通过光刻/掩模和蚀刻技术在压电材料层420中形成至少一个凹槽440。所述至少一个凹槽440的深度可以取决于在随后的热处理期间想要在压电结构400中适应的应力，并且该深度可以在从100nm至20μm或者甚至50μm的范围内。可选地，所述至少一个凹槽440填充有例如沉积在凹槽中的氧化硅的材料(即，pvd或cvd)。这对于后续的粘结或蚀刻应用于这样的结构可以是有利的。可选的步骤s41a和s41b示意性地示出了在压电材料层420和支撑基板410的每一个上提供粘结层460(然而，本发明不限于这种方法，并且也可以想象使用一个粘结层460，或者甚至没有粘结层460)，例如沉积在相应表面上的氧化硅。考虑到随后的装配步骤s42，可以进一步处理这样的粘结层460，例如包括平坦化以最小化粘结交界面处的粗糙度。装配步骤s42可以通过任何种类的粘结技术(尤其是分子键合)来获得。可选的粘结层460由此形成粘合剂层430。通过使用胶水或其它粘合剂(例如粘结树脂)，可以获得类似的构造。在与压电材料层420的交界面处使用粘结层460在希望将所述交界面粗糙化成粘结层460的同时在粘结交界面处保持高粘结能量的情况下特别有意义。与压电材料层420的粗糙化的交界面可以用于避免在最终的saw装置中的所谓的波纹效应。

在装配压电材料层420和支撑基板410之后，s43示意性地示出了压电材料层420的与装配交界面相反的表面的减薄步骤。这样的减薄步骤s43可以通过从研磨、抛光、蚀刻或这些技术的任何组合的组中选择的技术来获得，但不限于此。由此可以在步骤s43之后将所述至少一个凹槽露出并获得如图4所示的压电结构400'。

图5示意性地示出了制造压电结构500'的方法，其中相应的减薄步骤s53包括在装配压电结构500'之后在薄弱区560处进行剥离的步骤。薄弱区570可以通过植入离子和/或原子种类(例如h或he)来产生。在术语smartcu^tm的情况下，这样的方法通常是众所周知的。图5示意性地示出了注入步骤可以在在压电材料层520中形成至少一个凹槽540(步骤sa2和sb2)之前(步骤sa1)或之后(步骤sb1)执行。此外，图5示意性地示出了在s51中提供可选的粘合剂层530的步骤(如图4的工艺流程中所公开的)以及装配步骤s52。然后，图5仅示出了所述至少一个凹陷540的深度超过薄弱区570的深度并因此导致压电结构500'的情况，其中所述至少一个凹槽540通过减薄步骤s53露出。本发明不限于这样的实施方式，并且可以容易地调整所述深度以便获得例如根据图2a至图2c所示的实施方式的最终压电结构。具有或者露出或者不露出的凹槽540的压电层520的层厚度可以被选择为在从100nm直到1μm、或者甚至直到10μm、或者甚至直到20μm的范围内。